CN107480382A - 一种快速收敛的覆盖率驱动验证方法 - Google Patents
一种快速收敛的覆盖率驱动验证方法 Download PDFInfo
- Publication number
- CN107480382A CN107480382A CN201710716457.6A CN201710716457A CN107480382A CN 107480382 A CN107480382 A CN 107480382A CN 201710716457 A CN201710716457 A CN 201710716457A CN 107480382 A CN107480382 A CN 107480382A
- Authority
- CN
- China
- Prior art keywords
- coverage
- design
- verification
- verified
- coverage rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000013461 design Methods 0.000 claims abstract description 69
- 238000012360 testing method Methods 0.000 claims abstract description 51
- 230000006870 function Effects 0.000 claims description 35
- 238000004088 simulation Methods 0.000 claims description 20
- 230000005284 excitation Effects 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000010200 validation analysis Methods 0.000 claims 2
- 230000008713 feedback mechanism Effects 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 9
- 238000013507 mapping Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003542 behavioural effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/06—Structured ASICs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明公开了一种快速收敛的覆盖率驱动验证方法，属于集成电路设计技术领域。它包括制定验证计划、搭建覆盖率驱动的验证平台、嵌入断言、运行测试向量仿真、分析覆盖率和反复迭代测试等步骤。本发明采用新型的覆盖率驱动验证平台，验证平台增加了功能覆盖率的反馈机制，能够根据每次仿真后的覆盖率值来控制下一次的随机变量的生成，通过记录当前的功能覆盖信息，并据此来约束随机变量的生成，以减少随机种子的重复配置，避免功能点的过度覆盖，从而快速达到覆盖率收敛的目的。
Description
技术领域
本发明涉及集成电路设计技术领域，特别是指一种快速收敛的覆盖率驱动验证方法。
背景技术
随着芯片工艺的发展和设计规模、复杂程度的急剧增大，使得功能验证的难度和重要性日益增大。由于功能验证在整个设计阶段是最为关键和出错率最高的环节，大部分芯片流片失败的主要原因在于设计功能上的缺陷，因此功能验证变得日趋重要。功能验证的目的在于确认设计的实现是否符合系统要求的行为规范。
覆盖率驱动验证(Coverage Driven Verification，CDV)是一个基于仿真的验证方法，专门被开发用来解决当前功能验证项目面临的效率挑战。通过使用覆盖率驱动的验证手段，验证工程师能够在尽可能短的时间内验证尽可能多的情景，达到更高的覆盖率，快速达到验证的目的。在针对覆盖率的验证过程当中，对收集到的覆盖率进行分析，找出下一步的验证工作朝哪方面努力，以尽快完成验证的过程。
SystemVerilog简称为SV语言，它建立在Verilog语言的基础上，是IEEE1364Verilog-2001标准的扩展增强，兼容Verilog 2001，成为下一代硬件设计和验证的语言SystemVerilog中提供动态查询不同覆盖点的覆盖率等级的机制，这些动态查询到的信息可在运行过程中改变施加在激励上的约束的状态变量，因此仿真过程中可以自动收集覆盖率空间中未被覆盖的区域，从而减少了同样的覆盖率点被多次集中的可能性。
但是这只是理论上的推理，实际情况与理论存在一些差别，尤其是建立并调试复杂的通过自动循环而达到更高覆盖率的验证平台时往往需要花费大量的时间。
发明内容
有鉴于此，本发明提出一种快速收敛的覆盖率驱动验证方法，其能够快速有效地实现对待验证设计的验证，大大缩短验证时间。
基于上述目的，本发明提供的技术方案是：
一种快速收敛的覆盖率驱动验证方法，其用于对待验证设计进行验证，包括以下步骤：
(1)根据设计规范制订验证计划，验证计划中包含待验证设计所涉及的所有功能点、所有感兴趣的测试场景，以及所有状态机的转变；
(2)使用SystemVerilog语言构建验证环境，采用覆盖率收敛技术搭建覆盖率驱动的验证平台；
(3)从测试场景中抽象出行为属性，同时在设计中嵌入断言；
(4)运行测试向量开始仿真；
(5)记录每次仿真后的覆盖率值，分析覆盖率统计数据，判断功能点是否已覆盖以及断言是否被执行，并根据覆盖率统计数据来约束随机变量的生成；
(6)针对边缘状况，重新编写生成测试向量，重复步骤(5)，并最终完成所有测试场景的测试。
可选的，步骤(2)中的验证平台包括待验证设计、接口、RTL级测试激励、功能覆盖率模块、监视器、指令流发生器和检查器；其中，
指令流发生器用于产生各种受约束的随机值或者固定值；
接口用于连接主机接口模块和验证环境的信号集合，接收来自指令流发生器的数据，并产生一个随机事物，以按照待验证设计的接口协议输入到该待验证设计中；
监视器用于检测待验证设计的输出，并把结果发送到检查器；
检查器用于对比监视器输出结果和测试激励加载到参考模型的输出结果，比较后判断待测设计是否满足设计要求；
RTL级测试激励釆用代码覆盖率与功能覆盖率和断言验证覆盖率相结合的方式来对验证的完备性进行分析；
功能覆盖率模块用于统计功能覆盖率。
可选的，RTL级测试激励包括时钟产生模块、随机数据产生模块以及待验证设计各模块的功能约束，时钟产生模块为待验证设计提供时钟信号，随机数据产生模块用于产生符合时序要求的随机数据包，并将数据包提供给待验证设计进行处理；功能约束用于对待验证设计进行配置。
可选的，功能约束对待验证设计的配置包括寄存器映像配置和约束表达式配置，寄存器映像配置的内容具体包括寄存器名称、地址、位宽、默认配置值和当前配置值，约束表达式用于限定待验证设计的随机参数范围。
可选的，步骤(5)中的覆盖率值通过CCT工具获得。
可选的，待验证设计的功能点所针对的模块包括低通滤波器、混频器、射频滤波器和功率放大器，低通滤波器和射频滤波器的仿真参数包括工作频段内的通带宽度、带外抑制以及插入损耗，混频器的仿真参数包括转换增益、噪声系数以及线性度，功率放大器的仿真参数包括噪声系数、功率增益以及线性度。
从上面的叙述可以看出，本发明技术方案的有益效果在于：
本发明采用的覆盖率驱动的验证平台采用功能覆盖率反馈机制，功能覆盖率模块采用环形测试方法，首先制定包含设计所有功能点的验证计划，根据验证计划编写的测试激励输入验证平台后，进行基于统一覆盖率的验证结果分析，如果验证结果达不到要求，将结果反馈给验证计划；根据反馈的测试漏洞，再对功能规范进行详细分析，然后制定针对漏洞的测试激励，重新测试，如此反复迭代，直至覆盖率达到100％；如果验证达到要求，则验证结束。本发明可以采用人工方法确定测试激励的约束或定向，使新一次测试中的激励专门针对覆盖率空间中的漏洞来进行测试。
而在现有技术中，自动收集覆盖率空间未被覆盖的区域是一个很好的功能，但这种功能只在输入覆盖率上有效，因为在系统输入处，某个特定覆盖率点的覆盖率等级与激励约束中的状态变量的关系是很直接的，而这种关系在内部覆盖率点和输出覆盖率上变得很微弱了；此外，自动反馈机制的实现比较困难，必须仔细编码和调试，以保证激励覆盖率是朝着更高的覆盖率发展的。
本发明的发明人通过分析认为，验证平台的目标不是尽量减少验证平台的数目，而是尽量减少为了达到要求的覆盖率目标所需付出的努力，使用多个简单的测试平台可能比使用少量复杂的测试平台更加简单。
为此，本发明采用了一种新型的验证平台，这种验证平台增加了功能覆盖率的反馈机制，能够根据功能覆盖率的信息来修改随机约束，从而可以不断迭代优化验证方案和验证流程，避免功能点的过度覆盖，加快验证过程的收敛速度。
可见，本发明方法确实是对现有技术的一个重要改进。
附图说明
为了更加清楚地描述本专利，下面提供一幅或多幅附图，这些附图旨在对本专利的背景技术、技术原理和/或某些具体实施方案做出辅助说明。需要注意的是，这些附图可以给出也可以不给出一些在本专利文字部分已有描述且属于本领域普通技术人员公知常识的具体细节；并且，因为本领域的普通技术人员完全可以结合本专利已公开的文字内容和/或附图内容，在不付出任何创造性劳动的情况下设计出更多的附图，因此下面这些附图可以涵盖也可以不涵盖本专利文字部分所叙述的所有技术方案。此外，这些附图的具体内涵需要结合本专利的文字内容予以确定，当本专利的文字内容与这些附图中的某个明显结构不相符时，需要结合本领域的公知常识以及本专利其他部分的叙述来综合判断到底是本专利的文字部分存在笔误，还是附图中存在绘制错误。特别地，以下附图均为示例性质的图片，并非旨在暗示本专利的保护范围，本领域的普通技术人员通过参考本专利所公开的文字内容和/或附图内容，可以在不付出任何创造性劳动的情况下设计出更多的附图，这些新附图所代表的技术方案依然在本专利的保护范围之内。
图1是本发明的实施流程图；
图2是基于CCT的验证平台的结构框图。
具体实施方式
为了便于本领域技术人员对本专利技术方案的理解，同时，为了使本专利的技术目的、技术方案和有益效果更加清楚，并使权利要求书的保护范围得到充分支持，下面以具体案例的形式对本专利的技术方案做出进一步的、更详细的说明。
一种快速收敛的覆盖率驱动验证方法，其用于对待验证设计进行验证，包括以下步骤：
(1)根据设计规范制订验证计划，验证计划中包含待验证设计所涉及的所有功能点、所有感兴趣的测试场景，以及所有状态机的转变；
(2)使用SystemVerilog语言构建验证环境，采用覆盖率收敛技术搭建覆盖率驱动的验证平台；
(3)从测试场景中抽象出行为属性，同时在设计中嵌入断言；
(4)运行测试向量开始仿真；
(5)记录每次仿真后的覆盖率值，分析覆盖率统计数据，判断功能点是否已覆盖以及断言是否被执行，并根据覆盖率统计数据来约束随机变量的生成；
(6)针对边缘状况，重新编写生成测试向量，重复步骤(5)，并最终完成所有测试场景的测试。
可选的，步骤(2)中的验证平台包括待验证设计、接口、RTL级测试激励、功能覆盖率模块、监视器、指令流发生器和检查器；其中，
指令流发生器用于产生各种受约束的随机值或者固定值；
接口用于连接主机接口模块和验证环境的信号集合，接收来自指令流发生器的数据，并产生一个随机事物，以按照待验证设计的接口协议输入到该待验证设计中；
监视器用于检测待验证设计的输出，并把结果发送到检查器；
检查器用于对比监视器输出结果和测试激励加载到参考模型的输出结果，比较后判断待测设计是否满足设计要求；
RTL级测试激励釆用代码覆盖率与功能覆盖率和断言验证覆盖率相结合的方式来对验证的完备性进行分析；
功能覆盖率模块用于统计功能覆盖率。
可选的，RTL级测试激励包括时钟产生模块、随机数据产生模块以及待验证设计各模块的功能约束，时钟产生模块为待验证设计提供时钟信号，随机数据产生模块用于产生符合时序要求的随机数据包，并将数据包提供给待验证设计进行处理；功能约束用于对待验证设计进行配置。
可选的，功能约束对待验证设计的配置包括寄存器映像配置和约束表达式配置，寄存器映像配置的内容具体包括寄存器名称、地址、位宽、默认配置值和当前配置值，约束表达式用于限定待验证设计的随机参数范围。
可选的，步骤(5)中的覆盖率值通过CCT工具获得。
可选的，待验证设计的功能点所针对的模块包括低通滤波器、混频器、射频滤波器和功率放大器，低通滤波器和射频滤波器的仿真参数包括工作频段内的通带宽度、带外抑制以及插入损耗，混频器的仿真参数包括转换增益、噪声系数以及线性度，功率放大器的仿真参数包括噪声系数、功率增益以及线性度。
图1所示是一个具体的验证流程，其包括：
步骤1：根据设计规范，制订验证计划，验证计划中包含设计所有的功能点，所有感兴趣的测试场景，所有的状态机的转变；
步骤2：使用SystemVerilog语言构建验证环境，采用Synopsys公司的CCT(Coverage Convergence Technology，覆盖率收敛技术)工具搭建覆盖率驱动的验证平台；
步骤3：从测试场景抽象出行为属性，同时在设计中嵌入断言；
步骤4：运行测试向量开始仿真，在这个步骤中，会检测到很多较易发现的覆盖率空间中的漏洞；
步骤5：用CCT记录每次仿真后的覆盖率值，分析覆盖率统计数据，功能点是否已覆盖，断言是否被执行，并据此来约束随机变量的生成；
步骤6：针对边缘状况，重新编写生成测试向量，重复第五步工作，并最终完成所有测试场景的测试。
图2所示为验证平台的一个结构框图，其包括待验证设计、接口、RTL级测试激励(即图中的控制单元)、功能覆盖率模块、监视器、指令流发生器和检查器；其中，
指令流发生器用于产生各种受约束的随机值或者固定值；
接口用于连接主机接口模块和验证环境的信号集合，接收来自指令流发生器的数据，并产生一个随机事物，以按照待验证设计的接口协议输入到该待验证设计中；
监视器用于检测待验证设计的输出，并把结果发送到检查器；
检查器用于对比监视器输出结果和测试激励加载到参考模型的输出结果，比较后判断待测设计是否满足设计要求；
RTL级测试激励釆用代码覆盖率与功能覆盖率和断言验证覆盖率相结合的方式来对验证的完备性进行分析；
功能覆盖率模块用于统计功能覆盖率。
可见，本发明方法包括制定验证计划、搭建覆盖率驱动的验证平台、嵌入断言、运行测试向量仿真、分析覆盖率和反复迭代测试等步骤，其中覆盖率驱动的验证平台采用了功能覆盖率反馈机制，能够根据功能覆盖率的信息来修改随机约束，从而可以不断迭代优化验证方案和验证流程，避免功能点的过度覆盖，加快验证过程的收敛速度，是对现有技术的一种重要改进。
需要理解的是，上述对于本专利具体实施方式的叙述仅仅是为了便于本领域普通技术人员理解本专利方案而列举的示例性描述，并非暗示本专利的保护范围仅仅被限制在这些个例中，本领域普通技术人员完全可以在对本专利技术方案做出充分理解的前提下，以不付出任何创造性劳动的形式，通过对本专利所列举的各个例采取组合技术特征、替换部分技术特征、加入更多技术特征等等方式，得到更多的具体实施方式，所有这些具体实施方式均在本专利权利要求书的涵盖范围之内，因此，这些新的具体实施方式也应在本专利的保护范围之内。
此外，出于简化叙述的目的，本专利也可能没有列举一些寻常的具体实施方案，这些方案是本领域普通技术人员在理解了本专利技术方案后能够自然而然想到的，显然，这些方案也应包含在本专利的保护范围之内。
出于简化叙述的目的，上述各具体实施方式对于技术细节的公开程度可能仅仅达到本领域技术人员可以自行决断的程度，即，对于上述具体实施方式没有公开的技术细节，本领域普通技术人员完全可以在不付出任何创造性劳动的情况下，在本专利技术方案的充分提示下，借助于教科书、工具书、论文、专利、音像制品等等已公开文献予以完成，或者，这些细节是在本领域普通技术人员的通常理解下，可以根据实际情况自行作出决定的内容。可见，即使不公开这些技术细节，也不会对本专利技术方案的公开充分性造成影响。
总之，在结合了本专利说明书对权利要求书保护范围的解释作用的基础上，任何落入本专利权利要求书涵盖范围的具体实施方案，均在本专利的保护范围之内。
Claims (6)
1.一种快速收敛的覆盖率驱动验证方法，其特征在于，用于对待验证设计进行验证，包括以下步骤：
(1)根据设计规范制订验证计划，所述验证计划中包含所述待验证设计所涉及的所有功能点、所有感兴趣的测试场景，以及所有状态机的转变；
(2)使用SystemVerilog语言构建验证环境，采用覆盖率收敛技术搭建覆盖率驱动的验证平台；
(3)从测试场景中抽象出行为属性，同时在设计中嵌入断言；
(4)运行测试向量开始仿真；
(5)记录每次仿真后的覆盖率值，分析覆盖率统计数据，判断功能点是否已覆盖以及断言是否被执行，并根据所述覆盖率统计数据来约束随机变量的生成；
(6)针对边缘状况，重新编写生成测试向量，重复步骤(5)，并最终完成所有测试场景的测试。
2.根据权利要求1所述的快速收敛的覆盖率驱动验证方法，其特征在于，所述步骤(2)中的验证平台包括待验证设计、接口、RTL级测试激励、功能覆盖率模块、监视器、指令流发生器和检查器；其中，
所述指令流发生器用于产生各种受约束的随机值或者固定值；
所述接口用于连接主机接口模块和验证环境的信号集合，接收来自所述指令流发生器的数据，并产生一个随机事物，以按照所述待验证设计的接口协议输入到该待验证设计中；
所述监视器用于检测所述待验证设计的输出，并把结果发送到所述检查器；
所述检查器用于对比监视器输出结果和测试激励加载到参考模型的输出结果，比较后判断待测设计是否满足设计要求；
所述RTL级测试激励釆用代码覆盖率与功能覆盖率和断言验证覆盖率相结合的方式来对验证的完备性进行分析；
所述功能覆盖率模块用于统计功能覆盖率。
3.根据权利要求2所述的快速收敛的覆盖率驱动验证方法，其特征在于，所述RTL级测试激励包括时钟产生模块、随机数据产生模块以及待验证设计各模块的功能约束，所述时钟产生模块为所述待验证设计提供时钟信号，所述随机数据产生模块用于产生符合时序要求的随机数据包，并将数据包提供给所述待验证设计进行处理；所述功能约束用于对所述待验证设计进行配置。
4.根据权利要求3所述的快速收敛的覆盖率驱动验证方法，其特征在于，所述功能约束对所述待验证设计的配置包括寄存器映像配置和约束表达式配置，所述寄存器映像配置的内容具体包括寄存器名称、地址、位宽、默认配置值和当前配置值，所述约束表达式用于限定所述待验证设计的随机参数范围。
5.根据权利要求1所述的快速收敛的覆盖率驱动验证方法，其特征在于，所述步骤(5)中的覆盖率值通过CCT工具获得。
6.根据权利要求1所述的快速收敛的覆盖率驱动验证方法，其特征在于，所述待验证设计的功能点所针对的模块包括低通滤波器、混频器、射频滤波器和功率放大器，所述低通滤波器和射频滤波器的仿真参数包括工作频段内的通带宽度、带外抑制以及插入损耗，所述混频器的仿真参数包括转换增益、噪声系数以及线性度，所述功率放大器的仿真参数包括噪声系数、功率增益以及线性度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710716457.6A CN107480382A (zh) | 2017-08-21 | 2017-08-21 | 一种快速收敛的覆盖率驱动验证方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710716457.6A CN107480382A (zh) | 2017-08-21 | 2017-08-21 | 一种快速收敛的覆盖率驱动验证方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107480382A true CN107480382A (zh) | 2017-12-15 |
Family
ID=60601596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710716457.6A Pending CN107480382A (zh) | 2017-08-21 | 2017-08-21 | 一种快速收敛的覆盖率驱动验证方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107480382A (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108021767A (zh) * | 2017-12-21 | 2018-05-11 | 郑州云海信息技术有限公司 | 一种用于芯片仿真验证的信息记录方法及系统 |
| CN108984991A (zh) * | 2018-09-20 | 2018-12-11 | 西安微电子技术研究所 | 一种用于低功耗设计的可重用仿真验证方法 |
| CN109299530A (zh) * | 2018-09-12 | 2019-02-01 | 成都奥卡思微电科技有限公司 | 一种仿真测试案例生成方法、系统、存储介质和终端 |
| CN109992804A (zh) * | 2017-12-29 | 2019-07-09 | 北京中科寒武纪科技有限公司 | 激励生成装置、芯片验证装置及系统 |
| CN110598309A (zh) * | 2019-09-09 | 2019-12-20 | 电子科技大学 | 一种基于强化学习的硬件设计验证系统及方法 |
| US10839132B2 (en) | 2019-02-19 | 2020-11-17 | International Business Machines Corporation | Automatic cover point generation based on register transfer level analysis |
| CN112365917A (zh) * | 2020-12-04 | 2021-02-12 | 深圳市芯天下技术有限公司 | 非易失存储器指令组合验证方法、装置、存储介质和终端 |
| CN113868046A (zh) * | 2021-09-03 | 2021-12-31 | 山东云海国创云计算装备产业创新中心有限公司 | 一种pad控制单元的功能验证方法、系统及相关组件 |
| CN113886319A (zh) * | 2021-10-09 | 2022-01-04 | 北京爱芯科技有限公司 | 一种基于形式化验证快速收敛覆盖率的验证方法及装置 |
| CN113947049A (zh) * | 2021-11-25 | 2022-01-18 | 山东华芯半导体有限公司 | 一种提高功能覆盖率的自反馈芯片验证平台 |
| CN114356684A (zh) * | 2021-12-31 | 2022-04-15 | 西安紫光展锐科技有限公司 | 算法模块测试方法及装置 |
| CN116245056A (zh) * | 2022-09-26 | 2023-06-09 | 上海合见工业软件集团有限公司 | 基于时序型覆盖数据库的回归测试调试系统 |
| CN116245055A (zh) * | 2022-09-26 | 2023-06-09 | 上海合见工业软件集团有限公司 | 基于时序型覆盖数据库的有效随机测试向量确定系统 |
| CN117993336A (zh) * | 2024-03-12 | 2024-05-07 | 沐曦科技(成都)有限公司 | 一种加速验证覆盖率收敛的数字集成电路验证系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050102596A1 (en) * | 2003-11-12 | 2005-05-12 | International Business Machines Corporation | Database mining system and method for coverage analysis of functional verification of integrated circuit designs |
| CN102542110A (zh) * | 2011-12-29 | 2012-07-04 | 北京时代民芯科技有限公司 | 一种应用于移动存储soc芯片的仿真验证方法 |
| CN105573908A (zh) * | 2015-09-01 | 2016-05-11 | 北京中电华大电子设计有限责任公司 | 一种功能验证方法和装置 |
-
2017
- 2017-08-21 CN CN201710716457.6A patent/CN107480382A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050102596A1 (en) * | 2003-11-12 | 2005-05-12 | International Business Machines Corporation | Database mining system and method for coverage analysis of functional verification of integrated circuit designs |
| CN102542110A (zh) * | 2011-12-29 | 2012-07-04 | 北京时代民芯科技有限公司 | 一种应用于移动存储soc芯片的仿真验证方法 |
| CN105573908A (zh) * | 2015-09-01 | 2016-05-11 | 北京中电华大电子设计有限责任公司 | 一种功能验证方法和装置 |
Non-Patent Citations (3)
| Title |
|---|
| RUNSHAN YANG ET AL.: "The research and implement of an advanced function coverage based verification environment", 《2007 7TH INTERNATIONAL CONFERENCE ON ASIC》 * |
| 徐文进 等: "一种基于UVM加快功能验证收敛的方法", 《计算机技术与发展》 * |
| 马桂伟: "基于功能覆盖率收剑技术的验证方法研究与应用", 《万方硕士学位论文数据库》 * |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108021767A (zh) * | 2017-12-21 | 2018-05-11 | 郑州云海信息技术有限公司 | 一种用于芯片仿真验证的信息记录方法及系统 |
| CN109992804A (zh) * | 2017-12-29 | 2019-07-09 | 北京中科寒武纪科技有限公司 | 激励生成装置、芯片验证装置及系统 |
| CN109992804B (zh) * | 2017-12-29 | 2020-01-14 | 中科寒武纪科技股份有限公司 | 激励生成装置、芯片验证装置及系统 |
| CN109299530A (zh) * | 2018-09-12 | 2019-02-01 | 成都奥卡思微电科技有限公司 | 一种仿真测试案例生成方法、系统、存储介质和终端 |
| CN108984991B (zh) * | 2018-09-20 | 2022-09-13 | 西安微电子技术研究所 | 一种用于低功耗设计的可重用仿真验证方法 |
| CN108984991A (zh) * | 2018-09-20 | 2018-12-11 | 西安微电子技术研究所 | 一种用于低功耗设计的可重用仿真验证方法 |
| US10839132B2 (en) | 2019-02-19 | 2020-11-17 | International Business Machines Corporation | Automatic cover point generation based on register transfer level analysis |
| CN110598309A (zh) * | 2019-09-09 | 2019-12-20 | 电子科技大学 | 一种基于强化学习的硬件设计验证系统及方法 |
| CN110598309B (zh) * | 2019-09-09 | 2022-11-04 | 电子科技大学 | 一种基于强化学习的硬件设计验证系统及方法 |
| CN112365917A (zh) * | 2020-12-04 | 2021-02-12 | 深圳市芯天下技术有限公司 | 非易失存储器指令组合验证方法、装置、存储介质和终端 |
| CN112365917B (zh) * | 2020-12-04 | 2021-11-05 | 芯天下技术股份有限公司 | 非易失存储器指令组合验证方法、装置、存储介质和终端 |
| CN113868046A (zh) * | 2021-09-03 | 2021-12-31 | 山东云海国创云计算装备产业创新中心有限公司 | 一种pad控制单元的功能验证方法、系统及相关组件 |
| CN113886319A (zh) * | 2021-10-09 | 2022-01-04 | 北京爱芯科技有限公司 | 一种基于形式化验证快速收敛覆盖率的验证方法及装置 |
| CN113947049A (zh) * | 2021-11-25 | 2022-01-18 | 山东华芯半导体有限公司 | 一种提高功能覆盖率的自反馈芯片验证平台 |
| CN114356684A (zh) * | 2021-12-31 | 2022-04-15 | 西安紫光展锐科技有限公司 | 算法模块测试方法及装置 |
| CN116245056A (zh) * | 2022-09-26 | 2023-06-09 | 上海合见工业软件集团有限公司 | 基于时序型覆盖数据库的回归测试调试系统 |
| CN116245055A (zh) * | 2022-09-26 | 2023-06-09 | 上海合见工业软件集团有限公司 | 基于时序型覆盖数据库的有效随机测试向量确定系统 |
| CN116245056B (zh) * | 2022-09-26 | 2023-12-15 | 上海合见工业软件集团有限公司 | 基于时序型覆盖数据库的回归测试调试系统 |
| CN116245055B (zh) * | 2022-09-26 | 2023-12-19 | 上海合见工业软件集团有限公司 | 基于时序型覆盖数据库的有效随机测试向量确定系统 |
| CN117993336A (zh) * | 2024-03-12 | 2024-05-07 | 沐曦科技(成都)有限公司 | 一种加速验证覆盖率收敛的数字集成电路验证系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107480382A (zh) | 一种快速收敛的覆盖率驱动验证方法 | |
| US6816814B2 (en) | Method and apparatus for decomposing and verifying configurable hardware | |
| EP1093619B1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
| US6083269A (en) | Digital integrated circuit design system and methodology with hardware | |
| CN104461810A (zh) | 一种提高嵌入式处理器功能验证效率的方法 | |
| US7725744B2 (en) | Method and apparatus to generate circuit energy models with multiple clock gating inputs | |
| CN114626324B (zh) | Fpga电路后仿真验证方法、装置、电子设备及存储介质 | |
| US8769448B1 (en) | Circuit design simulation | |
| CN101694677A (zh) | 一种逻辑验证方法、装置及系统 | |
| CN111064449A (zh) | 一种基于uvm平台的数字降采样滤波器的验证平台及方法 | |
| US20090125290A1 (en) | Automatic verification of device models | |
| Hassan et al. | Functional coverage-driven characterization of RF amplifiers | |
| Khan et al. | From Spec to Verification Closure: a case study of applying UVM-MS for first pass success to a complex Mixed-Signal SoC design | |
| US8510692B2 (en) | Verification system and method using constrained random test parameter selection | |
| CN103020396B (zh) | 一种自动生成断言的方法及装置 | |
| CN112860587B (zh) | Ui自动测试方法和装置 | |
| US6968286B1 (en) | Functional-pattern management system for device verification | |
| US20100057425A1 (en) | Automatically creating manufacturing test rules pertaining to an electronic component | |
| CN107992675B (zh) | 一种eda验证阶段的仲裁电路测试方法 | |
| US7315803B1 (en) | Verification environment creation infrastructure for bus-based systems and modules | |
| CN114282464A (zh) | 芯片仿真验证中的协同仿真方法及应用 | |
| Bombieri et al. | Hybrid, incremental assertion-based verification for TLM design flows | |
| CN104811259B (zh) | 一种卫星通信频偏验证方法 | |
| US8156452B1 (en) | Method and apparatus for importing hardware description language into a system level design environment | |
| CN113836825A (zh) | 神经网络处理器关键标准与验证芯片的应用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20171215 |