CN108196976A - 一种ldpc仿真验证平台、验证方法 - Google Patents

Abstract

本申请涉及编码解码验证技术领域，具体涉及一种LDPC仿真验证平台、验证方法。所述验证平台，包括序列，输入单元，来向被测设备，输出单元，参考模型，记分板。该LDPC仿真验证平台，是基于UVM验证方法学开发，方便移植和再开发；通过基于MATLAB开发的校验矩阵优化程序，能够针对不同NAND Flash颗粒特性生成最优校验矩阵；通过基于C++开发的LDPC编/解码器参考模型，能够精确输出每个码字运算周期中各个计算节点的期望数据，通过与电阻晶体管逻辑代码产生计算结果进行比对，快速锁定问题位置；通过集成编程语言接口组件，实现C++参考模型和电阻晶体管逻辑代码结果的实时比对和错误上报，提高验证效率。

Description

一种LDPC仿真验证平台、验证方法

技术领域

本申请涉及编码解码验证技术领域，具体涉及一种LDPC仿真验证平台、验证方法。

背景技术

LDPC，即Low Density Parity Code，中文名为低密度奇偶校验码，其作为一种新型高效的纠错码，通过超强的纠错能力，极大程度的延长了NAND Flash器件的使用寿命。因此，在新一代SSD主控芯片中，LDPC技术得到广泛应用。

目前，LDPC技术主要集中在LDPC码型选择和编/解码器的硬件实现等方面。例如，现有专利文件中提出的基于可配置QC-LDPC编译码算法的硬件仿真验证平台，其主要从系统角度验证了应用于通信领域的LDPC码长和编解码特性。

然而，面对日益缩短的SSD主控芯片开发周期，LDPC实现方案的系统化验证，出现了验证速度慢、验证可靠性低的问题。

发明内容

为了解决现有LDPC实现方案的系统化验证出现的验证速度慢、验证可靠性低的问题，本申请提供了一种LDPC仿真验证平台、验证方法。

一种LDPC仿真验证平台，包括序列，输入单元，来向被测设备，输出单元，参考模型，记分板，

所述输入单元包括序列发生器，驱动单元，第一监控单元，所述序列与所述序列发生器连接，所述序列发生器与所述驱动单元连接，所述驱动单元与所述来向被测设备连接，所述来向被测设备与所述第一监控单元连接，所述第一监控单元与所述参考模型连接，所述参考模型与所述记分板连接；

所述输出单元包括第二监控单元，所述第二监控单元与所述来向被测设备连接，所述第二监控单元与所述记分板连接。

进一步地，所述序列发生器，用于从所述序列中取出相应的测试激励，所述测试激励包括长度可配置的随机模式和用户模式。

进一步地，所述参考模型包括LDPC编码模块和LDPC解码模块。

进一步地，所述参考模型为C++参考模型。

进一步地，所述序列包括优化矩阵，所述优化矩阵通过运行MATLAB程序获得。

一种基于如权利要求1-5任一项所述LDPC仿真验证平台的验证方法，具体包括如下步骤：

运行MATLAB程序分别生成优化矩阵及错误注入格式，将所述优化矩阵及错误注入格式导入LDPC仿真验证平台；

获取测试激励，将所述测试激励经过驱动单元分别发送给来向被测设备、参考模型进行LDPC编码；

将每个码字数据在来向被测设备编码过程中生成的计算中间结果A与每个码字数据在参考模型编码过程中生成的中间结果B进行比对，如果不一致，则上报验证平台进行调试，否则，输出编码结果；

对编码结果进行错误注入；

将注入错误格式后的编码结果数据分别发送给来向被测设备、参考模型进行LDPC解码；

将每个码字数据在来向被测设备解码过程中生成的计算中间结果C与每个码字数据在参考模型解码过程中生成的中间结果D进行比对，如果不一致，则上报验证平台进行调试，否则，输出解码结果。

本申请提供的技术方案包括以下有益效果：该LDPC仿真验证平台，是基于UVM验证方法学开发，方便移植和再开发；通过基于MATLAB开发的校验矩阵优化程序，能够针对不同NAND Flash颗粒特性生成最优校验矩阵；通过基于C++开发的LDPC编/解码器参考模型，能够精确输出每个码字运算周期中各个计算节点的期望数据，通过与电阻晶体管逻辑代码产生计算结果进行比对，快速锁定问题位置；通过集成编程语言接口组件，实现C++参考模型和电阻晶体管逻辑代码结果的实时比对和错误上报，提高验证效率。

此外，所述验证方法，步骤二中获取的测试激励具备很强的灵活性，支持随机和全0/1等多种数据格式；所述MATLAB具备错误注入机制，能够根据SSD信道噪声模型和具体NAND Flash颗粒特性，概率性注入错误，进而验证LDPC解码功能的正确性。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种LDPC仿真验证平台的连接框图；

图2为本申请实施例提供的一种基于LDPC仿真验证平台的验证方法的流程图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式；相反，它们仅是与所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。

为进一步阐述本申请达成预定目的所采取的技术手段及功效，以下结合附图及实施例对本申请的具体实施方式、结构特征及其功效，详细说明如下。

参见图1所示，为本申请实施例提供的一种LDPC仿真验证平台的连接框图，包括序列，输入单元，来向被测设备，输出单元，参考模型，记分板，

所述输入单元包括序列发生器，驱动单元，第一监控单元，所述序列与所述序列发生器连接，所述序列发生器与所述驱动单元连接，所述驱动单元与所述来向被测设备连接，所述来向被测设备与所述第一监控单元连接，所述第一监控单元与所述参考模型连接，所述参考模型与所述记分板连接；

所述输出单元包括第二监控单元，所述第二监控单元与所述来向被测设备连接，所述第二监控单元与所述记分板连接。

可选地，所述序列发生器，用于从所述序列中取出相应的测试激励，所述测试激励包括长度可配置的随机模式和用户模式。

可选地，所述参考模型包括LDPC编码模块和LDPC解码模块。

可选地，所述参考模型为C++参考模型。

可选地，所述序列包括优化矩阵，所述优化矩阵通过运行MATLAB程序获得。

该LDPC仿真验证平台，具体的工作过程如下：

所述序列发生器用于从基于用户约束产生的序列中取出相应的测试激励数据包并发送给驱动单元，所述测试激励数据包包括长度可配置的随机模式和用户模式；其中，用户模式可以产生递增数据和全0/1等指定格式数据。驱动单元将测试激励数据包转化成指定格式的时序信号送入来向被测设备，来向被测设备接收到这些信号后会对输入的指定格式的数据信号进行LDPC编码或解码。同时，第一监控单元从来向被测设备的输入接口收集某些要输入来向被测设备的激励信息并送往参考模型进行处理。

所述输出单元包括第二监控单元，所述第二监控单元从所述来向被测设备的输出接口收集经所述来向被测设备处理后的某些信息并送往记分板进行处理。

所述参考模型，用于接收所述输入单元中的驱动单元组件送来的来向被测设备输入激励等效信息(即第一监控单元从来向被测设备的输入接口收集某些要输入来向被测设备的激励信息)，模仿来向被测设备的行为进行处理并将处理结果送入记分板中。所述参考模型包含LDPC编码器和LDPC解码器两部分，通过设置“用户数据长度”和“校验数据长度”参数，支持多种尺寸的校验矩阵，具有极高的灵活性。

所述记分板，用于收集参考模型送入的信息作为期望数据，与输出单元送入的来向被测设备处理后的实际数据进行比对，并将比对结果上报验证平台。

此外，每次启动LDPC仿真验证平台，测试激励数据包将同时送入来向被测设备和C++参考模型中。使用集成编程语言接口组件将C++参考模型生成的中间计算结果E传入由System Verilog开发的基于UVM验证方法学的LDPC验证平台中，与通过输出单元采样自来向被测设备的中间计算结果F进行比对，能够方便地知道是哪一个码字的哪一个比特数据在整个LDPC编/解码过程的哪一个步骤出现错误，并且能够输出错误信息，方便开发人员定位问题原因。

参见图2所示，为本申请实施例提供的基于所述LDPC仿真验证平台的验证方法的流程图，具体包括如下步骤：

运行MATLAB程序分别生成优化矩阵及错误注入格式，将所述优化矩阵及错误注入格式导入LDPC仿真验证平台；

获取测试激励，将所述测试激励经过驱动单元分别发送给来向被测设备、参考模型进行LDPC编码；

将每个码字数据在来向被测设备编码过程中生成的计算中间结果A与每个码字数据在参考模型编码过程中生成的中间结果B进行比对，如果不一致，则上报验证平台进行调试，否则，输出编码结果；

对编码结果进行错误注入；

将注入错误格式后的编码结果数据分别发送给来向被测设备、参考模型进行LDPC解码；

将每个码字数据在来向被测设备解码过程中生成的计算中间结果C与每个码字数据在参考模型解码过程中生成的中间结果D进行比对，如果不一致，则上报验证平台进行调试，否则，输出解码结果。

该LDPC仿真验证平台，是基于UVM验证方法学开发，方便移植和再开发；通过基于MATLAB开发的校验矩阵优化程序，能够针对不同NAND Flash颗粒特性生成最优校验矩阵；通过基于C++开发的LDPC编/解码器参考模型，能够精确输出每个码字运算周期中各个计算节点的期望数据，通过与电阻晶体管逻辑代码产生计算结果进行比对，快速锁定问题位置；通过集成编程语言接口组件，实现C++参考模型和电阻晶体管逻辑代码结果的实时比对和错误上报，提高验证效率。

此外，所述验证方法，步骤二中获取的测试激励具备很强的灵活性，支持随机和全0/1等多种数据格式；所述MATLAB具备错误注入机制，能够根据SSD信道噪声模型和具体NAND Flash颗粒特性，概率性注入错误，进而验证LDPC解码功能的正确性。

需要说明的是，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本领域技术人员在考虑本说明书及实践这里申请的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未使用的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由上面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述的内容，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (6)

1.一种LDPC仿真验证平台，其特征在于，包括序列，输入单元，来向被测设备，输出单元，参考模型，记分板，

所述输入单元包括序列发生器，驱动单元，第一监控单元，所述序列与所述序列发生器连接，所述序列发生器与所述驱动单元连接，所述驱动单元与所述来向被测设备连接，所述来向被测设备与所述第一监控单元连接，所述第一监控单元与所述参考模型连接，所述参考模型与所述记分板连接；

所述输出单元包括第二监控单元，所述第二监控单元与所述来向被测设备连接，所述第二监控单元与所述记分板连接。

2.根据权利要求1所述的仿真验证平台，其特征在于，所述序列发生器，用于从所述序列中取出相应的测试激励，所述测试激励包括长度可配置的随机模式和用户模式。

3.根据权利要求1所述的仿真验证平台，其特征在于，所述参考模型包括LDPC编码模块和LDPC解码模块。

4.根据权利要求1所述的仿真验证平台，其特征在于，所述参考模型为C++参考模型。

5.根据权利要求1所述的仿真验证平台，其特征在于，所述序列包括优化矩阵，所述优化矩阵通过运行MATLAB程序获得。

6.一种基于如权利要求1-5任一项所述LDPC仿真验证平台的验证方法，其特征在于，具体包括如下步骤：

运行MATLAB程序分别生成优化矩阵及错误注入格式，将所述优化矩阵及错误注入格式导入LDPC仿真验证平台；

获取测试激励，将所述测试激励经过驱动单元分别发送给来向被测设备、参考模型进行LDPC编码；

将每个码字数据在来向被测设备编码过程中生成的计算中间结果A与每个码字数据在参考模型编码过程中生成的中间结果B进行比对，如果不一致，则上报验证平台进行调试，否则，输出编码结果；

对编码结果进行错误注入；

将注入错误格式后的编码结果数据分别发送给来向被测设备、参考模型进行LDPC解码；

将每个码字数据在来向被测设备解码过程中生成的计算中间结果C与每个码字数据在参考模型解码过程中生成的中间结果D进行比对，如果不一致，则上报验证平台进行调试，否则，输出解码结果。