CN115470752B - 基于追踪文件的芯片功能验证系统 - Google Patents

Abstract

本发明涉及一种基于追踪文件的芯片功能验证系统，包括待测芯片设计DUT＝{U₁,U₂,…U_M}、至少一个仿真模型、存储有计算机程序的存储器和处理器，其中，U_m为DUT的第m个组成模块，m的取值范围为1到M，U₁,U₂,…U_M层级设置，U_i和U_j之间通过至少一个总线接口互联，U_i和U_j为具有互联关系的两个组成模块，U_i和U_j为具有互联关系兄弟模块或者为父子模块，具有互联关系兄弟模块或者为父子模块之间通过至少一个总线接口互联；DUT中存在至少一个目标总线接口IT_k，IT_k对应的组成模块设置有对应的仿真模型，k的取值范围为1到K，K为目标总线接口总数。本发明能够快速准确地获取所有目标节点的数据进行功能验证，提高了芯片功能验证的效率和准确性。

Description

基于追踪文件的芯片功能验证系统

技术领域

本发明涉及芯片验证技术领域，尤其涉及一种基于追踪文件的芯片功能验证系统。

背景技术

在对芯片进行联合仿真的过程中，通过将相同的激励输入C语言、C++或SystemC或Python等高级语言编写的仿真模型(Model),以及硬件语言编写的RTL(RegisterTransistor Level)待测设计(Design Under Test，简称DUT)，通过对比Model和DUT的输出是否相同来实现功能验证。在验证过程中，芯片设计通常以流水线(Pipeline)的形式传递数据，pipeline的头部节点和尾部节点的数据能够直接获取并进行对比。但是，由于高级语言和硬件设计语言的实现方式不同，因此DUT和Model中间层会因为时间差等因素，导致pipeline中间节点难以准确快速地进行功能验证，从而导致了芯片功能验证的效率低和准确性差。

发明内容

本发明目的在于，提供一种基于追踪文件的芯片功能验证系统，能够快速准确地获取所有目标节点的数据进行功能验证，提高了芯片功能验证的效率和准确性。

本发明提供了一种基于追踪文件的芯片功能验证系统，包括待测芯片设计DUT＝{U₁,U₂,…U_M}、至少一个仿真模型、存储有计算机程序的存储器和处理器，其中，U_m为DUT的第m个组成模块，m的取值范围为1到M，U₁,U₂,…U_M层级设置，U_i和U_j之间通过至少一个总线接口互联，U_i和U_j为具有互联关系的两个组成模块，i、j的取值范围均为1到M，U_i和U_j为具有互联关系兄弟模块或者为父子模块，具有互联关系兄弟模块或者为父子模块之间通过至少一个总线接口互联；DUT中存在至少一个目标总线接口IT_k，IT_k对应的组成模块设置有对应的仿真模型，k的取值范围为1到K，K为目标总线接口总数；

所述处理器执行所述计算机程序时，实现以下步骤：

步骤S1、基于DUT获取IT_k对应的描述信息，所述描述信息包括IT_k对应的组成模块标识、总线接口标识、总线接口信号与IT_k的信号映射信息、数据有效标识约束信息，所述总线接口标识基于总线接口对应的层级信息和总线接口实例名称生成；

步骤S2、运行DUT和所有IT_k对应的仿真模型，从DUT中转存IT_k对应的第一有效总线接口数据记录，从IT_k对应的仿真模型中转存IT_k对应的第二有效总线接口数据记录，所述第一有效总线接口数据记录和第二有效总线接口数据记录均包括IT_k中每一信号对应的信号值，基于IT_k对应的描述信息和第一有效总线接口数据记录生成第一追踪文件，基于IT_k对应的描述信息和第二有效总线接口数据记录生成第二追踪文件；

步骤S3、基于IT_k对应的第一追踪文件和第二追踪文件对IT_k对应的组成模块进行功能验证。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于追踪文件的芯片功能验证系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：

本发明所述系统通过设置目标总线接口，并转存每一目标总线接口对应的数据，从而实现快速准确地获取所有目标节点的数据进行功能验证，提高了芯片功能验证的效率和准确性。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。

附图说明

图1为本发明实施例提供的基于追踪文件的芯片功能验证系统示意图；

图2为本发明一种实施例提供的追踪文件格式示意图；

图3为本发明另一种实施例提供的追踪文件格式意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的一种基于追踪文件的芯片功能验证系统的具体实施方式及其功效，详细说明如后。

本发明实施例提供了一种基于追踪文件的芯片功能验证系统，如图1所示，包括待测芯片设计DUT＝{U₁,U₂,…U_M}、至少一个仿真模型、存储有计算机程序的存储器和处理器，其中，U_m为DUT的第m个组成模块，m的取值范围为1到M，U₁,U₂,…U_M层级设置。U_i和U_j之间通过至少一个总线接口(Bus Interface)互联，U_i和U_j为具有互联关系的两个组成模块，i、j的取值范围均为1到M，U_i和U_j为具有互联关系兄弟模块或者为父子模块，具有互联关系兄弟模块或者为父子模块之间通过至少一个总线接口互联。DUT中存在至少一个目标总线接口IT_k，IT_k对应的组成模块设置有对应的仿真模型，k的取值范围为1到K，K为目标总线接口总数，可以理解的是，目标总线接口可以为DUT的外部总线接口，也可以为DUT内部的组成模块之间，或组成模块与子模块之间的中间节点对应的总线接口。

所述处理器执行所述计算机程序时，实现以下步骤：

步骤S1、基于DUT获取IT_k对应的描述信息，所述描述信息包括IT_k对应的组成模块标识、总线接口标识、总线接口信号与IT_k的信号映射信息、数据有效标识约束信息。

其中，IT_k对应的组成模块可以为IT_k的发起端组成模块或者接收端组成模块，IT_k对应的总线接口信息存储在对应的组成模块中，可以理解的是，每一总线接口信息存储在均将存储在对应的发起端组成模块，或者存储在对应的接收端组成模块。所述描述信息包括还包括IT_k对应的总线接口类型标识和信号描述信息，信号描述信息具体包括信号宽度、信号方向信息等。

步骤S2、运行DUT和所有IT_k对应的仿真模型，从DUT中转存(Dump)IT_k对应的第一有效总线接口数据记录，从IT_k对应的仿真模型中转存IT_k对应的第二有效总线接口数据记录，所述第一有效总线接口数据记录和第二有效总线接口数据记录均包括IT_k中每一信号对应的信号值，基于IT_k对应的描述信息和第一有效总线接口数据记录生成第一追踪文件，基于IT_k对应的描述信息和第二有效总线接口数据记录生成第二追踪文件。

其中，通过DUT对应的验证平台(Testbench)驱动DUT。作为一种实施例，所述第一有效总线接口数据记录和第二有效总线接口数据记录还可包括IT_k中每一组信号对应的时钟周期(Cycle)序号和绝对时间，时钟周期序号表示对应第几个时钟周期，绝对时间表示从初始时刻开始计时，采集一条有效总线接口数据记录对应的一组信号对应的时间。

步骤S3、基于IT_k对应的第一追踪文件和第二追踪文件对IT_k对应的组成模块进行功能验证。

作为一种实施例，第一追踪文件和第二追踪文件均以相同的文件结构存储，设置x＝1或2，所述步骤S2中，基于IT_k对应的描述信息和第x有效总线接口数据记录按照预设的追踪文件结构生成第x追踪文件，所述预设的追踪文件结构包括第一文件区域和第二文件区域，第x追踪文件的第一文件区域用于存储IT_k对应的描述信息，第x追踪文件的第二文件区域用于存储第x有效总线接口数据记录。所述第x有效总线接口数据记录逐行存储，即每一第x有效总线接口数据记录占据一行，如图2所示示例。所述第x有效总线接口数据记录也可以逐列存储，即每一第x有效总线接口数据记录占据一列，如图3所示示例。通过第一追踪文件和第二追踪文件能够快速准确获取任意一个目标总线接口总线对应的目标数据，实现芯片功能验证，图2和图3中均为Z表示第x有效总线接口数据记录总条数，标号1表示第一文件区域，标号2表示第二文件区域。

作为一种实施例，U_m具体可以为原子单元或者是由原子单元组成的模块，原子单元预先设置有对应的RTL代码，RTL代码具体可以采用Verilog、System Verilog、VHDL等硬件编程语言编写。设置m＝i1,U_i1包括模块唯一标识MID_i1、与Mod_i1的子模块互联的Z1(i1)个模块内部总线接口(Interior Interface)列表(InI₁,InI₂,...,InI_Z1(i1))、以及与Mod_i1的兄弟模块互联的Z2(i1)个模块外部总线接口(External Interface)列表(MExI₁,MExI₂,...,MExI_Z2(i1))。所述Mod_i1的子模块为位于Mod_i1内部的且比Mod_i1低一个层级的组成模块。DUT中还包括基于所有组成模块对应的内部总线接口列表和外部总线接口列表可以生成K4个设计互联组装DIY(Design Interconnect assemblY)＝(X₁_Y₁_CMD₁,X₂_Y₂_CMD₂,......，X_K4_Y_K4_CMD_K4)，其中，X_i5和Y_i5属于{U₁,U₂,…U_M}，i5的取值范围为1到K4；X_i5和Y_i5互为兄弟模块，或者X_i5为Y_i5的父模块，或者Y_i5为X_i5的父模块。

作为一种实施例，X_i5和X_i6可以相同，也可以不同；Y_i5和Y_i6可以相同，也可以不同；i6的取值范围为1到K4。CMD_i5为IDF-ID，用于从总线接口描述重构库获取对应的总线接口细节信息，总线接口描述重构库包括K3个预先定义的总线接口重构结构IDF(InterfaceDescription reFactor)＝(IDF₁,IDF₂,...,IDF_K3)，K3>＝0。其中，IDF_i3包括总线接口唯一标识IDF-ID_i3、Z4(i3)个信号(Sig_i3 ¹,Sig_i3 ²,...,Sig_i3 ^z4(i3))，Sig_i3 ⁱ⁴包括信号方向、信号宽度Wid(i3,i4)、复位(ReSeT)值(RST_i3i4 ¹，RST_i3i4 ²，...，RST_i3i4 ^Wid(i3,i4))、默认(Default)值(Def_i3i4 ¹，Def_i3i4 ²，...，Def_i3i4 ^Wid(i3,i4))以及数据有效标识约束信息。i3的取值为1到K3，i4的取值为1到Z4(i3)，Z4(i3)是i3的函数。

优选的，IDF-ID_i3与总线接口类型相关。总线接口类型例如是AMBA总线、PCIE总线、SATA总线、USB总线、HBM总线或自定义总线接口类型等。所述信号方向可被设置为输入方向(Input)、输出方向(Output)和双向方向(Inout)。所述信号宽度Wid(i3,i4)为信号Sig_i3 ⁱ⁴所使用的信号线(Wire)的数量。

作为一种实施例，IT_k对应的信号包括至少一个有效标识信号、追踪id信号和数据信号，所述数据有效标识约束信息包括基于所有有效标识信号生成的约束条件。以IT_k对应的信号包括{Si₁,Si₂,…Si_R}为例，则可以仅设置Si₁为有效标识信号，当Si₁的信号值等于预设的信号值时，说明对应的Si₂,…Si_R为有效数据。也可以为多个信号，例如Si₁,Si₂,Si₃的信号值之间满足预设的约束条件，例如相加等于一个预设的信号值时，对应的Si₁,Si₄…Si_R为有效数据。其中一个信号，例如Si_R为追踪id信号，具体可以设置为结构体或联合体，需要说明的是，追踪id在同一条数据链中，传递的同一数据是相同的，但是由于不同的总线接口总线对应的信号格式可能不同，因此，追踪id在不同的总线接口总线对应的形态可能不同。追踪id信号和有效标识信号对应不同的信号，IT_k对应的信号中除了有效标识信号、追踪id信号之外的所有信号均为数据信号。

基于上述U_i1、DIY、IDF信息可以自动生成IT_k对应的描述信息。

所述步骤S2中，当DUT中IT_k对应的有效标识信号满足对应的数据有效标识约束信息时，从DUT中转存IT_k对应的第一有效总线接口数据记录；当IT_k对应的仿真模型中对应的有效标识信号满足对应的数据有效标识约束信息时，从IT_k对应的仿真模型中转存IT_k对应的第二有效总线接口数据记录。

作为一种实施例，所述步骤S3包括：

步骤S31、基于IT_k对应的总线接口标识获取对应的第一追踪文件和第二追踪文件。

步骤S32、基于目标追踪id确定IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录。

步骤S33、基于IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录对IT_k对应的组成模块进行功能验证。

需要说明的是，仿真模型中是可能对数据进行压缩或组包的，从而导致从仿真模型中输出的数据和从DUT中的对应组成模块输出的数据顺序、格式等不同。例如，DUT中的对应组成模块输出5个按照一定顺序排列数据，而仿真模型输出的对应5个数据的顺序和DUT中的对应组成模块输出不同，或者其中2个数据组合在一起等等。因此，需要对第一有效总线接口数据记录和第二有效总线接口数据记录进行转换后进行对比。作为一种实施例，所述步骤S33包括：

步骤S331、判断IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录的数据结构是否一致，若一致，则直接执行步骤S333，否则，执行步骤S332。

步骤S332、将第二目标有效总线接口数据记录转换为与第一目标有效总线接口数据记录相同的数据结构，或者将第一目标有效总线接口数据记录和第二目标有效总线接口数据记录均转换为相同的预设目标数据结构。

具体可以通过脚本以非二义化的方式进行数据结构转换。需要说明的是，现有的任何通过脚本将第一目标有效总线接口数据记录和第二目标有效总线接口数据记录的数据结构转换为相同的实施方式均落入本发明保护范围之内。通过步骤S332可以实现对第一有效总线接口数据记录和第二有效总线接口数据记录公共部分进行提取。

步骤S333、逐一对比IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录中每一信号值，若均一致，则验证通过，否则生成预警信息。

在转存得到各个IT_k对应的第一追踪文件和第二追踪文件之后，还可以通过后处理的方式提取对应的文件信息，存储在数据库中，进一步基于数据库实现芯片功能验证。作为一种实施例，所述系统还包括数据库，所述步骤S2之后还包括：

步骤S10、将所有的第一有效总线接口数据记录、第二有效总线接口数据记录转换为对应的相同的数据结构。

具体可以通过脚本以非二义化的方式进行数据结构转换。需要说明的是，现有的任何通过脚本将第一目标有效总线接口数据记录和第二目标有效总线接口数据记录的数据结构转换为相同的实施方式均落入本发明保护范围之内。

步骤S20、将每一第一有效总线接口数据记录和第二有效总线接口数据记录中对应的追踪id信号对应的值，根据IT_k对应的编码规则进行解码。

步骤S30、将经过步骤S10、步骤S20处理后的第一追踪文件和第二追踪文件存储至所述数据库中。

进一步的，所述步骤S3替换为：

步骤S3’、基于IT_k对应的总线接口标识和目标追踪id检索所述数据库，得到第一目标有效总线接口数据记录和第二目标有效总线接口数据记录，对比第一目标有效总线接口数据记录和第二目标有效总线接口数据记录中的所有信号值，若均一致，则验证通过，否则生成预警信息。

本发明实施例所述系统通过设置目标总线接口，并转存每一目标总线接口对应的数据，从而实现快速准确地获取所有目标节点的数据进行功能验证，提高了芯片功能验证的效率和准确性。

需要说明的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种基于追踪文件的芯片功能验证系统，其特征在于，

包括待测芯片设计DUT＝{U₁,U₂,…U_M}、至少一个仿真模型、存储有计算机程序的存储器和处理器，其中，U_m为DUT的第m个组成模块，m的取值范围为1到M，U₁,U₂,…U_M层级设置，U_i和U_j之间通过至少一个总线接口互联，U_i和U_j为具有互联关系的两个组成模块，i、j的取值范围均为1到M，U_i和U_j为具有互联关系的兄弟模块或者具有互联关系的父子模块，具有互联关系兄弟模块之间通过至少一个总线接口互联，具有互联关系的父子模块之间通过至少一个总线接口互联；DUT中存在至少一个目标总线接口IT_k，IT_k对应的组成模块设置有对应的仿真模型，k的取值范围为1到K，K为目标总线接口总数；

所述处理器执行所述计算机程序时，实现以下步骤：

步骤S1、基于DUT获取IT_k对应的描述信息，所述描述信息包括IT_k对应的组成模块标识、总线接口标识、总线接口信号与IT_k的信号映射信息、数据有效标识约束信息，所述总线接口标识基于总线接口对应的层级信息和总线接口实例名称生成；

步骤S2、运行DUT和所有IT_k对应的仿真模型，从DUT中转存IT_k对应的第一有效总线接口数据记录，从IT_k对应的仿真模型中转存IT_k对应的第二有效总线接口数据记录，所述第一有效总线接口数据记录和第二有效总线接口数据记录均包括IT_k中每一信号对应的信号值，基于IT_k对应的描述信息和第一有效总线接口数据记录生成第一追踪文件，基于IT_k对应的描述信息和第二有效总线接口数据记录生成第二追踪文件；

步骤S3、基于IT_k对应的第一追踪文件和第二追踪文件对IT_k对应的组成模块进行功能验证。

2.根据权利要求1所述的系统，其特征在于，

设置x＝1或2，所述步骤S2中，基于IT_k对应的描述信息和第x有效总线接口数据记录按照预设的追踪文件结构生成第x追踪文件，所述预设的追踪文件结构包括第一文件区域和第二文件区域，第x追踪文件的第一文件区域用于存储IT_k对应的描述信息，第x追踪文件的第二文件区域用于存储第x有效总线接口数据记录。

3.根据权利要求2所述的系统，其特征在于，

所述第x有效总线接口数据记录逐行存储或逐列存储。

4.根据权利要求1所述的系统，其特征在于，

IT_k对应的信号包括至少一个有效标识信号、追踪id信号和数据信号，所述数据有效标识约束信息包括基于所有有效标识信号生成的约束条件；

所述步骤S2中，当DUT中IT_k对应的有效标识信号满足对应的数据有效标识约束信息时，从DUT中转存IT_k对应的第一有效总线接口数据记录；

当IT_k对应的仿真模型中对应的有效标识信号满足对应的数据有效标识约束信息时，从IT_k对应的仿真模型中转存IT_k对应的第二有效总线接口数据记录。

5.根据权利要求1所述的系统，其特征在于，

所述步骤S3包括：

步骤S31、基于IT_k对应的总线接口标识获取对应的第一追踪文件和第二追踪文件；

步骤S32、基于目标追踪id确定IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录；

步骤S33、基于IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录对IT_k对应的组成模块进行功能验证。

6.根据权利要求5所述的系统，其特征在于，

所述步骤S33包括：

步骤S331、判断IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录的数据结构是否一致，若一致，则直接执行步骤S333，否则，执行步骤S332；

步骤S332、将第二目标有效总线接口数据记录转换为与第一目标有效总线接口数据记录相同的数据结构，或者将第一目标有效总线接口数据记录和第二目标有效总线接口数据记录均转换为相同的预设目标数据结构；

步骤S333、逐一对比IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录中每一信号值，若均一致，则验证通过，否则生成预警信息。

7.根据权利要求1所述的系统，其特征在于，

IT_k对应的组成模块为IT_k的发起端组成模块或接收端组成模块，IT_k对应的总线接口信息存储在对应的组成模块中，所述描述信息包括还包括IT_k对应的总线接口类型标识和信号描述信息。

8.根据权利要求1所述的系统，其特征在于，

所述第一有效总线接口数据记录和第二有效总线接口数据记录还包括IT_k中每一组信号对应的时钟周期序号和绝对时间。

9.根据权利要求1所述的系统，其特征在于，

所述系统还包括数据库，所述步骤S2之后还包括：

步骤S10、将所有的第一有效总线接口数据记录、第二有效总线接口数据记录转换为对应的相同的数据结构；

步骤S20、将每一第一有效总线接口数据记录和第二有效总线接口数据记录中对应的追踪id信号对应的值，根据IT_k对应的编码规则进行解码；

步骤S30、将经过步骤S10、步骤S20处理后的第一追踪文件和第二追踪文件存储至所述数据库中。

10.根据权利要求9所述的系统，其特征在于，

所述步骤S3替换为：

步骤S3’、基于IT_k对应的总线接口标识和目标追踪id检索所述数据库，得到第一目标有效总线接口数据记录和第二目标有效总线接口数据记录，对比第一目标有效总线接口数据记录和第二目标有效总线接口数据记录中的所有信号值，若均一致，则验证通过，否则生成预警信息。

Images