CN114048520B - 跨芯片访问控制的检测系统 - Google Patents

跨芯片访问控制的检测系统 Download PDF

Info

Publication number
CN114048520B
CN114048520B CN202210024239.7A CN202210024239A CN114048520B CN 114048520 B CN114048520 B CN 114048520B CN 202210024239 A CN202210024239 A CN 202210024239A CN 114048520 B CN114048520 B CN 114048520B
Authority
CN
China
Prior art keywords
request
simulation
die
identification
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210024239.7A
Other languages
English (en)
Other versions
CN114048520A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Integrated Circuit Shanghai Co ltd
Original Assignee
Muxi Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Integrated Circuit Shanghai Co ltd filed Critical Muxi Integrated Circuit Shanghai Co ltd
Priority to CN202210024239.7A priority Critical patent/CN114048520B/zh
Publication of CN114048520A publication Critical patent/CN114048520A/zh
Application granted granted Critical
Publication of CN114048520B publication Critical patent/CN114048520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及一种跨芯片访问控制的检测系统，包括一个待测Die和多个仿真封装模块，每一仿真封装模块包括至少一个仿真Die，待测Die与多个仿真封装模块根据预设的连接通路仿真连接，待测Die能够向多个仿真Die发送预设N种请求类型的请求指令；待测Die包括请求收发模块和N个调度模块，每一请求类型对应一个调度模块；请求收发单元用于获取待测Die的测试请求信息，并根据请求类型发送给对应的调度模块；调度模块用于生成待发送请求指令，发送给对应的仿真Die，接收仿真Die返回的响应信息；还基于所述访问控制表和接收的响应信息检测待测Die与仿真Die之间的通信是否存在故障，以及更新访问控制表。本发明能够提高跨芯片访问控制的检测准确度和效率。

Description

跨芯片访问控制的检测系统
技术领域
本发明涉及芯片设计技术领域，尤其涉及一种跨芯片访问控制的检测系统。
背景技术
现有的芯片通常包括一个或多Die, Die 又称裸晶或裸片，是以半导体材料制作而成未经封装的一小块集成电路的本体。随着芯片技术的发展，通常需要实现跨芯片之间Die的通信，即一个Die既可以访问多个位于其他芯片上的Die，也可以被位于其他多个其他芯片上的Die访问。因此，如何保证跨芯片访问的Die之间的访问正常尤为重要，这便需要对跨芯片访问控制进行检测。但是，多Die之间的跨芯片访问过程中，请求量通常比较大，访问过程结构复杂。现有技术中还没有快速有效的跨芯片访问控制的检测策略。由此可知，如何提供一种准确高效的跨芯片访问控制的检测技术成为亟待解决的技术问题。
发明内容
本发明目的在于，提供一种跨芯片访问控制的检测系统，能够提高跨芯片访问控制的检测准确度和效率。
根据本发明一方面，提供了一种跨芯片访问控制的检测系统，包括一个待测Die和多个仿真封装模块，每一仿真封装模块包括至少一个仿真Die，所述待测Die与所述多个仿真封装模块根据预设的连接通路仿真连接，所述待测Die能够向所述多个仿真封装模块的仿真Die发送预设N种请求类型的请求指令；
所述待测Die包括请求收发模块和N个调度模块，每一请求类型对应一个调度模块；
所述请求收发单元用于获取所述待测Die的测试请求信息，并根据所述测试请求信息所属的请求类型发送给对应的调度模块；
所述调度模块用于根据预设的请求数据结构生成待发送请求指令，发送给对应的仿真Die，所述请求数据结构包括请求类型标识数据段、仿真封装模块标识数据段、仿真Die标识数据段、测试请求标识数据段和测试请求信息数据段；所述调度模块还用于接收仿真Die返回的响应信息；
所述调度模块中还存储有对应的访问控制表，用于根据待发送请求指令生成待发送请求记录存储至所述访问控制表，基于所述访问控制表和接收的响应信息检测待测Die与仿真Die之间的通信是否存在故障，以及更新所述访问控制表。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种跨芯片访问控制的检测系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：
本发明通过多个仿真Die与待测Die建立连接，模拟待测Die与其他芯片上的Die之间的跨芯片访问，通过设置请求数据结构，结合访问控制表来判断待测Die与仿真Die之间的通信是否存在故障，提高了跨芯片访问控制的检测准确度和效率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
图1为本发明实施例提供的跨芯片访问控制的检测系统示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的一种跨芯片访问控制的检测系统的具体实施方式及其功效，详细说明如后。
本发明实施例提供了一种跨芯片访问控制的检测系统，如图1所示，包括一个待测Die和多个仿真封装模块（socket模块），一个仿真封装模块可以模拟一个芯片。每一仿真封装模块包括至少一个仿真Die，优选的，仿真封装模块可以包括一个仿真Die或者两个Die，需要说明的是，图1中是以仿真封装模块包括两个仿真Die为例进行说明的，但也可根据具体需求设置在一个仿真封装模块中设置两个以上仿真Die或者一个仿真Die。所述待测Die与所述多个仿真封装模块根据预设的连接通路仿真连接，可以理解的是，预设的连接通路为需要待测Die与其他芯片上的Die之间的连接通路，所述待测Die与所述多个仿真封装模块根据预设的连接通路仿真连接，来模拟待测Die与其他芯片上的Die之间的连接通路。所述待测Die能够向所述多个仿真封装模块的仿真Die发送预设N种请求类型的请求指令，其中N为正整数。所述待测Die包括请求收发模块和N个调度模块，每一请求类型对应一个调度模块，请求类型具体可包括读请求类型、写请求类型和更新请求类型等。
所述请求收发单元用于获取所述待测Die的测试请求信息，并根据所述测试请求信息所属的请求类型发送给对应的调度模块，也可以接收调度模块转发的由仿真Die发送的响应信息。测试请求信息可以由用户根据具体应用需求配置，数量可达上千万条。
所述调度模块用于根据预设的请求数据结构生成待发送请求指令，发送给对应的仿真Die，所述请求数据结构包括请求类型标识数据段、仿真封装模块标识数据段、仿真Die标识数据段、测试请求标识数据段和测试请求信息数据段；所述调度模块还用于接收仿真Die返回的响应信息。其中，请求类型标识数据段的位宽基于请求类型数量确定，仿真封装模块标识数据段的位宽基于仿真封装模块数量确定，仿真Die标识数据段的位宽基于仿真封装模块内所包括的仿真Die数量最大值确定，测试请求标识数据段的位宽基于预设的测试用例请求数量确定，测试请求信息数据段的位宽，基于测试用例请求信息对应的最大数据量确定。
所述调度模块中还存储有对应的访问控制表，用于根据待发送请求指令生成待发送请求记录存储至所述访问控制表，基于所述访问控制表和接收的响应信息检测待测Die与仿真Die之间的通信是否存在故障，以及更新所述访问控制表。
作为一种实施例，所述调度模块基于预先设置的传输协议配置信息传输请求指令和响应信息，所述传输协议配置信息包括：
对于待处理的连续两个相同请求类型标识的请求指令，若仿真封装模块标识和仿真Die标识对应同一仿真Die，则在未收到上一请求指令对应的响应信息前，即发出下一请求指令；
对于待处理的连续两个相同请求类型标识的请求指令，若仿真封装模块标识和仿真Die标识对应不同的仿真Die，则需在收到上一请求指令对应的响应信息时，再发出下一请求指令。
通过上述传输协议配置信息可以实现，不同的请求类型标识的请求指令之间无需保序。对于相同的请求类型标识，若对应的仿真Die为同一个，则也不需要保序。对于相同的请求类型标识，若对应的仿真Die不是同一个，则需要保序。需要说明的是，每一请求指令发出后，必然会收到仿真Die回应的响应信息。保序指的是待测Die发出请求指令的顺序和收到相应的响应信息的顺序相同。
作为一种实施例，所述访问控制表中的待发送请求记录包括待测标识字段和请求指令标识字段，所述待测标识字段基于待发送请求指令的仿真封装模块标识和仿真Die标识生成，所述待测标识用于唯一标识仿真Die，所述请求指令标识用于唯一标识请求指令，所述待发送请求记录按照预设的请求指令发送顺序排列。
作为一种实施例，所述待测标识字段可以基于待发送请求指令的仿真封装模块标识和仿真Die标识通过哈希运算生成，既能减小待测标识字段所占据的空间，又能提高待测标识字段的安全性。可以理解的是，待测标识字段可以也可以采用其他方式基于待发送请求指令的仿真封装模块标识和仿真Die标识生成，能够唯一标识仿真Die即可。
作为一种实施例，所述请求指令标识基于测试请求标识生成，但可以理解的是，也可以从请求数据结构中选择几个字段，通过哈希运算生成，能唯一标识请求指令即可。但需要说明的是，该标识需要随请求指令发送给对应的目标仿真Die，仿真Die在返回响应信息时，也会携带对应的请求指令标识。
作为一种实施例，每一调度模块还包括FIFO和计数器，所述调度模块基于所述访问控制表和接收的响应信息检测待测Die与仿真Die之间的通信是否存在故障，具体执行以下步骤：
步骤S1、初始化Cnt=0, FIFO为空，Cnt为计数器的计数值，FIFO为先入先出队列，i=1，i表示访问控制表中待发送请求记录对应的序号;
步骤S2、基于所述访问控制表中第i条待发送请求记录确定第i目标仿真Die，将对应的第i请求指令发送给第i目标仿真Die，将第i待测标识存储至FIFO中，设置Cnt=Cnt+1，同步执行步骤S3和步骤S4；
步骤S3、接收仿真Die返回的响应信息，判断响应信息对应的待测标识与FIFO队首的待测标识是否相同，若相同，则将当前FIFO队首的待测标识清除，设置Cnt=Cnt-1，若不同，则确定Die待测与当前FIFO队首的待测标识对应的仿真Die通信故障；
需要说明的是，确定Die待测与当前FIFO队首的待测标识对应的仿真Die通信故障后可以停止检测流程，针对故障通路进行相关处理，也可以继续执行，待检测多个故障通路时，一并进行相关处理。
步骤S4、判断i是否小于M，M为所述调度模块对应的待发送请求指令总条数，若小于，则执行步骤S5，若i等于M，则返回执行步骤S3；
步骤S5、判断第i+1条待发送请求记录对应的第i+1目标仿真Die与第i目标仿真Die是否相同，若相同，则设置i=1+1,返回执行步骤S2，若不同，则返回执行步骤S3，待Cnt=0时，则设置i=1+1,返回执行步骤S2。
不同的调度模块对应不同类型的请求指令，不同的调度模块通过独立并行执行步骤S1-步骤S5，使得待测Die与仿真Die之间的通信能够符合AXI协议，实现不同的请求类型标识的请求指令之间无需保序。对于相同的请求类型标识，若对应的仿真Die为同一个，不保序。对于相同的请求类型标识，对应的仿真Die不是同一个，实现保序，保证了待测Die与仿真Die之间的通信性能，且能够快速高效检测出待测Die与仿真Die之间的通信故障。
作为一种实施例，所述步骤S3包括：
步骤S31、接收仿真Die返回的响应信息，从所述响应信息中解析出对应的仿真封装模块标识和仿真Die标识；
步骤S32、基于响应信息对应的仿真封装模块标识和仿真Die标识生成响应待测标识，判断响应待测标识与FIFO队首的待测标识是否相同。
所述系统的请求量非常庞大，因此在确保系统准确性的前提下，为了提高系统的运行效率，可以在确保待发送请求指令收到正确的响应信息时，将访问控制表中对应的记录删除，减小访问控制表所占据的空间，提高系统的运行效率。作为一种实施例，所述步骤S3还包括：
步骤S33、从所述响应信息中解析出对应的请求指令标识，若响应信息对应的待测标识与FIFO队首的待测标识相同，则删除所述访问控制表中所述响应信息对应的请求指令标识所对应的待发送请求记录。
作为一种实施例，所述步骤S3还包括：
步骤S34、若连续超过预设的请求数量阈值未接收到仿真Die返回的响应信息，则发出报警指令。
其中，预设的请求数量阈值根据具体的应用场景来设定。
本发明实施例所述系统通过多个仿真Die与待测Die建立连接，模拟待测Die与其他芯片上的Die之间的跨芯片访问，通过设置请求数据结构，结合访问控制表来判断待测Die与仿真Die之间的通信是否存在故障，提高了跨芯片访问控制的检测准确度和效率。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种跨芯片访问控制的检测系统，其特征在于，
包括一个待测Die和多个仿真封装模块，每一仿真封装模块包括至少一个仿真Die，所述待测Die与所述多个仿真封装模块根据预设的连接通路仿真连接，所述待测Die能够向所述多个仿真封装模块的仿真Die发送预设N种请求类型的请求指令；
所述待测Die包括请求收发模块和N个调度模块，每一请求类型对应一个调度模块；
所述请求收发模块用于获取所述待测Die的测试请求信息，并根据所述测试请求信息所属的请求类型发送给对应的调度模块；
所述调度模块用于根据预设的请求数据结构生成待发送请求指令，发送给对应的仿真Die，所述请求数据结构包括请求类型标识数据段、仿真封装模块标识数据段、仿真Die标识数据段、测试请求标识数据段和测试请求信息数据段；所述调度模块还用于接收仿真Die返回的响应信息；
所述调度模块中还存储有对应的访问控制表，用于根据待发送请求指令生成待发送请求记录存储至所述访问控制表，基于所述访问控制表和接收的响应信息检测待测Die与仿真Die之间的通信是否存在故障，以及更新所述访问控制表；
所述调度模块还包括FIFO和计数器，所述调度模块基于所述访问控制表和接收的响应信息检测待测Die与仿真Die之间的通信是否存在故障，具体执行以下步骤：
步骤S1、初始化Cnt=0, FIFO为空，Cnt为计数器的计数值，FIFO为先入先出队列，i=1;
步骤S2、基于所述访问控制表中第i条待发送请求记录确定第i目标仿真Die，将对应的第i请求指令发送给第i目标仿真Die，将第i待测标识存储至FIFO中，设置Cnt=Cnt+1，同步执行步骤S3和步骤S4；
步骤S3、接收仿真Die返回的响应信息，判断响应信息对应的待测标识与FIFO队首的待测标识是否相同，若相同，则将当前FIFO队首的待测标识清除，设置Cnt=Cnt-1，若不同，则确定Die待测与当前FIFO队首的待测标识对应的仿真Die通信故障；
步骤S4、判断i是否小于M，M为所述调度模块对应的待发送请求指令总条数，若小于，则执行步骤S5，若i等于M，则返回执行步骤S3；
步骤S5、判断第i+1条待发送请求记录对应的第i+1目标仿真Die与第i目标仿真Die是否相同，若相同，则设置i=1+1,返回执行步骤S2，若不同，则返回执行步骤S3，待Cnt=0时，则设置i=1+1,返回执行步骤S2。
2.根据权利要求1所述的系统，其特征在于，
所述调度模块基于预先设置的传输协议配置信息传输请求指令和响应信息，所述传输协议配置信息包括：
对于待处理的连续两个相同请求类型标识的请求指令，若仿真封装模块标识和仿真Die标识对应同一仿真Die，则在未收到上一请求指令对应的响应信息前，即发出下一请求指令；
对于待处理的连续两个相同请求类型标识的请求指令，若仿真封装模块标识和仿真Die标识对应不同的仿真Die，则需在收到上一请求指令对应的响应信息时，再发出下一请求指令。
3.根据权利要求1或2所述的系统，其特征在于，
所述访问控制表中的待发送请求记录包括待测标识字段和请求指令标识字段，所述待测标识字段基于待发送请求指令的仿真封装模块标识和仿真Die标识生成，所述待测标识用于唯一标识仿真Die，所述请求指令标识用于唯一标识请求指令，所述待发送请求记录按照预设的发送顺序排列。
4.根据权利要求3所述的系统，其特征在于，
所述步骤S3包括：
步骤S31、接收仿真Die返回的响应信息，从所述响应信息中解析出对应的仿真封装模块标识和仿真Die标识；
步骤S32、基于响应信息对应的仿真封装模块标识和仿真Die标识生成响应待测标识，判断响应待测标识与FIFO队首的待测标识是否相同。
5.根据权利要求3所述的系统，其特征在于，
所述步骤S3还包括：
步骤S33、从所述响应信息中解析出对应的请求指令标识，若响应信息对应的待测标识与FIFO队首的待测标识相同，则删除所述访问控制表中所述响应信息对应的请求指令标识所对应的待发送请求记录。
6.根据权利要求3所述的系统，其特征在于，
所述步骤S3还包括：
步骤S34、若连续超过预设的请求数量阈值未接收到仿真Die返回的响应信息，则发出报警指令。
7.根据权利要求3所述的系统，其特征在于，
所述待测标识字段基于待发送请求指令的仿真封装模块标识和仿真Die标识通过哈希运算生成。
8.根据权利要求3所述的系统，其特征在于，
所述请求指令标识基于测试请求标识生成。
9.根据权利要求1所述的系统，其特征在于，
请求类型标识数据段的位宽基于请求类型数量确定，仿真封装模块标识数据段的位宽基于仿真封装模块数量确定，仿真Die标识数据段的位宽基于仿真封装模块内所包括的仿真Die数量最大值确定，测试请求标识数据段的位宽基于预设的测试用例请求数量确定，测试请求信息数据段的位宽，基于测试用例请求信息对应的最大数据量确定。
CN202210024239.7A 2022-01-11 2022-01-11 跨芯片访问控制的检测系统 Active CN114048520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210024239.7A CN114048520B (zh) 2022-01-11 2022-01-11 跨芯片访问控制的检测系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210024239.7A CN114048520B (zh) 2022-01-11 2022-01-11 跨芯片访问控制的检测系统

Publications (2)

Publication Number Publication Date
CN114048520A CN114048520A (zh) 2022-02-15
CN114048520B true CN114048520B (zh) 2022-04-08

Family

ID=80213572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210024239.7A Active CN114048520B (zh) 2022-01-11 2022-01-11 跨芯片访问控制的检测系统

Country Status (1)

Country Link
CN (1) CN114048520B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114910689B (zh) * 2022-07-12 2022-09-30 沐曦集成电路(上海)有限公司 一种芯片电流的实时监测方法
CN115470751B (zh) * 2022-09-22 2023-06-06 沐曦科技(北京)有限公司 基于内存数据库的追踪信息生成系统
CN115470752B (zh) * 2022-09-22 2023-07-14 沐曦科技(北京)有限公司 基于追踪文件的芯片功能验证系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141951A (zh) * 2010-11-25 2011-08-03 华为技术有限公司 芯片仿真系统及方法
CN104076811A (zh) * 2014-06-12 2014-10-01 武汉精测电子技术股份有限公司 模拟iic芯片的测试设备和方法
WO2015119540A1 (en) * 2014-02-05 2015-08-13 Telefonaktiebolaget L M Ericsson (Publ) Remote test management of digital logic circuits
CN109490751A (zh) * 2018-10-23 2019-03-19 锐捷网络股份有限公司 一种emmc测试方法及测试电路
CN111240973A (zh) * 2020-01-06 2020-06-05 广州熔科机电技术有限公司 基于仿真的设备测试方法、系统及可读存储介质
US10997343B1 (en) * 2019-12-19 2021-05-04 Cadence Design Systems, Inc. In-system scan test of chips in an emulation system
CN113590408A (zh) * 2021-09-27 2021-11-02 新华三技术有限公司 数据访问方法、装置、仿真装置和模拟tcam芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880770B (zh) * 2012-10-29 2014-12-24 无锡江南计算技术研究所 基于宏指令队列的cpu访存序列仿真模型

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102141951A (zh) * 2010-11-25 2011-08-03 华为技术有限公司 芯片仿真系统及方法
WO2015119540A1 (en) * 2014-02-05 2015-08-13 Telefonaktiebolaget L M Ericsson (Publ) Remote test management of digital logic circuits
CN104076811A (zh) * 2014-06-12 2014-10-01 武汉精测电子技术股份有限公司 模拟iic芯片的测试设备和方法
CN109490751A (zh) * 2018-10-23 2019-03-19 锐捷网络股份有限公司 一种emmc测试方法及测试电路
US10997343B1 (en) * 2019-12-19 2021-05-04 Cadence Design Systems, Inc. In-system scan test of chips in an emulation system
CN111240973A (zh) * 2020-01-06 2020-06-05 广州熔科机电技术有限公司 基于仿真的设备测试方法、系统及可读存储介质
CN113590408A (zh) * 2021-09-27 2021-11-02 新华三技术有限公司 数据访问方法、装置、仿真装置和模拟tcam芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《一种基于FPGA的芯片测试多通道串日扩展设计》;徐玉丹等;《电子测量技术》;20130331;第36卷(第3期);第89-93页 *

Also Published As

Publication number Publication date
CN114048520A (zh) 2022-02-15

Similar Documents

Publication Publication Date Title
CN114048520B (zh) 跨芯片访问控制的检测系统
CN112714047B (zh) 基于工控协议流量的测试方法、装置、设备及存储介质
CN104615477B (zh) 分析fpga的方法和系统
CN107797919A (zh) 一种自动化测试的方法及计算设备
CN112181804B (zh) 一种参数校验方法、设备以及存储介质
CN105763394B (zh) 一种网络链路检测方法、装置和系统
CN112367680B (zh) 基于智能电表的外部通信测试方法、装置和计算机设备
CN112035314B (zh) 内存泄漏的监控方法、装置及电子设备
CN112214366B (zh) 测试方法、装置、系统、设备及介质
CN103198001B (zh) 能够自测pcie接口的存储系统及测试方法
CN108449228A (zh) 报文处理方法及网络设备
CN112187589A (zh) 基于流量回放的系统测试方法
CN106373616B (zh) 一种检测随机存储器故障的方法、装置和网络处理器
CN111181800A (zh) 测试数据处理方法、装置、电子设备及存储介质
CN106802865B (zh) 用于软件测试的应答模拟装置及方法
CN104780123B (zh) 一种网络包收发处理装置及其设计方法
CN107643980A (zh) 一种定位崩溃信息的方法与设备
CN113691469B (zh) 报文乱序重排方法及单板
CN101634939B (zh) 一种快速寻址装置和方法
CN112148537A (zh) 总线监控装置及方法、存储介质、电子装置
CN115811483A (zh) 一种网络状态监测方法、装置、电子设备和存储介质
CN115443452A (zh) 在地址流中嵌入数据
CN112968817A (zh) 一种数字信息传输中的丢包数据统计方法及终端
CN113157628A (zh) 存储系统、数据处理方法、装置、存储系统及电子设备
CN115563017B (zh) 一种基于总线注入的测试系统、方法及计算机设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant