CN112148537A - 总线监控装置及方法、存储介质、电子装置 - Google Patents

总线监控装置及方法、存储介质、电子装置 Download PDF

Info

Publication number
CN112148537A
CN112148537A CN201910578843.2A CN201910578843A CN112148537A CN 112148537 A CN112148537 A CN 112148537A CN 201910578843 A CN201910578843 A CN 201910578843A CN 112148537 A CN112148537 A CN 112148537A
Authority
CN
China
Prior art keywords
test
monitoring
subsystem
tested
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910578843.2A
Other languages
English (en)
Other versions
CN112148537B (zh
Inventor
刘念
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201910578843.2A priority Critical patent/CN112148537B/zh
Priority to KR1020217038522A priority patent/KR20210154249A/ko
Priority to JP2021569023A priority patent/JP7383053B2/ja
Priority to EP20832404.6A priority patent/EP3961403A4/en
Priority to US17/609,653 priority patent/US20220206887A1/en
Priority to PCT/CN2020/096133 priority patent/WO2020259339A1/zh
Publication of CN112148537A publication Critical patent/CN112148537A/zh
Application granted granted Critical
Publication of CN112148537B publication Critical patent/CN112148537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Small-Scale Networks (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供了一种总线监控装置及方法、存储介质、电子装置，其中，总线监控装置包括：多个监控模块，设置在总线之中，每一个监控模块分别配置为设置在总线中的一个待测子系统之中；其中，多个监控模块之间采用环形拓扑结构进行串接；控制模块，用于获取测试向量，并根据测试向量下发测试报文至多个监控模块之间进行传输；监控模块用于执行测试报文，并获取待测子系统的测试信息，其中，待测子系统的测试信息用于指示监控模块执行测试报文时，待测子系统的总线的信息。通过本发明，解决了相关技术中芯片系统无法在运行过程中对于节点进行实时监控的技术问题，以达到可在芯片系统运行过程中对于节点进行实时监控的效果。

Description

总线监控装置及方法、存储介质、电子装置
技术领域
本发明涉及电子领域，具体而言，涉及一种总线监控装置及方法、存 储介质、电子装置。
背景技术
随着通信产品应用需求的更新换代，芯片系统的集成度越来越高，芯 片系统内部的总线的复杂度也越来越高，对于系统内总线的调试和定位一 直是困扰芯片前端设计、电子设计自动化(Electronics Design Automation， EDA)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、 硬件加速器验证、芯片软件开发及调试等等的主要问题。
目前，相关技术中，业界已经开发出的总线监控技术主要原理是选择 记录总线节点的所有行为，然后通过组包、压缩后形成数据流，送入芯片 系统内部的缓存进行存储，或者通过芯片系统的端口送到片外的存储模块 进行存储，该功能业界一般称为追踪(Trace)方法，类似于示波器做信号 采样存储，然后事后恢复出来以供调试人员分析。业界大的芯片公司，一 般都采用自行开发的总线调试系统，包括工具链等等，例如ARM公司定 义了用于总线的调试组件Coresight。上述ARM公司的总线调试技术(调 试组件)仍与目前相关技术中的监控方式类似，在原理上不能支持实时定 位问题，而是属于事后的被动调试方式，具体而言，在芯片系统运行中出 现其他问题后，测试人员可以通过查看总线的历史记录，在事后进行分析， 从而定位出哪里出现了问题，其分析定位的工作量和要求都比较高。
此外，由于上述ARM公司的总线调试技术需要使用ARM公司的工 具链支持，故调试方需要付费购买ARM公司的产品，而不能支持自行定 位新的追踪内容，无法独立测试总线上每个硬件单元，灵活性较差，不能 快速定位总线出现问题的节点，降低了工作效率。
针对相关技术中，芯片系统无法在运行过程中对于节点进行实时监控 的技术问题，相关技术中暂未提出解决方案。
发明内容
本发明实施例提供了一种总线监控装置及方法、存储介质、电子装置， 以至少解决相关技术中，芯片系统无法在运行过程中对于节点进行实时监 控的技术问题。
根据本发明的一个实施例，提供了一种总线监控装置，包括：
多个监控模块，设置在总线之中，每一个所述监控模块分别配置为设 置在所述总线中的一个待测子系统之中；其中，多个所述监控模块之间采 用环形拓扑结构进行串接；
控制模块，用于获取测试向量，并根据所述测试向量下发测试报文至 所述多个监控模块之间进行传输；
所述监控模块用于执行所述测试报文，并获取所述待测子系统的测试 信息，其中，所述待测子系统的所述测试信息用于指示所述监控模块执行 所述测试报文时，所述待测子系统的总线的信息。
根据本发明的另一个实施例，还提供了一种总线监控方法，应用于控 制模块，所述方法包括：
在总线中设置多个监控节点，每一个所述监控节点设置在所述总线中 的一个待测子系统之中；其中，多个所述监控节点之间采用环形拓扑结构 进行串接；
获取测试向量，并根据所述测试向量下发测试报文至所述多个监控节 点之间进行传输；
其中，所述测试向量用于指示所述监控节点执行所述测试报文，并获 取所述待测子系统的测试信息，其中，所述待测子系统的所述测试信息用 于指示所述监控节点执行所述测试报文时，所述待测子系统的总线的信息。
根据本发明的另一个实施例，还提供了一种总线监控方法，应用于监 控节点，所述方法包括：
在总线中设置多个监控节点，每一个所述监控节点设置在所述总线中 的一个待测子系统之中；其中，多个所述监控节点之间采用环形拓扑结构 进行串接；
接收并执行测试报文，获取所述待测子系统的测试信息，所述待测子 系统的所述测试信息用于指示所述监控节点执行所述测试报文时，所述待 测子系统的总线的信息；
其中，所述测试报文由控制模块根据获取的测试向量下发至所述多个 监控节点之间进行传输。
根据本发明的另一个实施例，还提供了一种总线监控装置，应用于控 制模块，所述方法包括：
第一拓扑单元，用于在总线中设置多个监控节点，每一个所述监控节 点设置在所述总线中的一个待测子系统之中；其中，多个所述监控节点之 间采用环形拓扑结构进行串接；
控制单元，用于获取测试向量，并根据所述测试向量下发测试报文至 所述多个监控节点之间进行传输；
其中，所述测试向量用于指示所述监控节点执行所述测试报文，并获 取所述待测子系统的测试信息，其中，所述待测子系统的所述测试信息用 于指示所述监控节点执行所述测试报文时，所述待测子系统的总线的信息。
根据本发明的另一个实施例，还提供了一种总线监控装置，应用于监 控节点，所述方法包括：
第二拓扑单元，用于在总线中设置多个监控节点，每一个所述监控节 点设置在所述总线中的一个待测子系统之中；其中，多个所述监控节点之 间采用环形拓扑结构进行串接；
监控单元，用于接收并执行测试报文，获取所述待测子系统的测试信 息，所述待测子系统的所述测试信息用于指示所述监控节点执行所述测试 报文时，所述待测子系统的总线的信息；
其中，所述测试报文由控制模块根据获取的测试向量下发至所述多个 监控节点之间进行传输。
根据本发明的又一个实施例，还提供了一种存储介质，所述存储介质 中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任 一项方法实施例中的步骤。
根据本发明的又一个实施例，还提供了一种电子装置，包括存储器和 处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述 计算机程序以执行上述任一项方法实施例中的步骤。
通过本发明，由于总线监控装置中包括设置在总线之中的多个监控模 块，每一个所述监控模块分别配置为设置在所述总线中的一个待测子系统 之中；其中，多个所述监控模块之间采用环形拓扑结构进行串接；总线监 控装置进一步通过控制模块以获取测试向量，并根据所述测试向量下发测 试报文至所述多个监控模块之间进行传输；所述监控模块可执行所述测试 报文，并获取所述待测子系统的测试信息，其中，所述待测子系统的所述测试信息用于指示所述监控模块执行所述测试报文时，所述待测子系统的 总线的信息。因此，本发明可以解决相关技术中芯片系统无法在运行过程 中对于节点进行实时监控的技术问题，以达到可在芯片系统运行过程中对 于节点进行实时监控的效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一 部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发 明的不当限定。在附图中：
图1是根据本发明实施例的总线监控装置的功能示意图(一)；
图2是根据本发明实施例提供的监控模块的结构框图；
图3是根据本发明实施例提供的控制模块的结构框图；
图4是根据本发明实施例的总线监控装置的功能示意图(二)；
图5是根据本发明实施例的总线监控方法的流程图(一)；
图6是根据本发明实施例的总线监控方法的流程图(二)；
图7是根据本发明实施例提供的场景实施例一的流程图；
图8是根据本发明实施例提供的场景实施例二的流程图；
图9是根据本发明实施例提供的场景实施例三的流程图；
图10是根据本发明实施例提供的场景实施例四的流程图；
图11是根据本发明实施例的总线监控方法的流程图(三)；
图12是根据本发明实施例的总线监控装置的结构框图(一)；
图13是根据本发明实施例的总线监控方法的结构框图(二)。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是， 在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语 “第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺 序或先后次序。
通常而言，芯片系统内的总线协议一般都是基于多通道处理，例如在 ARM公司的先进可扩展接口(Advanced eXtensible Interface，AXI)总线 中具有5个通道，其分别为读地址通道(AR)、读数据通道(R)、写地 址通道(AW)、写数据通道(W)、写响应通道(B)；在本发明实施例 中，以ARM公司的AXI总线来进行说明。
实施例1
本实施例中提供了一种总线监控装置，图1是根据本发明实施例提供 的总线监控装置的功能示意图(一)，如图1所示，总线监控装置包括：
多个监控模块102，设置在总线之中，每一个监控模块102分别配置 为设置在总线中的一个待测子系统之中；其中，多个监控模块102之间采 用环形拓扑结构进行串接；
控制模块104，用于获取测试向量，并根据测试向量下发测试报文至 多个监控模块102之间进行传输；
监控模块102用于执行测试报文，并获取待测子系统的测试信息，其 中，待测子系统的测试信息用于指示监控模块执行测试报文时，待测子系 统的总线的信息。
通过本实施例中的总线监控装置，由于总线监控装置中包括设置在总 线之中的多个监控模块，每一个所述监控模块分别配置为设置在所述总线 中的一个待测子系统之中；其中，多个所述监控模块之间采用环形拓扑结 构进行串接；总线监控装置进一步通过控制模块以获取测试向量，并根据 所述测试向量下发测试报文至所述多个监控模块之间进行传输；所述监控 模块可执行所述测试报文，并获取所述待测子系统的测试信息，其中，所 述待测子系统的所述测试信息用于指示所述监控模块执行所述测试报文 时，所述待测子系统的总线的信息。因此，本实施例中的总线监控装置可 以解决相关技术中芯片系统无法在运行过程中对于节点进行实时监控的 技术问题，以达到可在芯片系统运行过程中对于节点进行实时监控的效果。
需要进一步说明的是，本实施例中的总线监控装置，可在总线中各个 待测子系统运行过程中，通过监控模块执行测试报文的方式以获取待测子 系统的总线的信息的方式，实现对于各个待测子系统的实时监控；从而一 方面可另调试人员总线运行出现问题时，可快速定位该问题所在的节点即 待测子系统，提高了定位、解决总线问题的效率；另一方面，由于本实施 例中的总线装置无需按照相关技术中，对于待测子系统的全部动作进行记 录的追踪监控方式，故本实施例可有效的减少为实施监控而设置的逻辑处 理资源和存储资源，以降低系统成本或压力。
与此同时，本实施例中的多个监控模块之间相互独立设置，因此，可 有效提升系统中不同待测子系统的独立可测试性，降低各个待测子系统之 间的耦合；在系统内的硬件单元出现改动时，本实施例中的总线监控装置 亦可通过新增监控模块，并将其连接至原有的拓扑结构中，以实现对于系 统内的待测子系统的自由配置，以提高监控的灵活性。
需要进一步说明的是，本实施例中多个监控模块构成的环形拓扑所构 成的网路可称为令牌环网路，多个监控模块之间的连接方式即为多个监控 模块之间首尾串联连接。
在一可选实施例中，控制模块104用于根据测试向量下发测试报文至 多个监控模块之间进行传输，包括：
控制模块用于获取测试向量，对测试向量进行解析以得到测试报文， 并下发测试报文至多个监控模块之间进行传输。
需要进一步说明的是，本实施例中的测试报文采用了一种特定帧格式 的数据报文，该数据报文包括：包头信息、指令身份标识号(Identity，ID) 信息、操作命令信息、指令地址信息、报文长度信息及指令数据信息。
在一可选实施例中，控制模块104用于根据测试向量下发测试报文至 多个监控模块之间进行传输，还包括：
控制模块用于获取测试向量，对测试向量进行解析以得到测试报文；
根据测试报文生成配置报文，并下发配置报文至总线中的多个待测子 系统，其中，配置报文用于指示多个待测子系统根据配置报文进行配置处 理；
多个待测子系统完成配置处理后，下发测试报文至多个监控模块之间 进行传输。
需要进一步说明的是，配置报文用以另各个待测子系统的按照测试向 量中的要求进行配置，例如将待测子系统中的相应寄存器开启，或根据测 试向量的要求在寄存器内设置对应的匹配值，等等。
在一可选实施例中，测试报文包括多个测试子报文，每一个测试子报 文携带有第一标识信息，第一标识信息用于标识待测子系统；
测试子报文用于根据第一标识信息指示监控模块执行测试子报文，其 中，监控模块为设置在第一标识信息标识的待测子系统之中的监控模块。
需要进一步说明的是，测试报文中包含的多个测试子报文分别用于指 示设置在不同待测子系统中的监控单元以执行对应的测试子报文，上述测 试子报文中的第一标识信息通常可以为待测子系统的地址信息，但不限于 此，任何可以标识不同的待测子系统的标识信息均可作为第一标识信息， 例如待测设备的ID，或者将多个标识信息综合运用，本发明对此不做限 定。
在控制模块向多个监测模块传输测试报文的过程中，无论是写或读操 作都为一个32bit的数据报文，第一标识信息即携带在该数据报文中。对 于写操作而言，控制模块将按照设定的帧格式封装的测试报文发送至多个 监控模块之间，该测试报文具体包括ID号，写控制信号，待测子系统地 址，待测子系统的寄存器地址，以及需要写的数据，其中，待测子系统地 址即可指示第一标识信息，以标识待测子系统的地址。当任意一个监控模 块收到上述测试报文时，即可在多个监控模块构成的令牌环网路之间进行 传输。每个监控模块接收到测试报文后，即检测各自对应的待测子系统的 地址与数据中的待测子系统的地址是否匹配，如果不匹配，则以串行形式 继续往下一个监控模块传输，供下一个监控模块处理；如果匹配一致，则 执行该地址对应的写操作之后，仍然将原数据原封不动地以串行形式继续 往下一个监控模块传输；若所有的待测子系统的地址都不匹配，原数据也 会原封不动地传输回测试控制模块。
本实施例中的监控模块104通常可进一步由监控连接单元1042以及 监控实施单元1044构成，其中，监控连接单元1042用以实现监控模块与 待测子系统之间的连接，以及对于待测子系统的测试信息进行读取、封装 与传输等；监控实施单元1044则用于实施对待测子系统的监控。上述监 控模块对于测试报文的接收即可由监控连接单元实现，而对于待测子吸引 的监控，即检测各自对应的待测子系统的地址与数据中的待测子系统的地 址是否匹配即可由监控实施单元1044实现。图2是根据本发明实施例提 供的监控模块的结构框图，上述监控模块104中的内部功能结构即如图2 所示。
在一可选实施例中，监控模块包括第一监控实施单元以及第二监控实 施单元，第一监控实施单元用于获取待测子系统的第一测试信息，第二监 控实施单元用于获取待测子系统的第二测试信息；
其中，待测子系统的第一测试信息包括待测子系统的总线的写地址通 道、写数据通道及写响应通道的信息；待测子系统的第二测试信息包括待 测子系统的总线的读地址通道及读数据通道的信息。
需要进一步说明的是，上述第一监控实施单元以及第二监控实施单元 的设置可另每一个待测子系统的总线信息中的写地址通道、写数据通道及 写响应通道分时复用第一监控实施单元，同时另每一个待测子系统的总线 信息中的读地址通道及读数据通道的信息分时复用第二监控实施单元，以 此在保证监控模块对于上述待测子系统的总线信息的监控的同时，节省了 3个通道的实施单元，以节省逻辑处理资源和存储资源。
本实施例中的监控模块通常可进一步由监控连接单元以及监控实施 单元构成，其中，监控连接单元用以实现监控模块与待测子系统之间的连 接，以及对于待测子系统的测试信息进行读取、封装与传输等；监控实施 单元则用于实施对待测子系统的监控。上述监控模块对于测试报文的接收 即可由监控连接单元实现，而对于待测子吸引的监控，即检测各自对应的 待测子系统的地址与数据中的待测子系统的地址是否匹配即可由监控实施单元实现。
在一可选实施例中，监控模块用于执行测试报文，并获取待测子系统 的测试信息，包括：
监控模块用于在待测子系统的总线的地址通道、数据通道、响应通道 之间满足预设的触发顺序条件的情形下，获取待测子系统的测试信息；
其中，待测子系统的总线的地址通道、数据通道、响应通道之间满足 预设的触发顺序条件包括以下至少之一：
当地址通道作为监控模块的匹配对象时，触发顺序条件为数据通道优 先于地址通道触发；
当数据通道作为监控模块的匹配对象时，触发顺序条件为地址通道优 先于数据通道触发；
当响应通道作为监控模块的匹配对象时，触发顺序条件为地址通道以 及数据通道均优先于响应通道触发。
需要进一步说明的是，上述监控模块即可在待测子系统的对应通道满 足预设的触发顺序时，获取待测子系统在对应通道成功握手的信息，即测 试信息；监控模块的监控对象，即匹配对象可以为一个，也可以为多个。
在一可选实施例中，监控模块用于执行测试报文，并获取待测子系统 的测试信息，包括：
监控模块用于获取待测子系统的总线的写地址通道、写数据通道、写 响应通道、读地址通道、读数据通道在预设范围内的总线握手信息。
需要进一步说明的是，上述预设范围可以指示不同时刻的总线握手信 息，例如最后一次总线握手信息。
在一可选实施例中，监控模块用于执行测试报文，并获取待测子系统 的测试信息，包括：
监控模块用于获取待测子系统的总线的写地址通道以及写响应通道 之间成功握手的次数，与读地址通道以及读响应通道之间成功握手的次数 的差值；
在满足以下预设条件的情形下，监控模块还用于上报静默超时中断： 差值非零，差值保持不变的时间超过预设阈值。
在一可选实施例中，监控模块用于执行测试报文，并获取待测子系统 的测试信息，包括：
监控模块用于获取待测子系统的总线的写地址通道以及读地址通道 在预设范围内的地址信息，其中，预设范围内的地址信息用于指示当前时 刻起计算的OUTSTANGING笔地址信息。
在一可选实施例中，监控模块用于获取待测子系统的测试信息，包括：
监控模块用于获取待测子系统的测试信息，并将测试信息发送至控制 模块。
在一可选实施例中，监控模块用于获取待测子系统的测试信息，还包 括：
监控模块用于获取待测子系统的测试信息，并按照预设帧格式对测试 信息进行封装，将封装后的测试信息发送至控制模块。
在一可选实施例中，封装后的测试信息中携带有第二标识信息，第二 标识信息用于标识控制模块。
需要进一步说明的是，上述第二标识信息可为控制模块的ID号，每 一个控制模块具有唯一的ID号，故基于此即可实现对控制模块的识别。
在监控模块获取到待测子系统的测试信息，并进行封装以发送至控制 模块时，即可在该封装过程中添加上述控制模块的ID号。具体而言，控 制模块在接收到测试信号后即会检测其中携带的ID号，如果反馈的数据 中的ID号与测试控制模块的ID号匹配，则存储该反馈的数据，如果不匹 配，将反馈的数据原封不动地以串行形式传输出去。
本实施例中的控制模块102通常可进一步由测试向量的输入单元 1022、测试向量的解析执行单元1024以及测试向量的输出单元1026构成， 其中，测试向量的输入单元用于接收测试向量，并将该测试向量存储到专 用的RAM或者总线互联上的任意地址空间中；测试向量的解析执行单元 用于从上述存储空间中读取测试向量，按照执行与解析，以及下发测试报 文，并将反馈的测试信息写入或读入到指定的地址空间中；测试结果的输 出单元，用于将上述存放在指定的地址空间中的测试信息发送至外部，如 测试主机中。图3是根据本发明实施例提供的控制模块的结构框图，上述 控制模块中的内部功能结构如图3所示。
此外，控制模块还需要能检测到各个监控模块向控制模块写的数据， 根据读写控制信号以及反馈信号，判断是自身往外写数据，还是读数据； 根据待测子系统的地址和待测子系统的寄存器地址，可以判断此操作的正 确性，以及可以正确提取数据；根据返回的反馈信号值，判断是否正确完 成了操作。
读操作：完成一次读操作，正常情况下，需要进行两次读操作，第一 次给监控模块输入相应的待测子系统的设备号、寄存器地址、读控制信号 等，返回反馈信号值为2’b10，此时读回的16bit数据无效；第二次输入 同样的32bit数值，返回反馈信号值为2’b11，则此时完成了一次读操作， 读回的16bit数值，即为所需要的数据值；如果第一次读回的数据中的反 馈为2’b01，表示存储空间满，则装置需要如下操作：判断是否已经读过 数据，而没有进行完相应的第二次操作，如果是的话，则完成读操作；如 果没有，则有其他的装置在读取此待测子系统的寄存器数据，则本装置需 要等待，重复发送读数据，直到返回反馈信号为2’b10，则代表读操作正 在进行，下次可读回数据。
写操作：完成一次写操作，和读操作不同，只需要进行一次即可；通 过装置的异步收发传输模块，按照特定的32bit数据格式写入相应输入， 则内部通过串行总线，往监控模块输入相应的待测子系统的设备号、寄存 器地址、写控制信号等，返回的反馈信号值为2’b11；写操作时，反馈信 号无2’b10以及2’b01情况。
对于写和读操作，如果回复反馈信号数值为2’b00，则代表所输入的 监控模块的设备号和总线中的所有待测子系统的设备号不匹配，需要检查 输入的监控模块的设备号。
在一可选实施例中，图4是根据本发明实施例提供的总线监控装置的 功能示意图(二)，如图4所示，装置还包括：
测试主机106，用于生成预设的测试向量；
异步收发传输器108，用于将测试向量发送至控制模块，以及接收控 制模块的发送的测试信息。
实施例2
本实施例还提供了一种总线监控方法，应用于控制模块，图5是根据 本发明实施例提供的总线监控方法的流程图(一)，如图5所示，该总线 监控方法包括：
S202，在总线中设置多个监控节点，每一个监控节点设置在总线中的 一个待测子系统之中；其中，多个监控节点之间采用环形拓扑结构进行串 接；
S204，获取测试向量，并根据测试向量下发测试报文至多个监控节点 之间进行传输；
其中，测试向量用于指示监控节点执行测试报文，并获取待测子系统 的测试信息，其中，待测子系统的测试信息用于指示监控节点执行测试报 文时，待测子系统的总线的信息。
通过本实施例中的总线监控方法，由于总线之中的多个监控节点可分 别配置为设置在所述总线中的一个待测子系统之中；其中，多个所述监控 节点之间采用环形拓扑结构进行串接；在控制模块获取测试向量，并根据 所述测试向量下发测试报文至所述多个监控节点之间进行传输时，所述监 控节点可执行所述测试报文，并获取所述待测子系统的测试信息，其中， 所述待测子系统的所述测试信息用于指示所述监控节点执行所述测试报文时，所述待测子系统的总线的信息。因此，本实施例中的总线监控方法 可以解决相关技术中芯片系统无法在运行过程中对于节点进行实时监控 的技术问题，以达到可在芯片系统运行过程中对于节点进行实时监控的效 果。
需要进一步说明的是，本实施例中的总线监控方法，可在总线中各个 待测子系统运行过程中，通过监控节点执行测试报文的方式以获取待测子 系统的总线的信息的方式，实现对于各个待测子系统的实时监控；从而一 方面可另调试人员总线运行出现问题时，可快速定位该问题所在的节点即 待测子系统，提高了定位、解决总线问题的效率；另一方面，由于本实施 例中的总线装置无需按照相关技术中，对于待测子系统的全部动作进行记 录的追踪监控方式，故本实施例可有效的减少为实施监控而设置的逻辑处 理资源和存储资源，以降低系统成本或压力。
与此同时，本实施例中的多个监控节点之间相互独立设置，因此，可 有效提升系统中不同待测子系统的独立可测试性，降低各个待测子系统之 间的耦合；在系统内的硬件单元出现改动时，本实施例中的总线监控装置 亦可通过新增监控节点，并将其连接至原有的拓扑结构中，以实现对于系 统内的待测子系统的自由配置，以提高监控的灵活性。
需要进一步说明的是，本实施例中多个监控节点构成的环形拓扑所构 成的网路可称为令牌环网路，多个监控节点之间的连接方式即为多个监控 节点之间首尾串联连接。
在一可选实施例中，上述S204，获取测试向量，并根据测试向量下 发测试报文至多个监控节点之间进行传输，包括：
获取测试向量，对测试向量进行解析以得到测试报文，并下发测试报 文至多个监控节点之间进行传输。
需要进一步说明的是，本实施例中的测试报文采用了一种特定帧格式 的数据报文，该数据报文包括：包头信息、指令身份标识号(Identity，ID) 信息、操作命令信息、指令地址信息、报文长度信息及指令数据信息。
在一可选实施例中，上述S204，获取测试向量，并根据测试向量下 发测试报文至多个监控节点之间进行传输，还包括：
获取测试向量，对测试向量进行解析以得到测试报文；
根据测试报文生成配置报文，并下发配置报文至总线中的多个待测子 系统，其中，配置报文用于指示多个待测子系统根据配置报文进行配置处 理；
多个待测子系统完成配置处理后，下发测试报文至多个监控节点之间 进行传输。
需要进一步说明的是，配置报文用以另各个待测子系统的按照测试向 量中的要求进行配置，例如将待测子系统中的相应寄存器开启，或根据测 试向量的要求在寄存器内设置对应的匹配值，等等。
在一可选实施例中，测试报文包括多个测试子报文，每一个测试子报 文携带有第一标识信息，第一标识信息用于标识待测子系统；
测试子报文用于根据第一标识信息指示监控节点执行测试子报文，其 中，监控节点为设置在第一标识信息标识的待测子系统之中的监控节点。
需要进一步说明的是，测试报文中包含的多个测试子报文分别用于指 示设置在不同待测子系统中的监控单元以执行对应的测试子报文，上述测 试子报文中的第一标识信息通常可以为待测子系统的地址信息，但不限于 此，任何可以标识不同的待测子系统的标识信息均可作为第一标识信息， 本发明对此不作限定。
在一可选实施例中，上述S204中，测试向量用于指示监控节点执行 测试报文，并获取待测子系统的测试信息，包括：
分时复用第一监控实施单元获取待测子系统的总线的写地址通道、写 数据通道及写响应通道的信息；以及
分时复用第二监控实施单元获取待测子系统的总线的读地址通道及 读数据通道的信息；
其中，第一监控实施单元与第二监控实施单元均设置在监控节点之中。
需要进一步说明的是，上述第一监控实施单元以及第二监控实施单元 的设置可另每一个待测子系统的总线信息中的写地址通道、写数据通道及 写响应通道分时复用第一监控实施单元，同时另每一个待测子系统的总线 信息中的读地址通道及读数据通道的信息分时复用第二监控实施单元，以 此在保证监控节点对于上述待测子系统的总线信息的监控的同时，节省了 3个通道的实施单元，以节省逻辑处理资源和存储资源。
在一可选实施例中，上述S204中，测试向量用于指示监控节点执行 测试报文，并获取待测子系统的测试信息，包括：
指示监控节点在待测子系统的总线的地址通道、数据通道、响应通道 之间满足预设的触发顺序条件的情形下，获取待测子系统的测试信息；
其中，待测子系统的总线的地址通道、数据通道、响应通道之间满足 预设的触发顺序条件包括以下至少之一：
当地址通道作为监控节点的匹配对象时，触发顺序条件为数据通道优 先于地址通道触发；
当数据通道作为监控节点的匹配对象时，触发顺序条件为地址通道优 先于数据通道触发；
当响应通道作为监控节点的匹配对象时，触发顺序条件为地址通道以 及数据通道均优先于响应通道触发。
需要进一步说明的是，上述监控模块即可在待测子系统的对应通道满 足预设的触发顺序时，获取待测子系统在对应通道成功握手的信息，即厕 所信息；监控模块的监控对象，即匹配对象可以为一个，也可以为多个。
在一可选实施例中，上述S204中，测试向量用于指示监控节点执行 测试报文，并获取待测子系统的测试信息，包括：
指示监控节点获取待测子系统的总线的写地址通道、写数据通道、写 响应通道、读地址通道、读数据通道在预设范围内的总线握手信息。
需要进一步说明的是，上述预设范围可以指示不同时刻的总线握手信 息，例如最后一次总线握手信息。
在一可选实施例中，上述S204中，测试向量用于指示监控节点执行 测试报文，并获取待测子系统的测试信息，包括：
指示监控节点获取待测子系统的总线的写地址通道以及写响应通道 之间成功握手的次数，与读地址通道以及读响应通道之间成功握手的次数 的差值；
在满足以下预设条件的情形下，监控节点还用于上报静默超时中断： 差值非零，差值保持不变的时间超过预设阈值。
在一可选实施例中，上述S204中，测试向量用于指示监控节点执行 测试报文，并获取待测子系统的测试信息，包括：
指示监控节点获取待测子系统的总线的写地址通道以及读地址通道 在预设范围内的地址信息，其中，预设范围内的地址信息用于指示当前时 刻起计算的OUTSTANGING笔地址信息。
在一可选实施例中，上述S204中，测试向量用于指示监控节点执行 测试报文，并获取待测子系统的测试信息，还包括：
测试向量用于指示监控节点获取待测子系统的测试信息，并将测试信 息发送至控制模块。
在一可选实施例中，上述S204中，测试向量用于指示监控节点执行 测试报文，并获取待测子系统的测试信息，还包括：
测试向量用于指示获取待测子系统的测试信息，并按照预设帧格式对 测试信息进行封装，将封装后的测试信息发送至控制模块。
在一可选实施例中，封装后的测试信息中携带有第二标识信息，第二 标识信息用于标识控制模块。
需要进一步说明的是，上述第二标识信息可为控制模块的ID号，每 一个控制模块具有唯一的ID号，故基于此即可实现对控制模块的识别。
为了进一步说明本实施例中的总线监控方法，以下以采用本实施例中 的总线监控方法进行总线监控的过程进行说明，图6是根据本发明实施例 提供的总线监控方法的流程图(二)，如图6所示，方法包括：
S301，接收测试主机发送的预先配置的测试向量。
接收测试主机发送来的预先配置的测试向量，预先配置的测试向量里 面包含有针对总线进行测试的测试任务，即通过测试任务能够实时获取到 总线的测试情况及状态，达到了解总线状态的目的；可以根据实际的测试 任务来事先设置测试向量。
S302，解析预先配置的测试向量，得到测试报文。
解析接收到的预先配置的测试向量，完成测试向量的配置过程，最终 得到测试报文；该测试报文为一种特定帧格式的数据报文，该测试报文包 括：包头信息、指令ID信息、操作命令信息、指令地址信息、报文长度 信息及指令数据信息。
S303，在总线上设置监控节点的令牌环网路。
在总线上设置监控节点的令牌环网路，其中，监控节点的令牌环网路 上包括有至少两个监控节点，每个监控节点的首尾按照环形拓扑串联，形 成令牌环网路，每个监控节点设置在总线上的每个待测试节点上。
将测试任务中的总线上的待测试节点选出，针对每个待测试节点对应 设置一个监控节点，即监控节点的数量与待测试节点的数量相同，每个监 控节点负责自己的待测试节点的测试任务。
S304，将测试报文发送至令牌环网路，测试报文指示每个监控节点执 行测试报文。
装置将测试报文发送至令牌环网路上的每个监控节点；测试报文指示 每个监控节点执行测试报文中与待测试节点的设备地址信息对应的部分。
具体的，例如，装置中的测试控制模块写或读都为32比特(bit)数 据，整个总线上的待测试节点都有独立且唯一的设备号，测试控制模块有 唯一的ID号；
在写操作时，测试控制模块按照特定格式，发送一个写操作32bit数 据到令牌环网路的串行总线上，包括ID号，写控制信号，待测试节点的 地址，待测试节点的寄存器地址，以及需要写的数据；
当每个监控节点接收到数据后，检测各自对应的待测试节点的地址与 数据中的待测试节点的地址是否匹配，如果不匹配，则以串行形式继续往 下一个监控节点传输，供下一个监控节点处理；如果匹配一致，则进行相 应的写操作之后，仍然将原数据原封不动地以串行形式继续往下一个监控 节点传输；若所有的待测试节点的地址都不匹配，原数据也会原封不动地 传输回测试控制模块；
测试控制模块在接收到反馈的数据后，会检测ID号，如果反馈的数 据中的ID号与测试控制模块的ID号匹配，则存储该反馈的数据，如果不 匹配，将反馈的数据原封不动地以串行形式传输出去。
S305，在每个监控节点执行测试报文时，获取每个待测试节点上的总 线的信息。
装置在每个监控节点执行测试报文时，获取每个待测试节点上的总线 的信息；具体的，例如，装置的测试控制模块需要能够检测到各个监控节 点向装置写的数据，根据读写控制信号以及反馈信号，判断是自身往外写 数据，还是读数据；根据待测试节点的地址和待测试节点的寄存器地址， 可以判断此操作的正确性，以及可以正确提取数据；根据返回的反馈信号 值，判断是否正确完成了操作。
读操作：完成一次读操作，正常情况下，需要进行两次读操作，第一 次给监控节点输入相应的待监测节点的设备号、寄存器地址、读控制信号 等，返回反馈信号值为2’b10，此时读回的16bit数据无效；第二次输入 同样的32bit数值，返回反馈信号值为2’b11，则此时完成了一次读操作， 读回的16bit数值，即为所需要的数据值；如果第一次读回的数据中的反 馈为2’b01，表示存储空间满，则装置需要如下操作：判断是否已经读过 数据，而没有进行完相应的第二次操作，如果是的话，则完成读操作；如 果没有，则有其他的装置在读取此待监测节点的寄存器数据，则本装置需 要等待，重复发送读数据，直到返回反馈信号为2’b10，则代表读操作正 在进行，下次可读回数据。
写操作：完成一次写操作，和读操作不同，只需要进行一次即可；通 过装置的异步收发传输模块，按照特定的32bit数据格式写入相应输入， 则内部通过串行总线，往监控节点输入相应的待监测节点的设备号、寄存 器地址、写控制信号等，返回的反馈信号值为2’b11；写操作时，反馈信 号无2’b10以及2’b01情况。
对于写和读操作，如果回复反馈信号数值为2’b00，则代表所输入的 监控节点的设备号和总线中的所有待监测节点的设备号不匹配，需要检查 输入的监控节点的设备号。
另外，在获取每个待测试节点上的总线的信息时，可以利用分时复用 技术来获取，具体的，分时复用每个监控节点中的第一监控实施单元获取 每个待测试节点上的总线的写地址通道、写数据通道及写响应通道的信息， 同时，分时复用每个监控节点中的第二监控实施单元获取每个待测试节点 上的总线的读地址通道及读数据通道的信息；与各个通道分别使用一个监 控实施单元相比，这样就节省了三个监控实施单元的逻辑处理资源和存储 资源；利用分时复用技术可以充分节省硬件资源，对硬件资源进行高度复 用，尤其是针对逻辑处理资源和存储资源可以高度复用。
在根据测试任务的不同，针对获取每个待测试节点上的总线的信息的 内容也不同，具体的如下所示：
第一种情况：
在满足预设的触发条件下，获取每个待测试节点上的总线的写地址通 道、写数据通道、写响应通道、读地址通道及读数据通道在满足触发条件 时刻的总线信息；其中，获取触发条件包括：采用读、写通道的复用，并 支持分地址、数据及响应三个通道之间的组合顺序的设置的触发条件；支 持分地址、数据及响应三个通道之间的组合顺序的设置，包括：对于地址 通道触发，支持数据通道先触发的设置；对于数据通道触发，支持地址通 道先触发的设置；对于响应通道触发，支持地址通道及数据通道先触发的 设置。
第二种情况：
获取每个待测试节点上的总线的写地址通道、写数据通道、写响应通 道、读地址通道及读数据通道的最后一次握手信息。
第三种情况：
获取每个待测试节点上的总线的写地址通道及写响应通道的握手超 时中断报警信息；获取每个待测试节点上的总线的读地址通道及读响应通 道的握手超时中断报警信息；获取每个待测试节点上的总线的写地址通道 和写响应通道成功握手次数的差值信息，并获取每个待测试节点上的总线 的读地址通道和读响应通道成功握手次数的差值信息。
第四种情况：
获取每个待测试节点上的总线的写地址通道及读地址通道的最新 OUTSTANDING笔地址信息。
上述四种情况的具体监控方式下文通过具体厂家实施例进行说明。
S306，将每个待测试节点上的总线的信息组包成固定帧格式的报文。
装置将每个待测试节点上的总线的信息组包成固定帧格式的报文。
S307，将固定的帧格式的报文上报至测试主机。
装置将固定的帧格式的报文上报至测试主机，供测试主机分析和存储， 实时监测总线传输是否正常。
在本实施例的上述总线监控方法中，为进一步说明监控节点对于各个 待测子系统的监控过程，以下采用多个具体的监控场景实施例进行说明：
场景实施例一：
图7是根据本发明实施例提供的场景实施例一的流程图，如图7所示， 本场景实施例的方法以获取总线的写地址通道数据，设置地址为匹配项， 单次触发为例来说明如何监控总线的，具体的步骤如下所示：
S401、配置全局测试开关，测试功能打开。
S402、配置使能总线写通道统计寄存器。
S403、配置打开地址通道单次触发使能开关。
S404、配置存储寄存器用于存储数据。
S405、配置ID适用于匹配地址通道选择寄存器。
S406、配置采样时间寄存器用于记录地址通道的采样时间。
S407、配置地址掩膜寄存器用于对地址进行掩膜匹配。
S408、配置匹配地址寄存器为采样匹配值。
S409、配置匹配地址掩膜寄存器为采样匹配值。
S410、对地址匹配成功的寄存器清零。
S411、判断地址匹配是否成功，若地址匹配不成功，则执行步骤412； 若地址匹配成功，则执行步骤413。
S412、继续读取该寄存器，直到地址匹配成功为止。
S413、读取地址匹配成功的寄存器的值。
S414、读取写地址通道的相关数据信息，该相关数据信息包括：握手 时间信息、写地址ID信息、写地址信息、写猝发长度信息、猝发大小信 息及猝发类型信息。
场景实施例二：
图8是根据本发明实施例提供的场景实施例二的流程图，如图8所示， 本场景实施例的方法以监控总线的5个通道为例来说明如何监控总线的， 具体的步骤如下所示：
S501、上电后默认启动监控，不设置任何匹配条件实时抓取总线的握 手信息。
其中，写地址通道的握手信息包括：握手时间信息、写地址ID信息、 写地址信息、写猝发长度信息、猝发大小信息及猝发类型信息。
写数据通道握手信息包括：写数据ID信息、写数据开关值信息及写 数据值信息；
写响应通道的握手信息包括：写响应ID值信息及写响应值信息；
读地址通道的握手信息包括：握手时间信息、读地址ID值信息、读 地址信息、读猝发长度信息、猝发大小信息及猝发类型信息；
读数据通道的握手信息包括：读数据ID值信息、读数据值信息及读 响应值信息。
S502、将各个通道实时抓取到的握手信息组包成固定的帧格式后，传 送给外部的测试主机。
S503、外部的测试主机，进行数据分析，实时监测总线传输是否正常。
场景实施例三：
图9是根据本发明实施例提供的场景实施例三的流程图，如图9所示， 本场景实施例的方法以监控总线的地址通道为例来说明如何监控总线的， 具体的步骤如下所示：
S601、上电后默认启动监控。
S602、分别记录写地址通道和写响应通道、读地址通道和读响应通道 成功握手次数的差值。
S603、确定出握手次数的差值如果非零且保持不变、时间(静默状态) 超过门限值时，拉起静默超时中断。
步骤604、将静默超时中断拉起的监控节点的监控功能冻结，将寄存 器清零并保持现场，对后续的总线任何动作不作任何监控。
步骤605、将静默超时计数器清零，确保中断不会一直拉高。
步骤606、确定出总线无法恢复，总线需要重新复位启动。
场景实施例四
图10是根据本发明实施例提供的场景实施例四的流程图，如图10所 示，本场景实施例的方法以监控总线的写地址通道和/或读地址通道为例来 说明如何监控总线的，具体的步骤如下所示：
步骤701、将写地址通道和/或读地址通道的信息(信息包括：地址信 息、ID信息、猝发长度信息、猝发大小信息及猝发类型信息)存入一个 深度等于OUTSTANDING值的写地址先入先出队列(first input first output， fifo)和/或读地址fifo；其中写地址通道对应写地址fifo，读地址通道对应 读地址fifo。
步骤702、读取写地址通道和/或读地址通道信息前，先查询写地址fifo 和/或读地址fifo的状态。
步骤703、如果fifo非空，通过写寄存器操作拉高寄存器写地址fifo 和/或读地址fifo的读使能信号，将信息从fifo取出存放至5(3+1+1)个 缓存寄存器，再将5个缓存寄存器值读走。
步骤704、再继续通过写寄存器操作拉高寄存器写地址fifo和/或读地 址fifo的读使能信号，将下一笔信息从fifo取出存放至5(3+1+1)个缓存 寄存器，将5个缓存寄存器值读走。
步骤705、直到写地址fifo和/或读地址fifo里面的全部的信息被读出、 取走，此时fifo状态变为空。
需要进一步说明的是，上述5(3+1+1)即用于指示地址信息、ID信 息、猝发长度信息、猝发大小信息及猝发类型信息五个信息。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根 据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当 然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理 解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软 件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如 ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可 以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所 述的方法。
实施例3
本实施例还提供了一种总线监控方法，应用于监控节点，图11是根 据本发明实施例提供的总线监控方法的流程图(三)，如图11所示，该 总线监控方法包括：
S802，在总线中设置多个监控节点，每一个监控节点设置在总线中的 一个待测子系统之中；其中，多个监控节点之间采用环形拓扑结构进行串 接；
S804，接收并执行测试报文，获取待测子系统的测试信息，待测子系 统的测试信息用于指示监控节点执行测试报文时，待测子系统的总线的信 息；
其中，测试报文由控制模块根据获取的测试向量下发至多个监控节点 之间进行传输。
通过本实施例中的总线监控方法，由于总线之中的多个监控节点可分 别配置为设置在所述总线中的一个待测子系统之中；其中，多个所述监控 节点之间采用环形拓扑结构进行串接；在控制模块获取测试向量，并根据 所述测试向量下发测试报文至所述多个监控节点之间进行传输时，所述监 控节点可执行所述测试报文，并获取所述待测子系统的测试信息，其中， 所述待测子系统的所述测试信息用于指示所述监控节点执行所述测试报文时，所述待测子系统的总线的信息。因此，本实施例中的总线监控方法 可以解决相关技术中芯片系统无法在运行过程中对于节点进行实时监控 的技术问题，以达到可在芯片系统运行过程中对于节点进行实时监控的效 果。
本实施例中的总线监控方法的其余技术方案及效果均与实施例2中的 总线监控方法的方案及技术效果对应，故在此不再赘述。
在一可选实施例中，S804中，控制模块根据获取的测试向量下发至 多个监控节点之间进行传输，包括：
控制模块获取测试向量，对测试向量进行解析以得到测试报文，并下 发测试报文至多个监控节点之间进行传输。
在一可选实施例中，S804中，控制模块根据获取的测试向量下发至 多个监控节点之间进行传输，还包括：
控制模块获取测试向量，对测试向量进行解析以得到测试报文；
根据测试报文生成配置报文，并下发配置报文至总线中的多个待测子 系统，其中，配置报文用于指示多个待测子系统根据配置报文进行配置处 理；
多个待测子系统完成配置处理后，下发测试报文至多个监控节点之间 进行传输。
在一可选实施例中，测试报文包括多个测试子报文，每一个测试子报 文携带有第一标识信息，第一标识信息用于标识待测子系统；
测试子报文用于根据第一标识信息指示监控节点执行测试子报文，其 中，监控节点为设置在第一标识信息标识的待测子系统之中的监控节点。
在一可选实施例中，S802，接收并执行测试报文，获取待测子系统的 测试信息，包括：
分时复用第一监控实施单元获取待测子系统的总线的写地址通道、写 数据通道及写响应通道的信息；以及
分时复用第二监控实施单元获取待测子系统的总线的读地址通道及 读数据通道的信息；
其中，第一监控实施单元与第二监控实施单元均设置在监控节点之中。
在一可选实施例中，S802，接收并执行测试报文，获取待测子系统的 测试信息，包括：
获取待测子系统的总线的地址通道、数据通道、响应通道的触发顺序； 其中，地址通道包括写地址通道以及读地址通道，数据通道包括写数据通 道以及读数据通道，响应通道包括写响应通道；
地址通道、数据通道、响应通道的触发顺序包括：
对于地址通道触发，支持数据通道先触发；或者，
对于数据通道触发，支持地址通道先触发；或者，
对于响应通道触发，支持地址通道以及数据通道先触发。
在一可选实施例中，S802，接收并执行测试报文，获取待测子系统的 测试信息，包括：
获取待测子系统的总线的写地址通道、写数据通道、写响应通道、读 地址通道、读数据通道在预设范围内的总线握手信息。
在一可选实施例中，S802，接收并执行测试报文，获取待测子系统的 测试信息，包括：
获取待测子系统的总线的写地址通道以及写响应通道之间成功握手 的次数，与读地址通道以及读响应通道之间成功握手的次数的差值；
在满足以下预设条件的情形下，监控节点还用于上报静默超时中断： 差值非零，差值保持不变的时间超过预设阈值。
在一可选实施例中，S802，接收并执行测试报文，获取待测子系统的 测试信息，包括：
获取待测子系统的总线的写地址通道以及读地址通道在预设范围内 的地址信息，其中，预设范围用于指示当前时刻起计算的OUTSTANGING 笔。
在一可选实施例中，S802，接收并执行测试报文，获取待测子系统的 测试信息，还包括：
获取待测子系统的测试信息，并将测试信息发送至控制模块。
在一可选实施例中，S802，接收并执行测试报文，获取待测子系统的 测试信息，还包括：
获取待测子系统的测试信息，并按照预设帧格式对测试信息进行封装， 将封装后的测试信息发送至控制模块。
在一可选实施例中，封装后的测试信息中携带有第二标识信息，第二 标识信息用于标识控制模块。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根 据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当 然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理 解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软 件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如 ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可 以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所 述的方法。
实施例4
在本实施例中还提供了一种总线监控装置，应用于控制模块，该装置 用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以 下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽 管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和 硬件的组合的实现也是可能并被构想的。
图12是根据本发明实施例的总线监控装置的结构框图(一)，如图 12所示，该装置包括：
第一拓扑单元402，用于在总线中设置多个监控节点，每一个监控节 点设置在总线中的一个待测子系统之中；其中，多个监控节点之间采用环 形拓扑结构进行串接；
控制单元404，用于获取测试向量，并根据测试向量下发测试报文至 多个监控节点之间进行传输；
其中，测试向量用于指示监控节点执行测试报文，并获取待测子系统 的测试信息，其中，待测子系统的测试信息用于指示监控节点执行测试报 文时，待测子系统的总线的信息。
通过本实施例中的总线监控装置，由于总线之中的多个监控节点可分 别配置为设置在所述总线中的一个待测子系统之中；其中，多个所述监控 节点之间采用环形拓扑结构进行串接；在控制模块获取测试向量，并根据 所述测试向量下发测试报文至所述多个监控节点之间进行传输时，所述监 控节点可执行所述测试报文，并获取所述待测子系统的测试信息，其中， 所述待测子系统的所述测试信息用于指示所述监控节点执行所述测试报文时，所述待测子系统的总线的信息。因此，本实施例中的总线监控装置 可以解决相关技术中芯片系统无法在运行过程中对于节点进行实时监控 的技术问题，以达到可在芯片系统运行过程中对于节点进行实时监控的效 果。
本实施例中的总线监控装置的其余技术方案及效果与实施例2中的总 线监控方法相对应，故在此不再赘述。
在一可选实施例中，获取测试向量，并根据测试向量下发测试报文至 多个监控节点之间进行传输，包括：
获取测试向量，对测试向量进行解析以得到测试报文，并下发测试报 文至多个监控节点之间进行传输。
在一可选实施例中，获取测试向量，并根据测试向量下发测试报文至 多个监控节点之间进行传输，还包括：
获取测试向量，对测试向量进行解析以得到测试报文；
根据测试报文生成配置报文，并下发配置报文至总线中的多个待测子 系统，其中，配置报文用于指示多个待测子系统根据配置报文进行配置处 理；
多个待测子系统完成配置处理后，下发测试报文至多个监控节点之间 进行传输。
在一可选实施例中，其特征在于，测试报文包括多个测试子报文， 每一个测试子报文携带有第一标识信息，第一标识信息用于标识待测子系 统；
测试子报文用于根据第一标识信息指示监控节点执行测试子报文，其 中，监控节点为设置在第一标识信息标识的待测子系统之中的监控节点。
在一可选实施例中，测试向量用于指示监控节点执行测试报文，并获 取待测子系统的测试信息，包括：
分时复用第一监控实施单元获取待测子系统的总线的写地址通道、写 数据通道及写响应通道的信息；以及
分时复用第二监控实施单元获取待测子系统的总线的读地址通道及 读数据通道的信息；
其中，第一监控实施单元与第二监控实施单元均设置在监控节点之中。
在一可选实施例中，测试向量用于指示监控节点执行测试报文，并获 取待测子系统的测试信息，包括：
指示监控节点获取待测子系统的总线的地址通道、数据通道、响应通 道的触发顺序；其中，地址通道包括写地址通道以及读地址通道，数据通 道包括写数据通道以及读数据通道，响应通道包括写响应通道；
地址通道、数据通道、响应通道的触发顺序包括：
对于地址通道触发，支持数据通道先触发；或者，
对于数据通道触发，支持地址通道先触发；或者，
对于响应通道触发，支持地址通道以及数据通道先触发。
在一可选实施例中，测试向量用于指示监控节点执行测试报文，并获 取待测子系统的测试信息，包括：
指示监控节点获取待测子系统的总线的写地址通道、写数据通道、写 响应通道、读地址通道、读数据通道在预设范围内的总线握手信息。
在一可选实施例中，测试向量用于指示监控节点执行测试报文，并获 取待测子系统的测试信息，包括：
指示监控节点获取待测子系统的总线的写地址通道以及写响应通道 之间成功握手的次数，与读地址通道以及读响应通道之间成功握手的次数 的差值；
在满足以下预设条件的情形下，监控节点还用于上报静默超时中断： 差值非零，差值保持不变的时间超过预设阈值。
在一可选实施例中，测试向量用于指示监控节点执行测试报文，并获 取待测子系统的测试信息，包括：
指示监控节点获取待测子系统的总线的写地址通道以及读地址通道 在预设范围内的地址信息，其中，预设范围内的地址信息用于指示当前时 刻起计算的OUTSTANGING笔地址信息。
在一可选实施例中，测试向量用于指示监控节点执行测试报文，并获 取待测子系统的测试信息，还包括：
测试向量用于指示监控节点获取待测子系统的测试信息，并将测试信 息发送至控制模块。
在一可选实施例中，测试向量用于指示监控节点执行测试报文，并获 取待测子系统的测试信息，还包括：
测试向量用于指示获取待测子系统的测试信息，并按照预设帧格式对 测试信息进行封装，将封装后的测试信息发送至控制模块。
在一可选实施例中，封装后的测试信息中携带有第二标识信息，第二 标识信息用于标识控制模块。
需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于 后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器 中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。
实施例5
在本实施例中还提供了一种总线监控装置，应用于监控节点，该装置 用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以 下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽 管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和 硬件的组合的实现也是可能并被构想的。
图13是根据本发明实施例的总线监控装置的结构框图(二)，如图 13所示，该装置包括：
第二拓扑单元，用于在总线中设置多个监控节点，每一个监控节点设 置在总线中的一个待测子系统之中；其中，多个监控节点之间采用环形拓 扑结构进行串接；
监控单元，用于接收并执行测试报文，获取待测子系统的测试信息， 待测子系统的测试信息用于指示监控节点执行测试报文时，待测子系统的 总线的信息；
其中，测试报文由控制模块根据获取的测试向量下发至多个监控节点 之间进行传输。
通过本实施例中的总线监控装置，由于总线之中的多个监控节点可分 别配置为设置在所述总线中的一个待测子系统之中；其中，多个所述监控 节点之间采用环形拓扑结构进行串接；在控制模块获取测试向量，并根据 所述测试向量下发测试报文至所述多个监控节点之间进行传输时，所述监 控节点可执行所述测试报文，并获取所述待测子系统的测试信息，其中， 所述待测子系统的所述测试信息用于指示所述监控节点执行所述测试报文时，所述待测子系统的总线的信息。因此，本实施例中的总线监控装置 可以解决相关技术中芯片系统无法在运行过程中对于节点进行实时监控 的技术问题，以达到可在芯片系统运行过程中对于节点进行实时监控的效 果。
本实施例中的总线监控装置的其余技术方案及效果与实施例2中的总 线监控方法相对应，故在此不再赘述。
在一可选实施例中，控制模块根据获取的测试向量下发至多个监控节 点之间进行传输，包括：
控制模块获取测试向量，对测试向量进行解析以得到测试报文，并下 发测试报文至多个监控节点之间进行传输。
在一可选实施例中，控制模块根据获取的测试向量下发至多个监控节 点之间进行传输，还包括：
控制模块获取测试向量，对测试向量进行解析以得到测试报文；
根据测试报文生成配置报文，并下发配置报文至总线中的多个待测子 系统，其中，配置报文用于指示多个待测子系统根据配置报文进行配置处 理；
多个待测子系统完成配置处理后，下发测试报文至多个监控节点之间 进行传输。
在一可选实施例中，测试报文包括多个测试子报文，每一个测试子报 文携带有第一标识信息，第一标识信息用于标识待测子系统；
测试子报文用于根据第一标识信息指示监控节点执行测试子报文，其 中，监控节点为设置在第一标识信息标识的待测子系统之中的监控节点。
在一可选实施例中，接收并执行测试报文，获取待测子系统的测试信 息，包括：
分时复用第一监控实施单元获取待测子系统的总线的写地址通道、写 数据通道及写响应通道的信息；以及
分时复用第二监控实施单元获取待测子系统的总线的读地址通道及 读数据通道的信息；
其中，第一监控实施单元与第二监控实施单元均设置在监控节点之中。
在一可选实施例中，接收并执行测试报文，获取待测子系统的测试信 息，包括：
获取待测子系统的总线的地址通道、数据通道、响应通道的触发顺序； 其中，地址通道包括写地址通道以及读地址通道，数据通道包括写数据通 道以及读数据通道，响应通道包括写响应通道；
地址通道、数据通道、响应通道的触发顺序包括：
对于地址通道触发，支持数据通道先触发；或者，
对于数据通道触发，支持地址通道先触发；或者，
对于响应通道触发，支持地址通道以及数据通道先触发。
在一可选实施例中，接收并执行测试报文，获取待测子系统的测试信 息，包括：
获取待测子系统的总线的写地址通道、写数据通道、写响应通道、读 地址通道、读数据通道在预设范围内的总线握手信息。
在一可选实施例中，接收并执行测试报文，获取待测子系统的测试信 息，包括：
获取待测子系统的总线的写地址通道以及写响应通道之间成功握手 的次数，与读地址通道以及读响应通道之间成功握手的次数的差值；
在满足以下预设条件的情形下，监控节点还用于上报静默超时中断： 差值非零，差值保持不变的时间超过预设阈值。
在一可选实施例中，接收并执行测试报文，获取待测子系统的测试信 息，包括：
获取待测子系统的总线的写地址通道以及读地址通道在预设范围内 的地址信息，其中，预设范围内的地址信息用于指示当前时刻起计算的 OUTSTANGING笔地址信息。
在一可选实施例中，接收并执行测试报文，获取待测子系统的测试信 息，还包括：
获取待测子系统的测试信息，并将测试信息发送至控制模块。
在一可选实施例中，接收并执行测试报文，获取待测子系统的测试信 息，还包括：
获取待测子系统的测试信息，并按照预设帧格式对测试信息进行封装， 将封装后的测试信息发送至控制模块。
在一可选实施例中，封装后的测试信息中携带有第二标识信息，第二 标识信息用于标识控制模块。
实施例6
本发明的实施例还提供了一种存储介质，该存储介质中存储有计算机 程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中 的步骤。
可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以 下步骤的计算机程序：
S1，在总线中设置多个监控节点，每一个监控节点设置在总线中的一 个待测子系统之中；其中，多个监控节点之间采用环形拓扑结构进行串接；
S2，获取测试向量，并根据测试向量下发测试报文至多个监控节点之 间进行传输；
其中，测试向量用于指示监控节点执行测试报文，并获取待测子系统 的测试信息，其中，待测子系统的测试信息用于指示监控节点执行测试报 文时，待测子系统的总线的信息。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只 读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存 储计算机程序的介质。
实施例7
本发明的实施例还提供了一种存储介质，该存储介质中存储有计算机 程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中 的步骤。
可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以 下步骤的计算机程序：
S1，在总线中设置多个监控节点，每一个监控节点设置在总线中的一 个待测子系统之中；其中，多个监控节点之间采用环形拓扑结构进行串接；
S2，接收并执行测试报文，获取待测子系统的测试信息，待测子系统 的测试信息用于指示监控节点执行测试报文时，待测子系统的总线的信息；
其中，测试报文由控制模块根据获取的测试向量下发至多个监控节点 之间进行传输。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只 读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存 储计算机程序的介质。
实施例8
本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存 储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述 任一项方法实施例中的步骤。
可选地，上述电子装置还可以包括传输设备以及输入输出设备，其中， 该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
可选地，在本实施例中，上述处理器可以被设置为通过计算机程序执 行以下步骤：
S1，在总线中设置多个监控节点，每一个监控节点设置在总线中的一 个待测子系统之中；其中，多个监控节点之间采用环形拓扑结构进行串接；
S2，获取测试向量，并根据测试向量下发测试报文至多个监控节点之 间进行传输；
其中，测试向量用于指示监控节点执行测试报文，并获取待测子系统 的测试信息，其中，待测子系统的测试信息用于指示监控节点执行测试报 文时，待测子系统的总线的信息。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式 中所描述的示例，本实施例在此不再赘述。
实施例9
本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存 储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述 任一项方法实施例中的步骤。
可选地，上述电子装置还可以包括传输设备以及输入输出设备，其中， 该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
可选地，在本实施例中，上述处理器可以被设置为通过计算机程序执 行以下步骤：
S1，在总线中设置多个监控节点，每一个监控节点设置在总线中的一 个待测子系统之中；其中，多个监控节点之间采用环形拓扑结构进行串接；
S2，接收并执行测试报文，获取待测子系统的测试信息，待测子系统 的测试信息用于指示监控节点执行测试报文时，待测子系统的总线的信息；
其中，测试报文由控制模块根据获取的测试向量下发至多个监控节点 之间进行传输。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式 中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤 可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者 分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执 行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来 执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的 步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模 块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特 定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于 本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原 则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护 范围之内。

Claims (41)

1.一种总线监控装置，其特征在于，包括：
多个监控模块，设置在总线之中，每一个所述监控模块分别配置为设置在所述总线中的一个待测子系统之中；其中，多个所述监控模块之间采用环形拓扑结构进行串接；
控制模块，用于获取测试向量，并根据所述测试向量下发测试报文至所述多个监控模块之间进行传输；
所述监控模块用于执行所述测试报文，并获取所述待测子系统的测试信息，其中，所述待测子系统的所述测试信息用于指示所述监控模块执行所述测试报文时，所述待测子系统的总线的信息。
2.根据权利要求1所述的装置，其特征在于，所述控制模块用于根据所述测试向量下发测试报文至所述多个监控模块之间进行传输，包括：
所述控制模块用于获取所述测试向量，对所述测试向量进行解析以得到所述测试报文，并下发所述测试报文至所述多个监控模块之间进行传输。
3.根据权利要求1或2所述的装置，其特征在于，所述控制模块用于根据所述测试向量下发测试报文至所述多个监控模块之间进行传输，还包括：
所述控制模块用于获取所述测试向量，对所述测试向量进行解析以得到所述测试报文；
根据所述测试报文生成配置报文，并下发所述配置报文至所述总线中的多个所述待测子系统，其中，所述配置报文用于指示多个所述待测子系统根据所述配置报文进行配置处理；
多个所述待测子系统完成所述配置处理后，下发所述测试报文至所述多个监控模块之间进行传输。
4.根据权利要求1所述的装置，其特征在于，所述测试报文包括多个测试子报文，每一个所述测试子报文携带有第一标识信息，所述第一标识信息用于标识所述待测子系统；
所述测试子报文用于根据所述第一标识信息指示所述监控模块执行所述测试子报文，其中，所述监控模块为设置在所述第一标识信息标识的所述待测子系统之中的所述监控模块。
5.根据权利要求1所述的装置，其特征在于，所述监控模块包括第一监控实施单元以及第二监控实施单元，所述第一监控实施单元用于获取所述待测子系统的第一测试信息，所述第二监控实施单元用于获取所述待测子系统的第二测试信息；
其中，所述待测子系统的所述第一测试信息包括所述待测子系统的总线的写地址通道、写数据通道及写响应通道的信息；所述待测子系统的所述第二测试信息包括所述待测子系统的总线的读地址通道及读数据通道的信息。
6.根据权利要求5所述的装置，其特征在于，所述监控模块用于执行所述测试报文，并获取所述待测子系统的测试信息，包括：
所述监控模块用于在所述待测子系统的总线的地址通道、数据通道、响应通道之间满足预设的触发顺序条件的情形下，获取所述待测子系统的测试信息；
其中，所述待测子系统的总线的地址通道、数据通道、响应通道之间满足预设的触发顺序条件包括以下至少之一：
当所述地址通道作为所述监控模块的匹配对象时，所述触发顺序条件为所述数据通道优先于所述地址通道触发；
当所述数据通道作为所述监控模块的匹配对象时，所述触发顺序条件为所述地址通道优先于所述数据通道触发；
当所述响应通道作为所述监控模块的匹配对象时，所述触发顺序条件为所述地址通道以及所述数据通道均优先于所述响应通道触发。
7.根据权利要求5所述的装置，其特征在于，所述监控模块用于执行所述测试报文，并获取所述待测子系统的测试信息，包括：
所述监控模块用于获取所述待测子系统的总线的所述写地址通道、所述写数据通道、所述写响应通道、所述读地址通道、所述读数据通道在预设范围内的总线握手信息。
8.根据权利要求5所述的装置，其特征在于，所述监控模块用于执行所述测试报文，并获取所述待测子系统的测试信息，包括：
所述监控模块用于获取所述待测子系统的总线的所述写地址通道以及所述写响应通道之间成功握手的次数，与所述读地址通道以及读响应通道之间成功握手的次数的差值；
在满足以下预设条件的情形下，所述监控模块还用于上报静默超时中断：所述差值非零，所述差值保持不变的时间超过预设阈值。
9.根据权利要求5所述的装置，其特征在于，所述监控模块用于执行所述测试报文，并获取所述待测子系统的测试信息，包括：
所述监控模块用于获取所述待测子系统的总线的所述写地址通道以及所述读地址通道在预设范围内的地址信息，其中，所述预设范围内的地址信息用于指示当前时刻起计算的OUTSTANGING笔地址信息。
10.根据权利要求1所述的装置，其特征在于，所述监控模块用于获取所述待测子系统的测试信息，包括：
所述监控模块用于获取所述待测子系统的所述测试信息，并将所述测试信息发送至所述控制模块。
11.根据权利要求1或10所述的装置，其特征在于，所述监控模块用于获取所述待测子系统的测试信息，还包括：
所述监控模块用于获取所述待测子系统的所述测试信息，并按照预设帧格式对所述测试信息进行封装，将封装后的所述测试信息发送至所述控制模块。
12.根据权利要求11所述的装置，其特征在于，所述封装后的所述测试信息中携带有第二标识信息，所述第二标识信息用于标识所述控制模块。
13.根据权利要求10所述的装置，其特征在于，所述装置还包括：
测试主机，用于生成预设的所述测试向量；
异步收发传输器，用于将所述测试向量发送至所述控制模块，以及接收所述控制模块的发送的所述测试信息。
14.一种总线监控方法，其特征在于，应用于控制模块，所述方法包括：
在总线中设置多个监控节点，每一个所述监控节点设置在所述总线中的一个待测子系统之中；其中，多个所述监控节点之间采用环形拓扑结构进行串接；
获取测试向量，并根据所述测试向量下发测试报文至所述多个监控节点之间进行传输；
其中，所述测试向量用于指示所述监控节点执行所述测试报文，并获取所述待测子系统的测试信息，其中，所述待测子系统的所述测试信息用于指示所述监控节点执行所述测试报文时，所述待测子系统的总线的信息。
15.根据权利要求14所述的方法，其特征在于，所述获取测试向量，并根据所述测试向量下发测试报文至所述多个监控节点之间进行传输，包括：
获取所述测试向量，对所述测试向量进行解析以得到所述测试报文，并下发所述测试报文至所述多个监控节点之间进行传输。
16.根据权利要求14或15所述的方法，其特征在于，所述获取测试向量，并根据所述测试向量下发测试报文至所述多个监控节点之间进行传输，还包括：
获取所述测试向量，对所述测试向量进行解析以得到所述测试报文；
根据所述测试报文生成配置报文，并下发所述配置报文至所述总线中的多个所述待测子系统，其中，所述配置报文用于指示多个所述待测子系统根据所述配置报文进行配置处理；
多个所述待测子系统完成所述配置处理后，下发所述测试报文至所述多个监控节点之间进行传输。
17.根据权利要求14所述的方法，其特征在于，
所述测试报文包括多个测试子报文，每一个所述测试子报文携带有第一标识信息，所述第一标识信息用于标识所述待测子系统；
所述测试子报文用于根据所述第一标识信息指示所述监控节点执行所述测试子报文，其中，所述监控节点为设置在所述第一标识信息标识的所述待测子系统之中的所述监控节点。
18.根据权利要求14所述的方法，其特征在于，所述测试向量用于指示所述监控节点执行所述测试报文，并获取所述待测子系统的测试信息，包括：
分时复用第一监控实施单元获取所述待测子系统的总线的写地址通道、写数据通道及写响应通道的信息；以及
分时复用第二监控实施单元获取所述待测子系统的总线的读地址通道及读数据通道的信息；
其中，所述第一监控实施单元与所述第二监控实施单元均设置在所述监控节点之中。
19.根据权利要求18所述的方法，其特征在于，所述测试向量用于指示所述监控节点执行所述测试报文，并获取所述待测子系统的测试信息，包括：
指示所述监控节点在所述待测子系统的总线的地址通道、数据通道、响应通道之间满足预设的触发顺序条件的情形下，获取所述待测子系统的测试信息；
其中，所述待测子系统的总线的地址通道、数据通道、响应通道之间满足预设的触发顺序条件包括以下至少之一：
当所述地址通道作为所述监控节点的匹配对象时，所述触发顺序条件为所述数据通道优先于所述地址通道触发；
当所述数据通道作为所述监控节点的匹配对象时，所述触发顺序条件为所述地址通道优先于所述数据通道触发；
当所述响应通道作为所述监控节点的匹配对象时，所述触发顺序条件为所述地址通道以及所述数据通道均优先于所述响应通道触发。
20.根据权利要求18所述的方法，其特征在于，所述测试向量用于指示所述监控节点执行所述测试报文，并获取所述待测子系统的测试信息，包括：
指示所述监控节点获取所述待测子系统的总线的所述写地址通道、所述写数据通道、所述写响应通道、所述读地址通道、所述读数据通道在预设范围内的总线握手信息。
21.根据权利要求18所述的方法，其特征在于，所述测试向量用于指示所述监控节点执行所述测试报文，并获取所述待测子系统的测试信息，包括：
指示所述监控节点获取所述待测子系统的总线的所述写地址通道以及所述写响应通道之间成功握手的次数，与所述读地址通道以及读响应通道之间成功握手的次数的差值；
在满足以下预设条件的情形下，所述监控节点还用于上报静默超时中断：所述差值非零，所述差值保持不变的时间超过预设阈值。
22.根据权利要求18所述的方法，其特征在于，所述测试向量用于指示所述监控节点执行所述测试报文，并获取所述待测子系统的测试信息，包括：
指示所述监控节点获取所述待测子系统的总线的所述写地址通道以及所述读地址通道在预设范围内的地址信息，其中，所述预设范围内的地址信息用于指示当前时刻起计算的OUTSTANGING笔地址信息。
23.根据权利要求14所述的方法，其特征在于，所述测试向量用于指示所述监控节点执行所述测试报文，并获取所述待测子系统的测试信息，还包括：
所述测试向量用于指示所述监控节点获取所述待测子系统的所述测试信息，并将所述测试信息发送至所述控制模块。
24.根据权利要求14或22所述的方法，其特征在于，所述测试向量用于指示所述监控节点执行所述测试报文，并获取所述待测子系统的测试信息，还包括：
所述测试向量用于指示获取所述待测子系统的所述测试信息，并按照预设帧格式对所述测试信息进行封装，将封装后的所述测试信息发送至所述控制模块。
25.根据权利要求24所述的方法，其特征在于，所述封装后的所述测试信息中携带有第二标识信息，所述第二标识信息用于标识所述控制模块。
26.一种总线监控方法，其特征在于，应用于监控节点，所述方法包括：
在总线中设置多个监控节点，每一个所述监控节点设置在所述总线中的一个待测子系统之中；其中，多个所述监控节点之间采用环形拓扑结构进行串接；
接收并执行测试报文，获取所述待测子系统的测试信息，所述待测子系统的所述测试信息用于指示所述监控节点执行所述测试报文时，所述待测子系统的总线的信息；
其中，所述测试报文由控制模块根据获取的测试向量下发至所述多个监控节点之间进行传输。
27.根据权利要求26所述的方法，其特征在于，所述控制模块根据获取的测试向量下发至所述多个监控节点之间进行传输，包括：
所述控制模块获取所述测试向量，对所述测试向量进行解析以得到所述测试报文，并下发所述测试报文至所述多个监控节点之间进行传输。
28.根据权利要求26或27所述的方法，其特征在于，所述控制模块根据获取的测试向量下发至所述多个监控节点之间进行传输，还包括：
所述控制模块获取所述测试向量，对所述测试向量进行解析以得到所述测试报文；
根据所述测试报文生成配置报文，并下发所述配置报文至所述总线中的多个所述待测子系统，其中，所述配置报文用于指示多个所述待测子系统根据所述配置报文进行配置处理；
多个所述待测子系统完成所述配置处理后，下发所述测试报文至所述多个监控节点之间进行传输。
29.根据权利要求26所述的方法，其特征在于，
所述测试报文包括多个测试子报文，每一个所述测试子报文携带有第一标识信息，所述第一标识信息用于标识所述待测子系统；
所述测试子报文用于根据所述第一标识信息指示所述监控节点执行所述测试子报文，其中，所述监控节点为设置在所述第一标识信息标识的所述待测子系统之中的所述监控节点。
30.根据权利要求26所述的方法，其特征在于，所述接收并执行测试报文，获取所述待测子系统的测试信息，包括：
分时复用第一监控实施单元获取所述待测子系统的总线的写地址通道、写数据通道及写响应通道的信息；以及
分时复用第二监控实施单元获取所述待测子系统的总线的读地址通道及读数据通道的信息；
其中，所述第一监控实施单元与所述第二监控实施单元均设置在所述监控节点之中。
31.根据权利要求30所述的方法，其特征在于，所述接收并执行测试报文，获取所述待测子系统的测试信息，包括：
在所述待测子系统的总线的地址通道、数据通道、响应通道之间满足预设的触发顺序条件的情形下，获取所述待测子系统的测试信息；
其中，所述待测子系统的总线的地址通道、数据通道、响应通道之间满足预设的触发顺序条件包括以下至少之一：
当所述地址通道作为所述监控节点的匹配对象时，所述触发顺序条件为所述数据通道优先于所述地址通道触发；
当所述数据通道作为所述监控节点的匹配对象时，所述触发顺序条件为所述地址通道优先于所述数据通道触发；
当所述响应通道作为所述监控节点的匹配对象时，所述触发顺序条件为所述地址通道以及所述数据通道均优先于所述响应通道触发。
32.根据权利要求30所述的方法，其特征在于，所述接收并执行测试报文，获取所述待测子系统的测试信息，包括：
获取所述待测子系统的总线的所述写地址通道、所述写数据通道、所述写响应通道、所述读地址通道、所述读数据通道在预设范围内的总线握手信息。
33.根据权利要求30所述的方法，其特征在于，所述接收并执行测试报文，获取所述待测子系统的测试信息，包括：
获取所述待测子系统的总线的所述写地址通道以及所述写响应通道之间成功握手的次数，与所述读地址通道以及读响应通道之间成功握手的次数的差值；
在满足以下预设条件的情形下，所述监控节点还用于上报静默超时中断：所述差值非零，所述差值保持不变的时间超过预设阈值。
34.根据权利要求30所述的方法，其特征在于，所述接收并执行测试报文，获取所述待测子系统的测试信息，包括：
获取所述待测子系统的总线的所述写地址通道以及所述读地址通道在预设范围内的地址信息，其中，所述预设范围内的地址信息用于指示当前时刻起计算的OUTSTANGING笔地址信息。
35.根据权利要求26所述的方法，其特征在于，所述接收并执行测试报文，获取所述待测子系统的测试信息，还包括：
获取所述待测子系统的所述测试信息，并将所述测试信息发送至所述控制模块。
36.根据权利要求26或35所述的方法，其特征在于，所述接收并执行测试报文，获取所述待测子系统的测试信息，还包括：
获取所述待测子系统的所述测试信息，并按照预设帧格式对所述测试信息进行封装，将封装后的所述测试信息发送至所述控制模块。
37.根据权利要求36所述的方法，其特征在于，所述封装后的所述测试信息中携带有第二标识信息，所述第二标识信息用于标识所述控制模块。
38.一种总线监控装置，其特征在于，应用于控制模块，所述装置包括：
第一拓扑单元，用于在总线中设置多个监控节点，每一个所述监控节点设置在所述总线中的一个待测子系统之中；其中，多个所述监控节点之间采用环形拓扑结构进行串接；
控制单元，用于获取测试向量，并根据所述测试向量下发测试报文至所述多个监控节点之间进行传输；
其中，所述测试向量用于指示所述监控节点执行所述测试报文，并获取所述待测子系统的测试信息，其中，所述待测子系统的所述测试信息用于指示所述监控节点执行所述测试报文时，所述待测子系统的总线的信息。
39.一种总线监控装置，其特征在于，应用于监控节点，所述装置包括：
第二拓扑单元，用于在总线中设置多个监控节点，每一个所述监控节点设置在所述总线中的一个待测子系统之中；其中，多个所述监控节点之间采用环形拓扑结构进行串接；
监控单元，用于接收并执行测试报文，获取所述待测子系统的测试信息，所述待测子系统的所述测试信息用于指示所述监控节点执行所述测试报文时，所述待测子系统的总线的信息；
其中，所述测试报文由控制模块根据获取的测试向量下发至所述多个监控节点之间进行传输。
40.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求14至25、权利要求26至37任一项中所述的方法。
41.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求14至25、权利要求26至37任一项中所述的方法。
CN201910578843.2A 2019-06-28 2019-06-28 总线监控装置及方法、存储介质、电子装置 Active CN112148537B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201910578843.2A CN112148537B (zh) 2019-06-28 2019-06-28 总线监控装置及方法、存储介质、电子装置
KR1020217038522A KR20210154249A (ko) 2019-06-28 2020-06-15 버스 모니터링 장치 및 방법, 저장 매체, 전자장치
JP2021569023A JP7383053B2 (ja) 2019-06-28 2020-06-15 バス監視方法、記憶媒体及び電子装置
EP20832404.6A EP3961403A4 (en) 2019-06-28 2020-06-15 BUS MONITORING DEVICE AND METHOD, STORAGE MEDIA AND ELECTRONIC DEVICE
US17/609,653 US20220206887A1 (en) 2019-06-28 2020-06-15 Bus monitoring device and method, storage medium, and electronic device
PCT/CN2020/096133 WO2020259339A1 (zh) 2019-06-28 2020-06-15 总线监控装置及方法、存储介质、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910578843.2A CN112148537B (zh) 2019-06-28 2019-06-28 总线监控装置及方法、存储介质、电子装置

Publications (2)

Publication Number Publication Date
CN112148537A true CN112148537A (zh) 2020-12-29
CN112148537B CN112148537B (zh) 2023-10-27

Family

ID=73891198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910578843.2A Active CN112148537B (zh) 2019-06-28 2019-06-28 总线监控装置及方法、存储介质、电子装置

Country Status (6)

Country Link
US (1) US20220206887A1 (zh)
EP (1) EP3961403A4 (zh)
JP (1) JP7383053B2 (zh)
KR (1) KR20210154249A (zh)
CN (1) CN112148537B (zh)
WO (1) WO2020259339A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114666252A (zh) * 2022-05-25 2022-06-24 苏州英特模汽车科技有限公司 台架测试系统及方法
CN115685785B (zh) * 2022-12-29 2023-05-12 摩尔线程智能科技(北京)有限责任公司 通用总线模型和仿真测试的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030061020A1 (en) * 2001-09-21 2003-03-27 Sam Michael Test and debug processor and method
CN103903651A (zh) * 2012-12-25 2014-07-02 上海华虹宏力半导体制造有限公司 双线串行端口内建自测电路及其通讯方法
CN106844118A (zh) * 2016-12-30 2017-06-13 成都傅立叶电子科技有限公司 一种基于Tbus总线标准的片内总线测试系统
CN108802601A (zh) * 2018-06-21 2018-11-13 记忆科技(深圳)有限公司 环路传输的芯片测试方法、装置及计算机设备
CN109617767A (zh) * 2019-02-22 2019-04-12 盛科网络（苏州）有限公司 一种在芯片中报文环回处理的实时调试方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453992A (en) * 1993-08-02 1995-09-26 Texas Instruments Incorporated Method and apparatus for selectable parallel execution of test operations
US5570425A (en) * 1994-11-07 1996-10-29 Digisonix, Inc. Transducer daisy chain
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
WO2006109728A1 (ja) 2005-04-11 2006-10-19 Matsushita Electric Industrial Co., Ltd. システム性能プロファイリング装置
US9170901B2 (en) * 2009-08-18 2015-10-27 Lexmark International, Inc. System and method for analyzing an electronics device including a logic analyzer
CN101788947B (zh) 2010-02-09 2012-10-17 华为技术有限公司 系统总线的监测方法、系统总线监测器及片上系统
US8855962B2 (en) * 2012-02-22 2014-10-07 Freescale Semiconductor, Inc. System for testing electronic circuits
US8832664B2 (en) 2012-07-20 2014-09-09 Intel Mobile Communications GmbH Method and apparatus for interconnect tracing and monitoring in a system on chip
CN104919763A (zh) 2012-11-29 2015-09-16 松下知识产权经营株式会社 通信装置、具有通信装置的路由器、总线系统以及具有总线系统的半导体电路的电路基板
US10833679B2 (en) * 2018-12-28 2020-11-10 Intel Corporation Multi-purpose interface for configuration data and user fabric data

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030061020A1 (en) * 2001-09-21 2003-03-27 Sam Michael Test and debug processor and method
CN103903651A (zh) * 2012-12-25 2014-07-02 上海华虹宏力半导体制造有限公司 双线串行端口内建自测电路及其通讯方法
CN106844118A (zh) * 2016-12-30 2017-06-13 成都傅立叶电子科技有限公司 一种基于Tbus总线标准的片内总线测试系统
CN108802601A (zh) * 2018-06-21 2018-11-13 记忆科技(深圳)有限公司 环路传输的芯片测试方法、装置及计算机设备
CN109617767A (zh) * 2019-02-22 2019-04-12 盛科网络（苏州）有限公司 一种在芯片中报文环回处理的实时调试方法及装置

Also Published As

Publication number Publication date
JP2022534210A (ja) 2022-07-28
CN112148537B (zh) 2023-10-27
EP3961403A1 (en) 2022-03-02
WO2020259339A1 (zh) 2020-12-30
EP3961403A4 (en) 2022-06-22
US20220206887A1 (en) 2022-06-30
JP7383053B2 (ja) 2023-11-17
KR20210154249A (ko) 2021-12-20

Similar Documents

Publication Publication Date Title
CN110050441B (zh) 在故障情况下实时捕获流量以进行协议调试
CN105868149B (zh) 一种串口信息的传输方法和装置
US7398437B2 (en) Method and system for multi-user channel allocation for a multi-channel analyzer
CN100365994C (zh) 用于调试以太网的方法和装置
CN108009065B (zh) 监控axi总线的方法和装置
CN112653600A (zh) 基于usb网卡的网卡性能测试方法、装置及电子设备
US8639986B2 (en) Firmware tracing in a storage data communication system
CN105183575A (zh) 处理器故障的诊断方法、装置及系统
WO2017032112A1 (zh) 一种与无中央处理器单板通讯的方法及通讯设备
CN112148537B (zh) 总线监控装置及方法、存储介质、电子装置
CN109471763B (zh) 抓取NVME硬盘trace的方法、装置、设备及系统
CN114338493A (zh) 基于网络协议栈的ncsi测试方法、系统、装置及存储介质
CN109885420B (zh) 一种PCIe链路故障的分析方法、BMC及存储介质
CN115599617A (zh) 总线检测方法、装置、服务器及电子设备
CN113535578B (zh) 一种cts测试方法、装置及测试设备
CN115454896A (zh) 基于smbus的ssd mctp控制消息验证方法、装置、计算机设备及存储介质
JP4736135B2 (ja) カード間通信を行う内部バス解析システム、その方法及びそのプログラム
KR20060023862A (ko) 캔 네트워크 관리 시스템 및 이의 테스트 및 디버깅 방법
US20240159812A1 (en) Method for monitoring in a distributed system
CN115643223B (zh) 一种中断信号传输方法及装置
CN113608935B (zh) 一种测试网卡的方法、系统、设备及介质
CN112527458B (zh) 一种嵌入式系统的测试方法和测试系统
CN115632960A (zh) 一种故障注入的触发方法、装置、设备及可读存储介质
CN118051366A (zh) 故障处理方法及计算设备
JP2998439B2 (ja) 回線制御装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant