CN108802601A - 环路传输的芯片测试方法、装置及计算机设备 - Google Patents

Abstract

本发明涉及环路传输的芯片测试方法、装置及计算机设备，该方法包括获取环路传输编码，判断环路传输编码是否为写操作的环路传输编码；若是，则根据环路总线以及环路模式对待测模块进行寄存器配置；若否，则根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取。本发明通过按照环路传输编码的规范，并利用环路总线输入待测模块的编号，以环路模式输入寄存器地址，当编码是写操作的编码时，以环路模式输入数据，进行寄存器配置，若编码为读操作的编码时，读取寄存器所对应的数据并输出，有效地减少芯片的测试模式和IO引脚数量，既减轻了实现难度，又减少测试模式以及测试时间，从而节省芯片成本。

Description

环路传输的芯片测试方法、装置及计算机设备

技术领域

本发明涉及芯片测试方法，更具体地说是指环路传输的芯片测试方法、装置及计算机设备。

背景技术

集成电路设计中，可测试性设计已经作为设计流程中重要的一环，芯片中集成的逻辑单元如微处理器、存储器、数字信号处理器(Digital Signal Processors,DSPs)普遍都带有自建测试模块(BIST)，以及需要对芯片内部某些重要模拟单元进行测试等等，普遍采用的方法是对芯片设定多种工作模式，将测试引脚或者通过特定接口如JTAG连接到芯片IO上，在各个模式下分别进行测试。这样，不仅导致了芯片IO数量的增加，而且导致在对单颗芯片测试时，需要制定的测试模式越来越多，需要的总测试向量个数变得越来越大，最终导致集成电路设计中，测试成本占有芯片成本的比例越来越大，而测试成本和测试时间是成正比的，即单颗芯片测试时间越长，则测试成本就越高。

因此，有必要设计一种新的测试方法，实现在节省芯片成本基础上，减轻实现难度，又能减少测试时间，从而减少测试成本。

发明内容

本发明的目的在于克服现有技术的缺陷，提供环路传输的芯片测试方法、装置及计算机设备。

为实现上述目的，本发明采用以下技术方案：环路传输的芯片测试方法，包括：

获取环路传输编码，判断环路传输编码是否为写操作的环路传输编码；

若是，则根据环路总线以及环路模式对待测模块进行寄存器配置；

若否，则根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取。

其进一步技术方案为：获取环路传输编码，判断环路传输编码是否为读操作的环路传输编码的步骤，包括以下具体步骤：

获取串行的环路传输编码，并传输给下一个待测模块的环路传输从机控制逻辑；

将串行的环路传输编码转换为并行的环路传输编码，并进行存储；

判断并行的环路传输编码是否为系统内对应的写操作的环路传输编码；

若是，则环路传输编码为写操作的环路传输编码；

若否，则环路传输编码为读操作的环路传输编码。

其进一步技术方案为：根据环路总线以及环路模式对待测模块进行寄存器配置的步骤，包括以下具体步骤：

通过环路总线输入待测模块的编号；

以环路模式输入寄存器地址以及数据；

根据编号、地址和数据进行寄存器配置。

其进一步技术方案为：根据编号、地址和数据进行寄存器配置的步骤，包括以下具体步骤：

存储寄存器地址；

暂存数据；

将暂存的数据存储至寄存器地址对应的寄存器内。

其进一步技术方案为：根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取的步骤，包括以下具体步骤：

通过环路总线输入待测模块的编号；

以环路模式输入寄存器地址；

根据编号和地址进行读取状态以及测试结果。

其进一步技术方案为：根据编号和地址进行读取状态以及测试结果的步骤，包括以下具体步骤：

存储寄存器地址；

根据寄存器地址读取数值；

将读取的数值进行并行转串行处理并输出。

本发明还提供了环路传输的芯片测试装置，包括有：

编码判断单元，用于获取环路传输编码，判断环路传输编码是否为读操作的环路传输编码；

写操作处理单元，用于若是，则根据环路总线以及环路模式对待测模块进行寄存器配置；

读操作处理单元，用于若否，则根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取。

其进一步技术方案为：所述编码判断单元包括有：

串行传输逻辑模块，用于获取串行的环路传输编码，并传输给下一个待测模块的环路传输从机控制逻辑；

串并转换模块，用于将串行的环路传输编码转换为并行的环路传输编码，并进行存储；

编码判断模块，用于判断并行的环路传输编码是否为系统内对应的写操作的环路传输编码；若是，则环路传输编码为写操作的环路传输编码；若否，则环路传输编码为读操作的环路传输编码。

其进一步技术方案为：所述写操作处理单元包括有：

编号输入模块，用于通过环路总线输入待测模块的编号；

信息输入模块，用于以环路模式输入寄存器地址以及数据；

配置模块，用于根据编号、地址和数据进行寄存器配置。

本发明还提供了一种计算机设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的环路传输的芯片测试方法。

本发明与现有技术相比的有益效果是：本发明的环路传输的芯片测试方法，通过按照环路传输编码的规范，并利用环路总线输入待测模块的编号，以环路模式输入寄存器地址，当编码是写操作的编码时，还需以环路模式输入数据，进行寄存器配置，若编码为读操作的编码时，则读取寄存器所对应的数据并输出，有效地减少芯片的测试模式和IO引脚数量，采用两个IO引脚可同时配置内部多个测试向量同时进行，且独立于芯片内部原有的系统，既减轻了实现难度，又减少测试模式以及测试时间，从而节省芯片成本。

下面结合附图和具体实施例对本发明作进一步描述。

附图说明

图1为本发明具体实施例提供的编码规范的曲线示意图；

图2为本发明具体实施例提供的环路传输的芯片测试方法的示意流程图；

图3为本发明具体实施例提供的判断环路传输编码是否为读操作的环路传输编码的示意流程图；

图4为本发明具体实施例提供的根据环路总线以及环路模式对待测模块进行寄存器配置的示意流程图；

图5为本发明具体实施例提供的根据编号、地址和数据进行寄存器配置的子步骤的示意流程图；

图6为本发明具体实施例提供的根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取的示意流程图；

图7为本发明具体实施例提供的根据编号和地址进行读取状态以及测试结果的示意流程图；

图8为本发明具体实施例提供的环路传输的芯片测试装置的示意性框图；

图9为本发明具体实施例提供的编码判断单元的示意性框图；

图10为本发明具体实施例提供的写操作处理单元的示意性框图；

图11为本发明具体实施例提供的寄存器配置模块的示意性框图；

图12为本发明具体实施例提供的读操作处理单元的示意性框图；

图13为本发明具体实施例提供的读取模块的示意性框图；

图14为本发明具体实施例提供的一种计算机设备的示意性框图；

图15为本发明具体实施例提供的环路测试系统的示意性框图。

具体实施方式

为了更充分理解本发明的技术内容，下面结合具体实施例对本发明的技术方案进一步介绍和说明，但不局限于此。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如图1～15所示的具体实施例，本实施例提供的环路传输的芯片测试方法、装置及计算机设备，可以运用在多个芯片多个重要模拟单元进行测试，实现在节省芯片成本基础上，减轻实现难度，又能减少测试时间，从而减少测试成本。

请参阅图2，图2是本申请一实施例提供的一种环路传输的芯片测试方法的示意流程图。如图2所示，该环路传输的芯片测试方法包括步骤S101～S103。

S101、获取环路传输编码，判断环路传输编码是否为写操作的环路传输编码。

具体地，主机端会输入该环形传输编码，用户操作时，只需要点击进行写操作或者读操作的按键等可操作性的触摸单元，主机端接收该触摸单元的出发信号后，则会向测试系统输入一个环路传输编码，以该编码判断进行写操作还是读操作。

在一实施例中，请参阅图3，该步骤S101可包括S1011～S1015。

S1011、获取串行的环路传输编码，并传输给下一个待测模块的环路传输从机控制逻辑。

如图15所示，获取到环路传输编码后，需要将该编码依次传输至其他待测模块，通过多次的串行操作操作，输入到第一级待测模块的环路传输从机控制逻辑，然后一环环传输下去，从机控制逻辑根据对应的编号和地址判断，可同时配置多个待测模块的寄存器以及测试向量，从而多个待测模块可以同时进行测试。

S1012、将串行的环路传输编码转换为并行的环路传输编码，并进行存储；

具体是为了用于异步处理，环路传输从机逻辑集成至每个待测模块接口中，将所有的环路传输从机控制逻辑以菊花链形式级联，无需其它额外的逻辑单元，在不影响芯片原有功能的基础上，即可实现芯片内部逻辑的读写以及测试。

S1013、判断并行的环路传输编码是否为系统内对应的写操作的环路传输编码；

S1014、若是，则环路传输编码为写操作的环路传输编码；

S1015、若否，则环路传输编码为读操作的环路传输编码。

根据编码的内容判断其所归属的操作，并根据归属的操作进行读或者写操作处理。

S102、若是，则根据环路总线以及环路模式对待测模块进行寄存器配置。

具体地，若是写操作的环路传输编码，则如图1所示，初始状态时，环路传输系统中信号为低电平，传输开始时，以高电平作为开始指示信号，后续写控制指令为高电平，后续包括x位的待测模块编号、y位的寄存器地址以及寄存器对应的z位数值，以结束低电平结束传输，完成写入所需信息，以便于进行数据的写入。

在一实施例中，请参阅图4，上述的步骤S102可包括步骤S1021～S1023。

S1021、通过环路总线输入待测模块的编号。

根据输入的待测模块的编号，采用图1所示的编码规范，进行写操作处理。

S1022、以环路模式输入寄存器地址以及数据。

采用环路模式输入是为了使得各个待测模块均接收到主机端输入的信息，以便于进行对多个待测模块同时进行配置，减少测试时间，提高测试效率。

S1023、根据编号、地址和数据进行寄存器配置。

在一实施例中，请参阅图5，该步骤S1023可包括S1023a～S1023c：

S1023a、存储寄存器地址；

S1023b、暂存数据；

S1023c、将暂存的数据存储至寄存器地址对应的寄存器内。

当完成编号输入后，以环路模式输入寄存器地址流程，此时已通过其内部环路传输从机控制逻辑，将地址数据暂存储于相应模块中，然后根据输入的数据，进行待测模块内部寄存器的写操作，将数据写入相应的寄存器中，因环路总线操作与串行输入不同步，需要主机等待环路传输完成或者等待一定时间后，写寄存器操作完成，通过多次的写操作后，此时芯片内部待测模块配置完成，然后进行自测程序。

S103、若否，则根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取。

请参阅图1，初始状态时，环路传输系统中信号为低电平，传输开始时，以高电平作为开始指示信号，后续读控制指令为低电平，后续包括x位的模块编码以及y位的寄存器地址。而对应的z位数值，即为y为寄存器地址对应的数据，最后以结束低电平结束传输。

在一实施例中，请参阅图6，上述的步骤S103可包括S1031～S1033：

S1031、通过环路总线输入待测模块的编号；

根据输入的待测模块的编号，采用图1所示的编码规范，进行读操作处理。

S1032、以环路模式输入寄存器地址；

采用环路模式输入是为了使得各个待测模块均接收到主机端输入的信息，以便于进行对多个待测模块同时进行读取数据，减少测试时间，提高测试效率。

S1033、根据编号和地址进行读取状态以及测试结果。

在一实施例中，请参阅图7，上述的步骤S1033可包括S1033a～S1033c：

S1033a、存储寄存器地址；

S1033b、根据寄存器地址读取数值；

S1033c、将读取的数值进行并行转串行处理并输出。

当完成待测模块的编号输入后，以环路模式输入寄存器地址，此时已通过其内部环路传输从机控制逻辑，将地址数据存储于相应模块中，然后读取对应地址寄存器的数值，将读取的数值，通过并行转串行逻辑，输入到环路传输系统中，读寄存器操作完成，通过多次的读操作后，可获取芯片内部待测模块的状态、测试结果等。

采用两个IO引脚(即环路总线的IO引脚)，可同时配置内部多个测试向量同时进行，且独立于芯片内部原有的系统，既减轻了实现难度，又减少测试模式以及测试时间，从而节省芯片成本，有效地减少芯片的测试模式和IO引脚数量。

只采用2个芯片引脚，而JTAG配置引脚需要5个，如芯片中有四个逻辑单元都带有JTAG，则总共需要20个引脚，而采用本发明总共只需要2个引脚；如四个逻辑单元分别测试时间为n，则总共需要4n时间，而主要通过环路传输控制逻辑，对多个逻辑单元同时进行配置，同时进行测试，最短可缩短为n。

上述的环路传输的芯片测试方法，通过按照环路传输编码的规范，并利用环路总线输入待测模块的编号，以环路模式输入寄存器地址，当编码是写操作的编码时，还需以环路模式输入数据，进行寄存器配置，若编码为读操作的编码时，则读取寄存器所对应的数据并输出，有效地减少芯片的测试模式和IO引脚数量，采用两个IO引脚可同时配置内部多个测试向量同时进行，且独立于芯片内部原有的系统，既减轻了实现难度，又减少测试模式以及测试时间，从而节省芯片成本。

请参照图8，图8是为具体实施例提供的环路传输的芯片测试装置的示意性框图；如图8所示，环路传输的芯片测试装置，包括有：

编码判断单元1，用于获取环路传输编码，判断环路传输编码是否为读操作的环路传输编码。

写操作处理单元2，用于若是，则根据环路总线以及环路模式对待测模块进行寄存器配置。

读操作处理单元3，用于若否，则根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取。

具体地，如图9所示，编码判断单元1包括有：

串行传输逻辑模块11，用于获取串行的环路传输编码，并传输给下一个待测模块的环路传输从机控制逻辑。

串并转换模块12，用于将串行的环路传输编码转换为并行的环路传输编码，并进行存储。

编码判断模块13，用于判断并行的环路传输编码是否为系统内对应的写操作的环路传输编码；若是，则环路传输编码为写操作的环路传输编码；若否，则环路传输编码为读操作的环路传输编码。

另外，如图10所示，写操作处理单元2包括有：

编号输入模块21，用于通过环路总线输入待测模块的编号；

信息输入模块22，用于以环路模式输入寄存器地址以及数据；

配置模块23，用于根据编号、地址和数据进行寄存器配置。

如图11所示，上述的配置模块23包括有：

写地址子模块231，用于存储寄存器地址；

写数据子模块232，用于暂存数据；

寄存器配置子模块233，用于将暂存的数据存储至寄存器地址对应的寄存器内。

如图12所示，上述的读操作处理单元3包括有：

编号获取模块31，用于通过环路总线输入待测模块的编号；

地址输入模块32，用于以环路模式输入寄存器地址；

读取模块33，用于根据编号和地址进行读取状态以及测试结果。

如图13所示，上述的读取模块33包括有：

读地址子模块331，用于存储寄存器地址；

读数据选取子模块332，用于根据寄存器地址读取数值；

读数据传输子模块333，用于将读取的数值进行并行转串行处理并输出。

上述的环路传输的芯片测试装置，通过按照环路传输编码的规范，并利用环路总线输入待测模块的编号，以环路模式输入寄存器地址，当编码是写操作的编码时，还需以环路模式输入数据，进行寄存器配置，若编码为读操作的编码时，则读取寄存器所对应的数据并输出，有效地减少芯片的测试模式和IO引脚数量，采用两个IO引脚可同时配置内部多个测试向量同时进行，且独立于芯片内部原有的系统，既减轻了实现难度，又减少测试模式以及测试时间，从而节省芯片成本。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的环路传输的芯片测试装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

上述环路传输的芯片测试装置可以实现为一种计算机程序的形式，计算机程序可以在如图14所示的计算机设备上运行。

请参阅图14，图14是本申请实施例提供的一种计算机设备的示意性框图。该计算机设备700设备可以是终端或服务器。

参照图14，该计算机设备700包括通过系统总线710连接的处理器720、存储器和网络接口750，其中，存储器可以包括非易失性存储介质730和内存储器740。

该非易失性存储介质730可存储操作系统731和计算机程序732。该计算机程序732被执行时，可使得处理器720执行任意一种环路传输的芯片测试方法。

该处理器720用于提供计算和控制能力，支撑整个计算机设备700的运行。

该内存储器740为非易失性存储介质730中的计算机程序732的运行提供环境，该计算机程序732被处理器720执行时，可使得处理器720执行任意一种环路传输的芯片测试方法。

该网络接口750用于进行网络通信，如发送分配的任务等。本领域技术人员可以理解，图14中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备700的限定，具体的计算机设备700可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。其中，所述处理器720用于运行存储在存储器中的程序代码，以实现以下步骤：

获取环路传输编码，判断环路传输编码是否为写操作的环路传输编码；

若是，则根据环路总线以及环路模式对待测模块进行寄存器配置；

若否，则根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取。

在一实施例中，所述处理器720用于运行存储在存储器中的程序代码以实现获取环路传输编码，判断环路传输编码是否为读操作的环路传输编码的步骤，具体实现以下步骤：

获取串行的环路传输编码，并传输给下一个待测模块的环路传输从机控制逻辑；

将串行的环路传输编码转换为并行的环路传输编码，并进行存储；

判断并行的环路传输编码是否为系统内对应的写操作的环路传输编码；

若是，则环路传输编码为写操作的环路传输编码；

若否，则环路传输编码为读操作的环路传输编码。

在一实施例中，所述处理器720用于运行存储在存储器中的程序代码以实现根据环路总线以及环路模式对待测模块进行寄存器配置的步骤，具体实现以下步骤：

通过环路总线输入待测模块的编号；

以环路模式输入寄存器地址以及数据；

根据编号、地址和数据进行寄存器配置。

在一实施例中，所述处理器720用于运行存储在存储器中的程序代码以实现根据编号、地址和数据进行寄存器配置的步骤，具体实现以下步骤：

存储寄存器地址；

暂存数据；

将暂存的数据存储至寄存器地址对应的寄存器内。

在一实施例中，所述处理器720用于运行存储在存储器中的程序代码以实现根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取的步骤，具体实现以下步骤：

通过环路总线输入待测模块的编号；

以环路模式输入寄存器地址；

根据编号和地址进行读取状态以及测试结果。

在一实施例中，所述处理器720用于运行存储在存储器中的程序代码以实现根据编号和地址进行读取状态以及测试结果的步骤，具体实现以下步骤：

存储寄存器地址；

根据寄存器地址读取数值；

将读取的数值进行并行转串行处理并输出。

应当理解，在本申请实施例中，处理器720可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器720还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

本领域技术人员可以理解，图8中示出的计算机设备700结构并不构成对计算机设备700的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

本领域普通技术人员可以理解的是实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。如本发明实施例中，该计算机程序可存储于计算机系统的存储介质中，并被该计算机系统中的至少一个处理器执行，以实现包括如上述各环路传输的芯片测试方法的实施例的流程步骤。

该计算机可读存储介质可以是磁碟、光盘、U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的几个实施例中，应该理解到，所揭露的环路传输的芯片测试装置和方法，可以通过其它的方式实现。例如，以上所描述的环路传输的芯片测试装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本申请实施例装置中的单元可以根据实际需要进行合并、划分和删减。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。

上述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。本发明的保护范围以权利要求书为准。

Claims (10)

1.环路传输的芯片测试方法，其特征在于，包括：

获取环路传输编码，判断环路传输编码是否为写操作的环路传输编码；

若是，则根据环路总线以及环路模式对待测模块进行寄存器配置；

若否，则根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取。

2.根据权利要求1所述的环路传输的芯片测试方法，其特征在于，获取环路传输编码，判断环路传输编码是否为读操作的环路传输编码的步骤，包括以下具体步骤：

获取串行的环路传输编码，并传输给下一个待测模块的环路传输从机控制逻辑；

将串行的环路传输编码转换为并行的环路传输编码，并进行存储；

判断并行的环路传输编码是否为系统内对应的写操作的环路传输编码；

若是，则环路传输编码为写操作的环路传输编码；

若否，则环路传输编码为读操作的环路传输编码。

3.根据权利要求1所述的环路传输的芯片测试方法，其特征在于，根据环路总线以及环路模式对待测模块进行寄存器配置的步骤，包括以下具体步骤：

通过环路总线输入待测模块的编号；

以环路模式输入寄存器地址以及数据；

根据编号、地址和数据进行寄存器配置。

4.根据权利要求3所述的环路传输的芯片测试方法，其特征在于，根据编号、地址和数据进行寄存器配置的步骤，包括以下具体步骤：

存储寄存器地址；

暂存数据；

将暂存的数据存储至寄存器地址对应的寄存器内。

5.根据权利要求1至4任一项所述的环路传输的芯片测试方法，其特征在于，根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取的步骤，包括以下具体步骤：

通过环路总线输入待测模块的编号；

以环路模式输入寄存器地址；

根据编号和地址进行读取状态以及测试结果。

6.根据权利要求5所述的环路传输的芯片测试方法，其特征在于，根据编号和地址进行读取状态以及测试结果的步骤，包括以下具体步骤：

存储寄存器地址；

根据寄存器地址读取数值；

将读取的数值进行并行转串行处理并输出。

7.环路传输的芯片测试装置，其特征在于，包括有：

编码判断单元，用于获取环路传输编码，判断环路传输编码是否为读操作的环路传输编码；

写操作处理单元，用于若是，则根据环路总线以及环路模式对待测模块进行寄存器配置；

读操作处理单元，用于若否，则根据环路总线以及环路模式对待测模块进行状态以及测试结果的读取。

8.根据权利要求7所述的环路传输的芯片测试装置，其特征在于，所述编码判断单元包括有：

串行传输逻辑模块，用于获取串行的环路传输编码，并传输给下一个待测模块的环路传输从机控制逻辑；

串并转换模块，用于将串行的环路传输编码转换为并行的环路传输编码，并进行存储；

编码判断模块，用于判断并行的环路传输编码是否为系统内对应的写操作的环路传输编码；若是，则环路传输编码为写操作的环路传输编码；若否，则环路传输编码为读操作的环路传输编码。

9.根据权利要求7所述的环路传输的芯片测试装置，其特征在于，所述写操作处理单元包括有：

编号输入模块，用于通过环路总线输入待测模块的编号；

信息输入模块，用于以环路模式输入寄存器地址以及数据；

配置模块，用于根据编号、地址和数据进行寄存器配置。

10.一种计算机设备，其特征在于，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至6中任意一项所述的环路传输的芯片测试方法。