CN113960443B - 一种io静态参数测试方法及系统 - Google Patents

一种io静态参数测试方法及系统 Download PDF

Info

Publication number
CN113960443B
CN113960443B CN202111114611.5A CN202111114611A CN113960443B CN 113960443 B CN113960443 B CN 113960443B CN 202111114611 A CN202111114611 A CN 202111114611A CN 113960443 B CN113960443 B CN 113960443B
Authority
CN
China
Prior art keywords
tested
test
power supply
chip
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111114611.5A
Other languages
English (en)
Other versions
CN113960443A (zh
Inventor
黄松伟
林涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN202111114611.5A priority Critical patent/CN113960443B/zh
Publication of CN113960443A publication Critical patent/CN113960443A/zh
Application granted granted Critical
Publication of CN113960443B publication Critical patent/CN113960443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种IO静态参数测试方法及系统,选择电源通道,通过引线连接电源通道和待测芯片的待测IO口,并根据待测IO口为每一个待测芯片配置对应的IO寄存器配置表,因此仅需为每个芯片配置IO配置文件即可实现IO测试;控制IO测试板对待测IO口依次进行预设测试,根据预设测试的每一个测试项配置待测芯片的IO状态,并将测试项所需的供电数据发送至电源通道,从而为待测芯片供电,并使用电源通道中的采样电路采集待测IO口的参数,得到每个待测IO口在每个测试项中的静态参数,相较于现有技术中的专用IO测试机,仅需要为芯片配置对应的IO寄存器配置表和预设测试内容,开发成本低且提高了静态参数的测试效率。

Description

一种IO静态参数测试方法及系统
技术领域
本发明涉及芯片测试技术领域,主要涉及一种IO静态参数测试方法及系统。
背景技术
在目前的测试过程中,需要由测试工程师对每个待测的GPIO进行测试,传统的芯片GPIO测试方法是通过人工的方式,使用万用表或示波器等测量仪器对芯片的GPIO逐个进行测量。但针对SoPC芯片,GPIO个数很多,采用人工测试的方法需要花费大量的测试时间,测试效率极低,且测试过程中容易出错。而采用专用的GPIO测试设备,价格昂贵,使得测试成本增加。
为提高测试效率的同时降低测试成本,目前可以通过测试IO口通断的简易方法,一种是采用开关模块来实现一个GPIO1输出某一状态后,另一个GPIO2可读到GPIO1的状态,进而检测GPIO功能是否正常,但该方法无法测试GPIO的静态参数,如IO口电压、输入阻抗、输出驱动能力、IO口ESD特性等;另一种是采用可调直流稳压电源来构成IO测试装置,但该方案无法实现自动调压测试,且无法测试电流特性及相关的阻抗信息。
此外,为了实现对IO口不同静态参数的测试,需要对SoPC芯片的相关IO寄存器进行控制和配置,采用串口通信的方式,逐个下发命令来修改寄存器相关数据,不仅效率低而且易出错。
发明内容
本发明所要解决的技术问题是:提供一种IO静态参数测试方法及系统,能够在降低测试成本并且提高静态参数测试效率。
为了解决上述技术问题,本发明采用的技术方案为:
一种IO静态参数测试方法,包括步骤:
选择电源通道,通过引线连接所述电源通道和待测芯片的待测IO口,并配置每一个所述待测芯片的IO寄存器配置表;
控制IO测试板对所述待测IO口依次进行预设测试,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道;
通过所述电源通道和所述供电数据为所述待测芯片供电,根据所述电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数。
为了解决上述技术问题,本发明采用的另一种技术方案为:
一种IO静态参数测试系统,包括存储器、处理器以及存储在所述存储器上并可在处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现以下步骤:
选择电源通道,通过引线连接所述电源通道和待测芯片的待测IO口,并配置每一个所述待测芯片的IO寄存器配置表;
控制IO测试板对所述待测IO口依次进行预设测试,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道;
通过所述电源通道和所述供电数据为所述待测芯片供电,根据所述电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数。
本发明的有益效果在于:选择电源通道,通过引线连接电源通道和待测芯片的待测IO口,并根据待测IO口为每一个待测芯片配置对应的IO寄存器配置表,因此对于芯片原厂来说,需要测试的芯片繁多,仅需为每个芯片配置IO配置文件,即可实现IO测试,能够提高静态参数测试的效率;控制IO测试板对待测IO口依次进行预设测试,根据预设测试的每一个测试项配置待测芯片的IO状态,并将测试项所需的供电数据发送至电源通道,从而能够通过电源通道和供电数据为待测芯片供电,并使用电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数,因此相较于现有技术中的专用IO测试机,仅需要为芯片配置对应的IO寄存器配置表和预设测试内容即可,开发成本低、测试失误率低并且提高了静态参数的测试效率。
附图说明
图1为本发明实施例的一种IO静态参数测试方法的流程图;
图2为本发明实施例的一种IO静态参数测试系统的示意图;
图3为本发明实施例的一种IO静态参数测试方法的IO测试板示意图;
图4为本发明实施例的一种IO静态参数测试方法的IO测试平台电源板示意图;
图5为本发明实施例的一种IO静态参数测试方法的IO测试平台底板示意图;
图6为本发明实施例的一种IO静态参数测试方法的IO测试版的输入输出信号线示意图;
图7为本发明实施例的一种IO静态参数测试方法的模块化电源板原理图;
图8为本发明实施例的一种IO静态参数测试方法的IO测试板示例图;
图9为本发明实施例的一种IO静态参数测试方法的IO寄存器配置表示意图;
图10为本发明实施例的一种IO静态参数测试方法的上位机软件界面示意图;
图11为本发明实施例的一种IO静态参数测试方法的继电器阵列板示意图;
图12为本发明实施例的一种IO静态参数测试方法的继电器板上继电器接线示意图。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果,以下结合实施方式并配合附图予以说明。
请参照图1,本发明实施例提供了一种IO静态参数测试方法,包括步骤:
选择电源通道,通过引线连接所述电源通道和待测芯片的待测IO口,并配置每一个所述待测芯片的IO寄存器配置表;
控制IO测试板对所述待测IO口依次进行预设测试,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道;
通过所述电源通道和所述供电数据为所述待测芯片供电,根据所述电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数。
从上述描述可知,本发明的有益效果在于:选择电源通道,通过引线连接电源通道和待测芯片的待测IO口,并根据待测IO口为每一个待测芯片配置对应的IO寄存器配置表,因此对于芯片原厂来说,需要测试的芯片繁多,仅需为每个芯片配置IO配置文件,即可实现IO测试,能够提高静态参数测试的效率;控制IO测试板对待测IO口依次进行预设测试,根据预设测试的每一个测试项配置待测芯片的IO状态,并将测试项所需的供电数据发送至电源通道,从而能够通过电源通道和供电数据为待测芯片供电,并使用电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数,因此相较于现有技术中的专用IO测试机,仅需要为芯片配置对应的IO寄存器配置表和预设测试内容即可,开发成本低、测试失误率低并且提高了静态参数的测试效率。
进一步地,所述配置每一个所述待测芯片的IO寄存器配置表包括:
配置不同GPIO状态配置结构体下每一个所述待测芯片的所有待测IO口的名称;
在每一待测IO口后添加对应的寄存器地址和数据,得到所述待测芯片的IO寄存器配置表;
所述配置每一个所述待测芯片的IO寄存器配置表之后包括:
根据所述IO寄存器配置表,通过预设通信方式配置待测芯片的寄存器。
由上述描述可知,通过配置不同GPIO状态配置结构体下每一个待测芯片的所有待测IO口的名称,并在每一待测IO口后添加对应的寄存器地址和数据,能够得到待测芯片的IO寄存器配置表,从而根据IO寄存器配置表即可配置待测芯片的寄存器,因此针对每一个待测芯片的测试,仅需配置对应的IO寄存器配置表,开发时间短且通用性强。
进一步地,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道包括:
集成多个预设测试的测试项,根据每一个所述测试项配置对应的无系统状态下的待测芯片的IO状态;
将每一个所述测试项所需的待测IO口的电压值和限流值发送至IO测试平台底板,通过所述IO测试平台底板将所述电压值和限流值传输至所述电源通道。
由上述描述可知,根据多个预设测试的测试项配置对应的无系统状态下的待测芯片的IO状态,便于对所有待测IO口进行配置,并且通过测试平台底板对待测IO口的电压值和限流值进行中转,便于后续电源通道根据供电数据进行供电。
进一步地,根据所述电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数包括:
通过所述电源通道中的采样电路采集每个待测IO口上的电压和电流信息,并通过IO测试平台底板获取采集到的所述电压和电流信息;
将采集到的所述电压和电流信息罗列至对应待测IO口的对应测试项中,得到每一个待测IO口在每一个测试项中的静态参数。
由上述描述可知,通过采样电路采集待测IO口上的电压和电流信息,并通过IO测试平台底板获取采集到的电压和电流信息,能够使用底板进行数据中转,从而将采集到的电压和电流信息罗列至对应待测IO口的对应测试项中,得到各测试项的静态参数。
进一步地,还包括:
在所述IO测试板和IO测试平台底板之间设置继电器阵列控制板,将每一个继电器控制的输出端分别与所述IO测试板上待测芯片的IO口连接,将每一个继电器控制的输入端与一路电源通道连接;
配置所述继电器与所述IO口的IO口引脚的关系表,通过控制继电器的开关进行待测IO口的静态参数测试。
由上述描述可知,在IO测试板与IO平台底板之间设置继电器阵列控制板,能够在每一个继电器的输入端与一路电源通道连接,通过控制继电器的开关进行待测IO口的静态参数测试,从而便于实现待测芯片所有待测IO口的静态参数的全自动化测试。
请参照图2,本发明另一实施例提供了一种IO静态参数测试系统,包括存储器、处理器以及存储在所述存储器上并可在处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现以下步骤:
选择电源通道,通过引线连接所述电源通道和待测芯片的待测IO口,并配置每一个所述待测芯片的IO寄存器配置表;
控制IO测试板对所述待测IO口依次进行预设测试,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道;
通过所述电源通道和所述供电数据为所述待测芯片供电,根据所述电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数。
由上述描述可知,选择电源通道,通过引线连接电源通道和待测芯片的待测IO口,并根据待测IO口为每一个待测芯片配置对应的IO寄存器配置表,因此对于芯片原厂来说,需要测试的芯片繁多,仅需为每个芯片配置IO配置文件,即可实现IO测试,能够提高静态参数测试的效率;控制IO测试板对待测IO口依次进行预设测试,根据预设测试的每一个测试项配置待测芯片的IO状态,并将测试项所需的供电数据发送至电源通道,从而能够通过电源通道和供电数据为待测芯片供电,并使用电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数,因此相较于现有技术中的专用IO测试机,仅需要为芯片配置对应的IO寄存器配置表和预设测试内容即可,开发成本低、测试失误率低并且提高了静态参数的测试效率。
进一步地,所述配置每一个所述待测芯片的IO寄存器配置表包括:
配置不同GPIO状态配置结构体下每一个所述待测芯片的所有待测IO口的名称;
在每一待测IO口后添加对应的寄存器地址和数据,得到所述待测芯片的IO寄存器配置表;
所述配置每一个所述待测芯片的IO寄存器配置表之后包括:
根据所述IO寄存器配置表,通过预设通信方式配置待测芯片的寄存器。
由上述描述可知,通过配置不同GPIO状态配置结构体下每一个待测芯片的所有待测IO口的名称,并在每一待测IO口后添加对应的寄存器地址和数据,能够得到待测芯片的IO寄存器配置表,从而根据IO寄存器配置表即可配置待测芯片的寄存器,因此针对每一个待测芯片的测试,仅需配置对应的IO寄存器配置表,开发时间短且通用性强。
进一步地,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道包括:
集成多个预设测试的测试项,根据每一个所述测试项配置对应的无系统状态下的待测芯片的IO状态;
将每一个所述测试项所需的待测IO口的电压值和限流值发送至IO测试平台底板,通过所述IO测试平台底板将所述电压值和限流值传输至所述电源通道。
由上述描述可知,根据多个预设测试的测试项配置对应的无系统状态下的待测芯片的IO状态,便于对所有待测IO口进行配置,并且通过测试平台底板对待测IO口的电压值和限流值进行中转,便于后续电源通道根据供电数据进行供电。
进一步地,根据所述电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数包括:
通过所述电源通道中的采样电路采集每个待测IO口上的电压和电流信息,并通过IO测试平台底板获取采集到的所述电压和电流信息;
将采集到的所述电压和电流信息罗列至对应待测IO口的对应测试项中,得到每一个待测IO口在每一个测试项中的静态参数。
由上述描述可知,通过采样电路采集待测IO口上的电压和电流信息,并通过IO测试平台底板获取采集到的电压和电流信息,能够使用底板进行数据中转,从而将采集到的电压和电流信息罗列至对应待测IO口的对应测试项中,得到各测试项的静态参数。
进一步地,还包括:
在所述IO测试板和IO测试平台底板之间设置继电器阵列控制板,将每一个继电器控制的输出端分别与所述IO测试板上待测芯片的IO口连接,将每一个继电器控制的输入端与一路电源通道连接;
配置所述继电器与所述IO口的IO口引脚的关系表,通过控制继电器的开关进行待测IO口的静态参数测试。
由上述描述可知,在IO测试板与IO平台底板之间设置继电器阵列控制板,能够在每一个继电器的输入端与一路电源通道连接,通过控制继电器的开关进行待测IO口的静态参数测试,从而便于实现待测芯片所有待测IO口的静态参数的全自动化测试。
本发明的一种IO静态参数测试方法及系统,适用于低成本、快捷的IO静态参数测试,以下通过具体的实施例进行说明:
实施例一
请参照图1、图3至图11,一种IO静态参数测试方法,包括步骤:
S1、选择电源通道,通过引线连接所述电源通道和待测芯片的待测IO口,并配置每一个所述待测芯片的IO寄存器配置表。
S11、计算机的上位机通过电源通道选择界面来选择需要使用的电源通道。
具体的,请参照图3和图6,在本实施例中有8个模块化电源板,每个电源板上有4路电源,即可同时测量32路IO的静态参数。可通过引线将选用的电源与要测试的IO口连接,然后在上位机中将选用的电源使能,即可启动选用的电源对IO开始测试,这里的电源通道即指32路电源中需要选用于测试的电源通道。
S12、配置不同GPIO状态配置结构体下每一个所述待测芯片的所有待测IO口的名称;
在每一待测IO口后添加对应的寄存器地址和数据,得到所述待测芯片的IO寄存器配置表。
具体的,请参照图9,为提高开发效率,本实施例在上位机中导入IO寄存器配置表,配置表包含不同的GPIO状态配置结构体数组,如下拉、高阻、施密特测试、驱动电流强度测试、GPIO电源域配置、GPIO功能配置等,每种GPIO状态配置结构体下,包含待测芯片的所有IO口名称,每一个IO位于单独的一行的首字;每个IO名称后带有相应的寄存器地址和对应数据。
S13、根据所述IO寄存器配置表,通过预设通信方式配置待测芯片的寄存器。
具体的,上位机代码首先通过检索找到所需的GPIO状态配置,再在测试项中找到需要测试的IO口名称,再在IO口名称所对应的行中找到寄存器的地址和对应数据,最后通过JTAG和OpenOCD的通信方式,配置待测芯片的寄存器。
通过上位机在配置表中寻找相应的寄存器配置信息并自动下发控制SoPC芯片的寄存器配置,可以大量简化IO测试的复杂度,同时也避免开发不同芯片重复修改代码,提升了IO测试板的通用性,每个芯片只需要配置一个IO寄存器配置表即可,且IO寄存器配置表可通过软件提取厂家提供的寄存器信息文件获得,更加高效。
S2、控制IO测试板对所述待测IO口依次进行预设测试,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道。
其中,请参照图8,在IO测试板的底面,通过焊接可以和底板的IO测试板电源接口对扣的连接器,以接收底板所提供的32路IO电源;在IO测试板的顶面,将底面传输过来的IO电源通过插针引出,同时将IO测试板上SoPC的上百个IO引出到板上的插针上。
S21、上位机控制IO测试板进行不同测试。在上位机软件中,集成了上拉电阻、下拉电阻、高阻漏电流、输出驱动电流测试、施密特电压特性测试、IO口内部ESD二极管测试、默认上电状态测试等测试项。
具体的,若在定位问题中只关心某一个测试项,则在上位机界面选择相应的测试项即可;若是针对新芯片的全功能测试,则采用自动测试,在上位机中按照这些测试项设置测试顺序,依次对选择的IO实现每个IO自动测试,上位机每跑到一个测试项,就会对所选的IO口进行自动测试,测试完一个测试项后,自动进入下一个测试项。
S22、集成多个预设测试的测试项,根据每一个所述测试项配置对应的无系统状态下的待测芯片的IO状态。
具体的,在本实施例中,计算机的上位机软件通过JTAG和OpenOCD的方式,在MASKROM模式下和被测试单板上的被测SoPC芯片通信,通过下发命令来配置IO的状态;在无系统状态下进行IO测试,部分IO能够被配置为非IO功能的其他复用功能,如访问flash的IO,如果要测试这些IO,需要额外编写代码处理,以将这些被使用的IO配置为GPIO功能来测试;而在无系统下,PC芯片不仅硬件运行条件更简单,且所有的IO均可通过JTAG来配置,操作简单便捷。
根据不同的测试项,上位机会通过JTAG和OpenOCD的方式配置待测芯片的IO状态,在IO寄存器配置表中,会根据不同的测试项来配置IO寄存器状态,如对GPIO0A0进行上拉电阻测试,会在IO寄存器配置表中将GPIO0A0寄存器进行如下配置:
对IOMUX寄存器进行配置,将IO口配置为GPIO功能;
对输入输出寄存器进行配置,将IO口配置为输入状态;
对IO口的上下拉寄存器进行配置,将IO口配置为上拉状态。
S23、将每一个所述测试项所需的待测IO口的电压值和限流值发送至IO测试平台底板,通过所述IO测试平台底板将所述电压值和限流值传输至所述电源通道。
具体的,请参照图5,IO测试平台底板为IO测试板的中转站接口,底板上有第一控制器MCU1,MCU1作为通信中转的接口,通过UART通信方式将不同测试项所需的IO口电压大小、限流大小等值下发到IO测试平台底板的MCU1;MCU1通过I2C通信的方式与模块化电源上的控制器通信,将计算机传输过来的控制信号进行处理后控制模块化电源的输出电压。
S3、通过所述电源通道和所述供电数据为所述待测芯片供电,根据所述电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数。
S31、模块化电源的MCU控制板上的DA和功率放大及限流电路,输出设定的电压到待测的SoPC芯片的IO口上,对IO口进行测试。
具体的,使用IO测试平台电源板通过IO测试平台底板为电源通道供电,请参照图4,IO测试平台电源板通过变压器将市电变为低压交流电,再经过整流电路将交流电转换为正负压的直流电;
因此,底板还是电压的中转机构:市电转换来的直流电压连接到底板的电源输入口,通过底板上的模块化电源板接口插槽或者插针连接器给模块化电源板供电,且模块化电源产生的IO测试电源也通过底板上的模块化电源板接口传输到底板,再通过底板上与IO测试板连接的IO测试板电源接口为IO测试板提供IO测试所需要的电压和电流。
S32、通过所述电源通道中的采样电路采集每个待测IO口上的电压和电流信息,并通过IO测试平台底板获取采集到的所述电压和电流信息。
具体的,模块化电源板上的采样电路,会将每个IO电源上的电压和电流信息采集到MCU上,模块化电源板上的MCU将这些采样信息通过I2C反馈到底板的MCU1上,底板的MCU1再将采样信息传递给上位机;
具体的,请参照图7,在接收到底板传输过来的电压信号和限流信号后,通过SPI通信的方式控制DAC输出4路IO电源的电压控制模拟信号和限流控制模拟信号,其中,4路电压控制模拟信号经过功率放大和限流的器件后,再经过采样电阻,输出被控制的IO电源,IO电源通过底板传输到IO测试板,给IO测试板提供所需的电压;而4路限流控制模拟信号对上述限流的器件进行控制,限制IO电源输出的最大电流。将输出口电压通过电压转换电路后传输到ADC,得到电压采样数字信号;将输出电流流经的电流采样电阻上的电压模拟信号输入到电流采样ADC,得到电流采样数字信号,ADC将采样到的电压、电流信息通过隔离SPI传输回去给CPU,CPU再将这些采样信息传输给底板的控制器。
在上述GPIO0A0寄存器配置结束之后,GPIO0A0被配置为上拉的输入IO功能,此时,控制与GPIO0A0连接的模块电源输出电压为低电平(0V),GPIO0A0在芯片内部通过上拉电阻连接到VDD电压,此时可测试出来GPIO0A0上电流I0,模块电源采集到GPIO0A0上的电流I0后,在CPU内部可通过Rpu=(VDD-0)/I0计算得到上拉电阻值。
S33、将采集到的所述电压和电流信息罗列至对应待测IO口的对应测试项中,得到每一个待测IO口在每一个测试项中的静态参数。
具体的,请参照图10,上位机将这些采样信息进行处理分析,罗列到上位机界面中每个IO口对应的测试项中,其中第1列为需要测试的IO口名称;第2列为选用的IO电源通道;第3~5列是IO电源测试过程中实时的电压、电流及计算出来的阻抗信息;再后面的几列数据为不同测试项测试得到的实验数据结果。同时,该上位机还可以根据测试得到的电压电流值,画出二极管的IV曲线,用于分析待测IO口的内部的ESD(Electro-Static discharge,静电释放)是否正常。
因此,在本实施例中,针对需要测试的IO口数量小于32个通道的场景,用杜邦线将待测IO口连接到对应的IO电源通道后,点击上位机的自动测试按钮,可以实现自动将待测IO的所有静态参数全部测试出来并列入到表格中;
针对测试IO数量大于32个通道的场景,可以采用半自动化的测试方式,即测试完一组32个通道后,将杜邦线连到下一组待测IO上测试,如此重复的测试。
实施例二
本实施例与实施例一的不同之处在于,进一步限定了如何实现待测芯片所有待测IO口的自动化测试,具体的:
在所述IO测试板和IO测试平台底板之间设置继电器阵列控制板,将每一个继电器控制的输出端分别与所述IO测试板上待测芯片的IO口连接,将每一个继电器控制的输入端与一路电源通道连接;
配置所述继电器与所述IO口的IO口引脚的关系表,通过控制继电器的开关进行待测IO口的静态参数测试。
在本实施例中,在底板与IO测试板中间,增加如图11所示的继电器阵列控制板,图中每个交点代表一个继电器;
请参照图12,将每一个继电器控制的输出端分别与所述IO测试板上待测芯片的IO口连接,将每一个继电器的同一个输入端与一路IO测试电源通道连接在一起,当需要测试某一个IO口时,通过控制相应继电器的导通,即可实现将IO测试电源加到该待测的IO上;在上位机中配置继电器和IO口引脚的关系表,测试IO口时,通过上位机软件控制相应的继电器打开,来进行IO口静态参数测试,由此仅需一路IO电源,即可实现芯片所有IO口的静态参数测试。
实施例三
请参照图2,一种IO静态参数测试系统,包括存储器、处理器以及存储在所述存储器上并可在处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现实施例一或二的一种IO静态参数测试方法的各个步骤。
综上所述,本发明提供的一种IO静态参数测试方法及系统,选择电源通道,通过引线连接电源通道和待测芯片的待测IO口,并根据待测IO口为每一个待测芯片配置对应的IO寄存器配置表,因此对于芯片原厂来说,需要测试的芯片繁多,仅需为每个待测芯片设计一块IO测试板与IO测试平台底板对接,即可实现IO测试,且针对不同芯片的上位机开发时间短,仅需要配置IO配置文件即可,能够提高静态参数测试的效率;控制IO测试板对待测IO口依次进行预设测试,根据预设测试的每一个测试项配置待测芯片的IO状态,能够实现待测IO口不同静态参数的一键测试,并将测试项所需的供电数据发送至电源通道,从而能够通过电源通道和供电数据为待测芯片供电,并使用电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数,因此相较于现有技术中的专用IO测试机,仅需要为芯片配置对应的IO寄存器配置表和预设测试内容即可,开发成本低、测试失误率低并且提高了静态参数的测试效率。并且在底板与IO测试板中间增加继电器阵列板,可实现待测芯片所有IO口静态参数全自动化测试,进一步提高测试效率。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等同变换,或直接或间接运用在相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种IO静态参数测试方法,其特征在于,包括步骤:
选择电源通道,通过引线连接所述电源通道和待测芯片的待测IO口,并配置每一个所述待测芯片的IO寄存器配置表,包括:配置不同GPIO状态配置结构体下每一个所述待测芯片的所有待测IO口的名称,以及在每一待测IO口后添加对应的寄存器地址和数据,得到所述待测芯片的IO寄存器配置表;
根据所述IO寄存器配置表,通过预设通信方式配置待测芯片的寄存器;
控制IO测试板对所述待测IO口依次进行预设测试,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道;
通过所述电源通道和所述供电数据为所述待测芯片供电,根据所述电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数,包括:通过所述电源通道中的采样电路采集每个待测IO口上的电压和电流信息,并通过IO测试平台底板获取采集到的所述电压和电流信息,以及将采集到的所述电压和电流信息罗列至对应待测IO口的对应测试项中,得到每一个待测IO口在每一个测试项中的静态参数。
2.根据权利要求1所述的IO静态参数测试方法,其特征在于,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道包括:
集成多个预设测试的测试项,根据每一个所述测试项配置对应的无系统状态下的待测芯片的IO状态;
将每一个所述测试项所需的待测IO口的电压值和限流值发送至IO测试平台底板,通过所述IO测试平台底板将所述电压值和限流值传输至所述电源通道。
3.根据权利要求1所述的IO静态参数测试方法,其特征在于,还包括:
在所述IO测试板和IO测试平台底板之间设置继电器阵列控制板,将每一个继电器控制的输出端分别与所述IO测试板上待测芯片的IO口连接,将每一个继电器控制的输入端与一路电源通道连接;
配置所述继电器与所述IO口的IO口引脚的关系表,通过控制继电器的开关进行待测IO口的静态参数测试。
4.一种IO静态参数测试系统,包括存储器、处理器以及存储在所述存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现以下步骤:
选择电源通道,通过引线连接所述电源通道和待测芯片的待测IO口,并配置每一个所述待测芯片的IO寄存器配置表,包括:配置不同GPIO状态配置结构体下每一个所述待测芯片的所有待测IO口的名称,以及在每一待测IO口后添加对应的寄存器地址和数据,得到所述待测芯片的IO寄存器配置表;
根据所述IO寄存器配置表,通过预设通信方式配置待测芯片的寄存器;
控制IO测试板对所述待测IO口依次进行预设测试,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道;
通过所述电源通道和所述供电数据为所述待测芯片供电,根据所述电源通道中的采样电路采集待测IO口的参数,得到每一个待测IO口在每一个测试项中的静态参数,包括:通过所述电源通道中的采样电路采集每个待测IO口上的电压和电流信息,并通过IO测试平台底板获取采集到的所述电压和电流信息,以及将采集到的所述电压和电流信息罗列至对应待测IO口的对应测试项中,得到每一个待测IO口在每一个测试项中的静态参数。
5.根据权利要求4所述的IO静态参数测试系统,其特征在于,根据所述预设测试的每一个测试项配置所述待测芯片的IO状态,并将所述测试项所需的供电数据发送至所述电源通道包括:
集成多个预设测试的测试项,根据每一个所述测试项配置对应的无系统状态下的待测芯片的IO状态;
将每一个所述测试项所需的待测IO口的电压值和限流值发送至IO测试平台底板,通过所述IO测试平台底板将所述电压值和限流值传输至所述电源通道。
6.根据权利要求4所述的IO静态参数测试系统,其特征在于,还包括:
在所述IO测试板和IO测试平台底板之间设置继电器阵列控制板,将每一个继电器控制的输出端分别与所述IO测试板上待测芯片的IO口连接,将每一个继电器控制的输入端与一路电源通道连接;
配置所述继电器与所述IO口的IO口引脚的关系表,通过控制继电器的开关进行待测IO口的静态参数测试。
CN202111114611.5A 2021-09-23 2021-09-23 一种io静态参数测试方法及系统 Active CN113960443B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111114611.5A CN113960443B (zh) 2021-09-23 2021-09-23 一种io静态参数测试方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111114611.5A CN113960443B (zh) 2021-09-23 2021-09-23 一种io静态参数测试方法及系统

Publications (2)

Publication Number Publication Date
CN113960443A CN113960443A (zh) 2022-01-21
CN113960443B true CN113960443B (zh) 2024-06-07

Family

ID=79462427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111114611.5A Active CN113960443B (zh) 2021-09-23 2021-09-23 一种io静态参数测试方法及系统

Country Status (1)

Country Link
CN (1) CN113960443B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115389915B (zh) * 2022-10-27 2023-03-17 北京东远润兴科技有限公司 电路健康监测管理系统、监测方法及存储介质
CN115932540B (zh) * 2022-11-25 2023-11-07 镇江矽佳测试技术有限公司 一种多通道多功能的芯片测试机及测试方法
CN117075570A (zh) * 2023-03-06 2023-11-17 昆易电子科技(上海)有限公司 数据处理方法、设备及系统

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2009141309A (ru) * 2009-11-10 2011-05-20 Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские к Система функционального тестирования корпусированных микросхем оперативно запоминающих устройств
CN106407117A (zh) * 2016-09-27 2017-02-15 浪潮软件集团有限公司 一种通用的接口测试方法
CN107390109A (zh) * 2017-06-09 2017-11-24 苏州迅芯微电子有限公司 高速adc芯片的自动测试平台及其软件架构设计方法
CN107907814A (zh) * 2017-09-28 2018-04-13 芯海科技(深圳)股份有限公司 一种提高芯片量产测试效率的方法
CN108445293A (zh) * 2018-05-29 2018-08-24 合肥本源量子计算科技有限责任公司 一种量子芯片端口阻抗测试装置及测量方法
CN108802601A (zh) * 2018-06-21 2018-11-13 记忆科技(深圳)有限公司 环路传输的芯片测试方法、装置及计算机设备
CN109188250A (zh) * 2018-10-08 2019-01-11 北方电子研究院安徽有限公司 一种能够进行静态参数测试的芯片io端口电路
CN109307833A (zh) * 2018-11-05 2019-02-05 西安智多晶微电子有限公司 芯片测试装置及芯片测试方法
CN111651347A (zh) * 2020-04-28 2020-09-11 中国平安财产保险股份有限公司 测试系统的跳转验证方法、装置、设备及存储介质
CN112769434A (zh) * 2020-12-16 2021-05-07 中国电子科技集团公司第五十八研究所 一种基于fpga的高精度dac测试系统
CN113255271A (zh) * 2021-05-17 2021-08-13 厦门紫光展锐科技有限公司 一种芯片io引脚自动验证系统及方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2009141309A (ru) * 2009-11-10 2011-05-20 Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские к Система функционального тестирования корпусированных микросхем оперативно запоминающих устройств
CN106407117A (zh) * 2016-09-27 2017-02-15 浪潮软件集团有限公司 一种通用的接口测试方法
CN107390109A (zh) * 2017-06-09 2017-11-24 苏州迅芯微电子有限公司 高速adc芯片的自动测试平台及其软件架构设计方法
CN107907814A (zh) * 2017-09-28 2018-04-13 芯海科技(深圳)股份有限公司 一种提高芯片量产测试效率的方法
CN108445293A (zh) * 2018-05-29 2018-08-24 合肥本源量子计算科技有限责任公司 一种量子芯片端口阻抗测试装置及测量方法
CN108802601A (zh) * 2018-06-21 2018-11-13 记忆科技(深圳)有限公司 环路传输的芯片测试方法、装置及计算机设备
CN109188250A (zh) * 2018-10-08 2019-01-11 北方电子研究院安徽有限公司 一种能够进行静态参数测试的芯片io端口电路
CN109307833A (zh) * 2018-11-05 2019-02-05 西安智多晶微电子有限公司 芯片测试装置及芯片测试方法
CN111651347A (zh) * 2020-04-28 2020-09-11 中国平安财产保险股份有限公司 测试系统的跳转验证方法、装置、设备及存储介质
CN112769434A (zh) * 2020-12-16 2021-05-07 中国电子科技集团公司第五十八研究所 一种基于fpga的高精度dac测试系统
CN113255271A (zh) * 2021-05-17 2021-08-13 厦门紫光展锐科技有限公司 一种芯片io引脚自动验证系统及方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
基于NI PCI-6221和LabWindows/CVI的高压测试系统设计;王林涛;陈德荣;窦定波;;工业控制计算机;20070525(第05期);全文 *
王林涛 ; 陈德荣 ; 窦定波 ; .基于NI PCI-6221和LabWindows/CVI的高压测试系统设计.工业控制计算机.2007,(第05期),全文. *
网络设备Qos特性的测试方法研究;林涛;信息科技;20131130;全文 *

Also Published As

Publication number Publication date
CN113960443A (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
CN113960443B (zh) 一种io静态参数测试方法及系统
US20220236315A1 (en) Functional tester for printed circuit boards, and associated systems and methods
CN106526456B (zh) 一种集成电路在线测试装置和测试方法
US20090326905A1 (en) Power testing apparatus for universal serial bus interface
CN109189620B (zh) 一种串口检验装置
CN101738503B (zh) 接口装置与其控制方法、老化测试系统
CN115454903A (zh) 一种接口拔插自动化操控装置及方法
CN106291321B (zh) 基于LabWindows/CVI的等离子电源电路自动测试平台及方法
CN212809187U (zh) 通信模组的自动化测试开发板
CN212031656U (zh) 一种集成电路测试系统的运放测试模块
CN114076901B (zh) 一种电源模块输出纹波自动化测试系统及方法
CN110907806A (zh) 一种icc多功能集成测试系统
CN217385736U (zh) 一种mcu的ate设备及其系统
CN108674699B (zh) 一种分时复用双极选通的卫星等效系统
CN216209527U (zh) Gpio接口状态的测试装置
CN215728513U (zh) 一种低成本老化测试模组
CN115658398A (zh) 硬盘接口通道测试装置及其测试方法
US8346498B2 (en) Programmable device testing
CN210327591U (zh) 载波芯片测试系统
CN111693754B (zh) 通信模组pin脚电压检测装置、设备及方法
CN111123073B (zh) 一种硬件板卡快速自检装置
CN209728111U (zh) 一种单板测试设备
CN113281639A (zh) 一种板卡测试装置、系统及方法
CN114187957A (zh) 一种存储器测试系统及其使用方法
CN110661583A (zh) 载波芯片测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant