CN111027103A - 基于寄存器模糊配置的芯片检测方法、装置及存储设备 - Google Patents
基于寄存器模糊配置的芯片检测方法、装置及存储设备 Download PDFInfo
- Publication number
- CN111027103A CN111027103A CN201910098850.2A CN201910098850A CN111027103A CN 111027103 A CN111027103 A CN 111027103A CN 201910098850 A CN201910098850 A CN 201910098850A CN 111027103 A CN111027103 A CN 111027103A
- Authority
- CN
- China
- Prior art keywords
- register
- target chip
- input
- state
- running
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 68
- 230000008569 process Effects 0.000 claims description 38
- 238000004458 analytical method Methods 0.000 claims description 28
- 230000006870 function Effects 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 17
- 206010000117 Abnormal behaviour Diseases 0.000 claims description 14
- 230000004048 modification Effects 0.000 claims description 9
- 238000012986 modification Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 230000003993 interaction Effects 0.000 claims description 6
- 230000006854 communication Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 102100032215 Cathepsin E Human genes 0.000 description 1
- 101000869031 Homo sapiens Cathepsin E Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
本发明实施例公开一种基于寄存器模糊配置的芯片检测方法、装置及存储设备，用以解决难以判断芯片是否存在硬件安全问题。该方法包括：对目标芯片的寄存器进行模糊配置；辅助目标芯片运行；捕获目标芯片的寄存器运行状态，并生成状态值；对目标芯片的寄存器运行状态进行分析。
Description
技术领域
本发明实施例涉及芯片安全领域，尤其涉及一种基于寄存器模糊配置的芯片检测方法、装置及存储设备。
背景技术
随着半导体工艺不断提升，集成电路工艺及技术的推广，行业内技术壁垒不断被打破，因此，大规模集成电路量产的时间成本、技术成本、设备成本不断降低。这就意味着，系统级芯片(soc)品类和功能在未来将会发生大规模的泛化。这种泛化将会带来集成电路的大规模发展，然而，芯片的安全性问题也将伴随而来。
发明内容
基于上述存在的问题，本发明实施例提供一种基于寄存器模糊配置的芯片检测方法、装置及存储设备，用以解决难以判断芯片是否存在硬件安全的问题。
本发明实施例公开一种基于寄存器模糊配置的芯片检测方法，包括：
对目标芯片的寄存器进行模糊配置；辅助目标芯片运行；捕获目标芯片的寄存器运行状态，并生成状态值；对目标芯片的寄存器运行状态进行分析。
进一步地，所述模糊配置的方法包括：对寄存器保留位进行模糊输入配置、对单一硬件功能的目标芯片进行全寄存器模糊配置、对目标芯片中非保留空间的寄存器进行比特位模糊修改配置、和/或对目标芯片的寄存器硬件功能进行规律性输入配置。
进一步地，模糊输入配置的具体方法包括：输入时刻模糊：在目标芯片运行过程中，对寄存器进行输入的时刻具有随机性，即运行过程中不确定什么时间对寄存器进行输入；输入比特位模糊：在目标芯片运行过程中，对进行输入的寄存器比特位具有随机性，即运行过程中不确定对寄存器中的哪一比特位进行输入；输入内容模糊：在目标芯片运行过程中，对寄存器输入的内容具有随机性，输入内容为0或1；输入目标模糊：输入目标具有随机性。
进一步地，输入目标具体为目标芯片的硬件资源，包括：
通用异步收发传输器、通用串行总线、定时器、通用输入/输出、两线式串行总线、串行外设接口、数字模拟转换器、安全数字输入输出卡、快闪记忆卡、直接内存存取。
进一步地，对目标芯片的寄存器运行状态进行分析，具体为：
将捕获的目标芯片的寄存器运行状态的状态值与寄存器正常状态的状态值进行匹配，若不匹配，则违反寄存器运行规则，将目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
进一步地，对目标芯片的寄存器运行状态进行分析，具体为：
根据当前目标芯片的寄存器运行状态，判断哪些状态不是由运行交互产生的，而是由中央处理器内部产生的异常行为；
将捕获的由中央处理器内部产生的异常行为的状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
进一步地，对目标芯片的寄存器运行状态进行分析，具体为：
识别目标芯片运行过程中是否发生崩溃情况，若发生崩溃情况，读取此时目标芯片的寄存器运行状态，并将所述寄存器运行状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
本发明实施例公开一种基于寄存器模糊配置的芯片检测装置，包括存储器和处理器，所述存储器用于存储多条指令，所述处理器用于加载所述存储器中存储的指令以执行：对目标芯片的寄存器进行模糊配置；辅助目标芯片运行；捕获目标芯片的寄存器运行状态，并生成状态值；对目标芯片的寄存器运行状态进行分析。
进一步地，所述处理器还用于加载所述存储器中存储的指令以执行：
所述模糊配置的方法包括：对寄存器保留位进行模糊输入配置、对单一硬件功能的目标芯片进行全寄存器模糊配置、对目标芯片中非保留空间的寄存器进行比特位模糊修改配置、和/或对目标芯片的寄存器硬件功能进行规律性输入配置。
进一步地，所述处理器还用于加载所述存储器中存储的指令以执行：
模糊输入配置的具体方法包括：输入时刻模糊：在目标芯片运行过程中，对寄存器进行输入的时刻具有随机性，即运行过程中不确定什么时间对寄存器进行输入；输入比特位模糊：在目标芯片运行过程中，对进行输入的寄存器比特位具有随机性，即运行过程中不确定对寄存器中的哪一比特位进行输入；输入内容模糊：在目标芯片运行过程中，对寄存器输入的内容具有随机性，输入内容为0或1；输入目标模糊：输入目标具有随机性。
进一步地，所述处理器还用于加载所述存储器中存储的指令以执行：
输入目标具体为目标芯片的硬件资源，包括：
通用异步收发传输器、通用串行总线、定时器、通用输入/输出、两线式串行总线、串行外设接口、数字模拟转换器、安全数字输入输出卡、快闪记忆卡、直接内存存取。
进一步地，所述处理器还用于加载所述存储器中存储的指令以执行：
对目标芯片的寄存器运行状态进行分析，具体为：
将捕获的目标芯片的寄存器运行状态的状态值与寄存器正常状态的状态值进行匹配，若不匹配，则违反寄存器运行规则，将目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
进一步地，所述处理器还用于加载所述存储器中存储的指令以执行：
对目标芯片的寄存器运行状态进行分析，具体为：
根据当前目标芯片的寄存器运行状态，判断哪些状态不是由运行交互产生的，而是由中央处理器内部产生的异常行为；
将捕获的由中央处理器内部产生的异常行为的状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
进一步地，所述处理器还用于加载所述存储器中存储的指令以执行：
对目标芯片的寄存器运行状态进行分析，具体为：
识别目标芯片运行过程中是否发生崩溃情况，若发生崩溃情况，读取此时目标芯片的寄存器运行状态，并将所述寄存器运行状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
本发明实施例同时公开一种基于寄存器模糊配置的芯片检测装置，包括：
模糊配置模块：用于对目标芯片的寄存器进行模糊配置；
运行辅助模块：用于辅助目标芯片运行；
状态捕获模块：用于捕获目标芯片的寄存器运行状态；
状态值生成模块：用于生成状态值；
分析模块：用于对目标芯片的寄存器运行状态进行分析；
主处理模块：用于实现模糊配置模块、运行辅助模块、状态捕获模块、状态值生成模块以及分析模块的参数输入、获取以及功能配置。
本发明实施例提供了一种存储设备，所述存储设备中存储有多条指令，所述指令适于由处理器加载并执行本发明实施例提供的基于寄存器模糊配置的芯片检测方法步骤。
与现有技术相比，本发明提供的一种基于寄存器模糊配置的芯片检测方法、装置及存储设备，至少实现了如下的有益效果：
对目标芯片的寄存器进行模糊配置；辅助目标芯片运行；捕获目标芯片的寄存器运行状态，并生成状态值；对目标芯片的寄存器运行状态进行分析。通过对目标芯片的寄存器进行模糊配置，再通过捕获寄存器的运行状态，可以对硬件木马隐藏形式进行有效检测，进一步判断芯片是否存在硬件安全问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的寄存器位图；
图2为本发明实施例提供的基于寄存器模糊配置的芯片检测方法流程图；
图3为本发明实施例提供的基于寄存器模糊配置的芯片检测装置结构图；
图4为本发明实施例提供的又一基于寄存器模糊配置的芯片检测装置结构图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的基于寄存器模糊配置的芯片检测方法的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
通过对系统级芯片各硬件资源进行配置，进行访问使其完成特定硬件功能，而寄存器的状态值同时也会根据功能运行状态发生变化。
具体状态值采集方法，以UART(通用异步收发传输器)为例，对SOCUART端口进行配置，如下所示：
以上代码是对串口进行配置的代码，通过以上代码可完成对系统级芯片串行端口的初始化配置。配置完成后，通过对寄存器内容的读取以及写入，可通过该硬件资源，完成对外部数据接收、发送、配置等功能。该硬件资源内的寄存器值同时也会根据功能运行状态发生变化。以UART USART_SR(状态寄存器)为例，举例说明，图1为该寄存器位图：
1、位31-10为保留位。
2、位9，CTS：CTS标志(CTS flag)。如果设置了CTSE位，当nCTS输入变化状态时，该位被置高，由软件将其清零。如果USART_CR3中的CTSIE为‘1’，则产生中断，0：nCTS状态线上没有变化，1：nCTS状态向上发生变化，UART4和UART5上不存在这一位。
3、位6，TC：发送完成(Transmission complete)。当包含有数据的一帧发送完成后，并且TXE＝1时，该位被置为‘1’。如果USART_CR1中的TCIE为‘1’，则产生中断，由软件序列清除该位(先读USART_SR，然后写入USART_DR)。TC位也可以通过写入‘0’来清除，只有在多缓存通讯中才推荐这种清除程序。其中0表示发送还未完成；1表示发送完成。
4、位5，RXNE：读数据寄存器非空(Read data register not empty)，当RDR移位寄存器中的数据被转移到USART_DR寄存器中，该位被置位。如果USART_CR1寄存器中的RXNEIE为1，则产生中断。对USART_DR的读操作可以将该位清零，RXNE位也可以通过写入0来清除，只有在多缓存通讯中才推荐这种清除程序。其中0表示数据没有收到；1表示收到数据，可以读出。
通过对寄存器进行配置，可实现对硬件资源的初始化，通过对寄存器的读取访问，可获得当前系统对应的硬件资源当前的工作状态，以及硬件资源本身功能的数据通信功能。
基于此，本发明实施例提供了基于寄存器模糊配置的芯片检测方法流程图，如图1所示，包括：
步骤11，对目标芯片的寄存器进行模糊配置；
模糊配置的方法包括：对寄存器保留位进行模糊输入配置、对单一硬件功能的目标芯片进行全寄存器模糊配置、对目标芯片中非保留空间的寄存器进行比特位模糊修改配置、和/或对目标芯片的寄存器硬件功能进行规律性输入配置。其中，模糊输入配置的具体方法包括以下四种：
输入时刻模糊：在目标芯片运行过程中，对寄存器进行输入的时刻具有随机性，即运行过程中不确定什么时间对寄存器进行输入；
输入比特位模糊：在目标芯片运行过程中，对进行输入的寄存器比特位具有随机性，即运行过程中不确定对寄存器中的哪一比特位进行输入；
输入内容模糊：在目标芯片运行过程中，对寄存器输入的内容具有随机性，输入内容为0或1；
输入目标模糊：输入目标具有随机性；而输入目标具体为目标芯片的硬件资源，包括但不限于：UART(通用异步收发传输器)、USB(通用串行总线)、Timer(定时器)、GPIO(通用输入/输出)、I2C(两线式串行总线)、SPI(串行外设接口)、DAC(数字模拟转换器)、SDIO(安全数字输入输出卡)、MMC(快闪记忆卡)、DMA(直接内存存取)。
步骤12，辅助目标芯片运行；
步骤13，捕获目标芯片的寄存器运行状态，并生成状态值；
步骤14，对目标芯片的寄存器运行状态进行分析；
具体分析方法包括但不限于以下三种：
特征匹配：将捕获的目标芯片的寄存器运行状态的状态值与寄存器正常状态的状态值进行匹配，若不匹配，则违反寄存器运行规则，将目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
其中，寄存器正常状态的状态值的获取，可以对可信的相同型号/相同架构/同系列的系统级芯片寄存器状态值进行采样，或通过开放的技术手册进行状态值配置生成。
以UART状态寄存器(USART_SR)为例，以下为STM32F107SOC正常运行状态下寄存器的状态值。
SR:0x000000C0
DR:0x0000
BRR:0x00000EA6
CR1:0x0000202C
CR2:0
CR3:0
GTPR:0
同样以SR寄存器为例，SR寄存器的值为：0x000000C0,
二进制值为：00000000 00000000 00000000 11000000，该值对应寄存器位图如图1所示。
其中第10～31位为保留位，第0～9位值不同对应的状态不同。
从第0～9位具体状态如下：11000000
PE:没有奇偶校验错误
FE:没有检测到帧错误
NE:没有检测到噪声
ORE:没有过载错误
IDLE:没有检测到空闲总线
RXNE:数据没有收到
TC:发送还未完成
TXE:数据还没有被转移到移位寄存器
LBD:检测到LIN断开
CTS:nCTS状态线上发生变化
内部异常行为：根据当前目标芯片的寄存器运行状态，判断哪些状态不是由运行交互产生的，而是由CPU(中央处理器)内部产生的异常行为；将捕获的由CPU(中央处理器)内部产生的异常行为的状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
崩溃识别法：识别目标芯片运行过程中是否发生崩溃情况，若发生崩溃情况，读取此时目标芯片的寄存器运行状态，并将所述寄存器运行状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
因此，本发明实施例通过对目标芯片的寄存器进行模糊输入配置，再通过捕获寄存器的运行状态，可以判断芯片是否存在硬件安全问题。
本发明实施例还提供了一种基于寄存器模糊配置的芯片检测装置，如图3所示，包括：所述装置包括存储器31和处理器32，所述存储器31用于存储多条指令，所述处理器32用于加载所述存储器31中存储的指令以执行：
对目标芯片的寄存器进行模糊配置；辅助目标芯片运行；捕获目标芯片的寄存器运行状态，并生成状态值；对目标芯片的寄存器运行状态进行分析。
所述处理器32还用于加载所述存储器31中存储的指令以执行：
所述模糊配置的方法包括：对寄存器保留位进行模糊输入配置、对单一硬件功能的目标芯片进行全寄存器模糊配置、对目标芯片中非保留空间的寄存器进行比特位模糊修改配置、和/或对目标芯片的寄存器硬件功能进行规律性输入配置。
所述处理器32还用于加载所述存储器31中存储的指令以执行：
模糊输入配置的具体方法包括：输入时刻模糊：在目标芯片运行过程中，对寄存器进行输入的时刻具有随机性，即运行过程中不确定什么时间对寄存器进行输入；输入比特位模糊：在目标芯片运行过程中，对进行输入的寄存器比特位具有随机性，即运行过程中不确定对寄存器中的哪一比特位进行输入；输入内容模糊：在目标芯片运行过程中，对寄存器输入的内容具有随机性，输入内容为0或1；输入目标模糊：输入目标具有随机性。
所述处理器32还用于加载所述存储器31中存储的指令以执行：
输入目标具体为目标芯片的硬件资源，包括：
UART(通用异步收发传输器)、USB(通用串行总线)、Timer(定时器)、GPIO(通用输入/输出)、I2C(两线式串行总线)、SPI(串行外设接口)、DAC(数字模拟转换器)、SDIO(安全数字输入输出卡)、MMC(快闪记忆卡)、DMA(直接内存存取)。
所述处理器32还用于加载所述存储器31中存储的指令以执行：
对目标芯片的寄存器运行状态进行分析，具体为：
将捕获的目标芯片的寄存器运行状态的状态值与寄存器正常状态的状态值进行匹配，若发现违反寄存器运行规则，则CPU(中央处理器)产生了异常行为；将目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
所述处理器32还用于加载所述存储器31中存储的指令以执行：
对目标芯片的寄存器运行状态进行分析，具体为：
根据当前目标芯片的寄存器运行状态，判断哪些状态不是由运行交互产生的，而是由CPU(中央处理器)内部产生的异常行为；
将捕获的由CPU(中央处理器)内部产生的异常行为的状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
所述处理器32还用于加载所述存储器31中存储的指令以执行：
对目标芯片的寄存器运行状态进行分析，具体为：
识别目标芯片运行过程中是否发生崩溃情况，若发生崩溃情况，读取此时目标芯片的寄存器运行状态，并将所述寄存器运行状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
本发明实施例同时提供了又一种基于寄存器模糊配置的芯片检测装置，如图4所示，包括：
模糊配置模块41：用于对目标芯片的寄存器进行模糊配置；
运行辅助模块42：用于辅助目标芯片运行；
以USART为例，可以通过外部PC(个人计算机)和USB转TTL(生存时间值)模块实现，通过PC将UART数据发送至被测SOCUART单元、被测处理UART单元将数据发送至PC侧，这样既可形成SOCUSART到PC之间双向通信的功能，完成USART通信链路的闭合。采用的运行辅助模块需根据具体被测硬件资源外设而定。
运行辅助模块，在实施过程中可通过一个针对目标芯片硬件功能，实现一个交互的硬件功能集合，以平台的形式同芯片进行交互。辅助完成目标芯片硬件资源功能运行过程中，寄存器不同的状态。
状态捕获模块43：用于捕获目标芯片的寄存器运行状态；
该模块能够对不同硬件资源的状态寄存器的状态值的状态值进行捕捉，并能够将运行状态存入外部flash。
状态值生成模块44：用于生成状态值；
分析模块45：用于对目标芯片的寄存器运行状态进行分析；
主处理模块46：用于实现模糊配置模块、运行辅助模块、状态捕获模块、状态值生成模块以及分析模块的参数输入、获取以及功能配置。
本发明实施例还提供一种存储设备，所述存储设备中存储有多条指令，所述指令适于由处理器加载并执行本发明实施例提供的基于寄存器模糊配置的芯片检测方法的步骤。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明实施例可以通过硬件实现，也可以借助软件加必要的通用硬件平台的方式来实现。基于这样的理解，本发明实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。
本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (16)
1.一种基于寄存器模糊配置的芯片检测方法，其特征在于，包括：
对目标芯片的寄存器进行模糊配置；
辅助目标芯片运行；
捕获目标芯片的寄存器运行状态，并生成状态值；
对目标芯片的寄存器运行状态进行分析。
2.如权利要求1所述的方法，其特征在于，所述模糊配置的方法包括：
对寄存器保留位进行模糊输入配置、对单一硬件功能的目标芯片进行全寄存器模糊配置、对目标芯片中非保留空间的寄存器进行比特位模糊修改配置、和/或对目标芯片的寄存器硬件功能进行规律性输入配置。
3.如权利要求2所述的方法，其特征在于，模糊输入配置的具体方法包括：
输入时刻模糊：在目标芯片运行过程中，对寄存器进行输入的时刻具有随机性，即运行过程中不确定什么时间对寄存器进行输入；
输入比特位模糊：在目标芯片运行过程中，对进行输入的寄存器比特位具有随机性，即运行过程中不确定对寄存器中的哪一比特位进行输入；
输入内容模糊：在目标芯片运行过程中，对寄存器输入的内容具有随机性，输入内容为0或1；
输入目标模糊：输入目标具有随机性。
4.如权利要求3所述的方法，其特征在于，输入目标具体为目标芯片的硬件资源，包括：
通用异步收发传输器、通用串行总线、定时器、通用输入/输出、两线式串行总线、串行外设接口、数字模拟转换器、安全数字输入输出卡、快闪记忆卡、直接内存存取。
5.如权利要求1所述的方法，其特征在于，对目标芯片的寄存器运行状态进行分析，具体为：
将捕获的目标芯片的寄存器运行状态的状态值与寄存器正常状态的状态值进行匹配，若不匹配，则违反寄存器运行规则，将目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
6.如权利要求1所述的方法，其特征在于，对目标芯片的寄存器运行状态进行分析，具体为：
根据当前目标芯片的寄存器运行状态，判断哪些状态不是由运行交互产生的，而是由中央处理器内部产生的异常行为；
将捕获的由中央处理器内部产生的异常行为的状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
7.如权利要求1所述的方法，其特征在于，对目标芯片的寄存器运行状态进行分析，具体为：
识别目标芯片运行过程中是否发生崩溃情况，若发生崩溃情况，读取此时目标芯片的寄存器运行状态，并将所述寄存器运行状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
8.一种基于寄存器模糊配置的芯片检测装置，其特征在于，所述装置包括存储器和处理器，所述存储器用于存储多条指令，所述处理器用于加载所述存储器中存储的指令以执行：
对目标芯片的寄存器进行模糊配置；
辅助目标芯片运行；
捕获目标芯片的寄存器运行状态，并生成状态值；
对目标芯片的寄存器运行状态进行分析。
9.如权利要求8所述的装置，其特征在于，所述处理器还用于加载所述存储器中存储的指令以执行：
所述模糊配置的方法包括：对寄存器保留位进行模糊输入配置、对单一硬件功能的目标芯片进行全寄存器模糊配置、对目标芯片中非保留空间的寄存器进行比特位模糊修改配置、和/或对目标芯片的寄存器硬件功能进行规律性输入配置。
10.如权利要求9所述的装置，其特征在于，所述处理器还用于加载所述存储器中存储的指令以执行：
模糊输入配置的具体方法包括：
输入时刻模糊：在目标芯片运行过程中，对寄存器进行输入的时刻具有随机性，即运行过程中不确定什么时间对寄存器进行输入；
输入比特位模糊：在目标芯片运行过程中，对进行输入的寄存器比特位具有随机性，即运行过程中不确定对寄存器中的哪一比特位进行输入；
输入内容模糊：在目标芯片运行过程中，对寄存器输入的内容具有随机性，输入内容为0或1；
输入目标模糊：输入目标具有随机性。
11.如权利要求10所述的装置，其特征在于，所述处理器还用于加载所述存储器中存储的指令以执行：
被输入目标具体为目标芯片的硬件资源，包括：
通用异步收发传输器、通用串行总线、定时器、通用输入/输出、两线式串行总线、串行外设接口、数字模拟转换器、安全数字输入输出卡、快闪记忆卡、直接内存存取。
12.如权利要求8所述的装置，其特征在于，所述处理器还用于加载所述存储器中存储的指令以执行：
对目标芯片的寄存器运行状态进行分析，具体为：
将捕获的目标芯片的寄存器运行状态的状态值与寄存器正常状态的状态值进行匹配，若不匹配，则违反寄存器运行规则，将目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
13.如权利要求8所述的装置，其特征在于，所述处理器还用于加载所述存储器中存储的指令以执行：
对目标芯片的寄存器运行状态进行分析，具体为：
根据当前目标芯片的寄存器运行状态，判断哪些状态不是由运行交互产生的，而是由中央处理器内部产生的异常行为；
将捕获的由中央处理器内部产生的异常行为的状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
14.如权利要求8所述的装置，其特征在于，所述处理器还用于加载所述存储器中存储的指令以执行：
对目标芯片的寄存器运行状态进行分析，具体为：
识别目标芯片运行过程中是否发生崩溃情况，若发生崩溃情况，读取此时目标芯片的寄存器运行状态，并将所述寄存器运行状态以及目标芯片运行的环境存入外部存储空间，进行环境还原，进一步进行具体分析。
15.一种基于寄存器模糊配置的芯片检测装置，其特征在于，包括：
模糊配置模块：用于对目标芯片的寄存器进行模糊配置；
运行辅助模块：用于辅助目标芯片运行；
状态捕获模块：用于捕获目标芯片的寄存器运行状态；
状态值生成模块：用于生成状态值；
分析模块：用于对目标芯片的寄存器运行状态进行分析；
主处理模块：用于实现模糊配置模块、运行辅助模块、状态捕获模块、状态值生成模块以及分析模块的参数输入、获取以及功能配置。
16.一种存储设备，其特征在于，所述存储设备中存储有多条指令，所述指令适于由处理器加载并执行权1-7任一所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910098850.2A CN111027103B (zh) | 2019-01-31 | 2019-01-31 | 基于寄存器模糊配置的芯片检测方法、装置及存储设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910098850.2A CN111027103B (zh) | 2019-01-31 | 2019-01-31 | 基于寄存器模糊配置的芯片检测方法、装置及存储设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111027103A true CN111027103A (zh) | 2020-04-17 |
| CN111027103B CN111027103B (zh) | 2023-11-10 |
Family
ID=70203439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910098850.2A Active CN111027103B (zh) | 2019-01-31 | 2019-01-31 | 基于寄存器模糊配置的芯片检测方法、装置及存储设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111027103B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113238941A (zh) * | 2021-05-12 | 2021-08-10 | 展讯通信（上海）有限公司 | 开发调试系统、方法、设备和介质 |
| CN115599618A (zh) * | 2022-11-17 | 2023-01-13 | 深圳市楠菲微电子有限公司（Cn） | 寄存器动态改配验证方法、装置、存储介质和处理器 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546396A (ja) * | 1991-08-19 | 1993-02-26 | Toshiba Corp | フアジイ推論装置 |
| JPH07281234A (ja) * | 1994-11-21 | 1995-10-27 | Canon Inc | 像ブレ防止装置及びそのための信号処理装置 |
| US5600757A (en) * | 1991-05-31 | 1997-02-04 | Kabushiki Kaisha Toshiba | Fuzzy rule-based system formed on a single semiconductor chip |
| US5677996A (en) * | 1993-12-29 | 1997-10-14 | Korea Telecommunication Authority | Fuzzy computer |
| JP2007065999A (ja) * | 2005-08-31 | 2007-03-15 | Denso Corp | 命令コードの符号化方式及びｃｐｕ |
| CN101620656A (zh) * | 2009-07-29 | 2010-01-06 | 深圳国微技术有限公司 | 安全jtag模块及保护芯片内部信息安全的方法 |
| CN104133751A (zh) * | 2014-08-06 | 2014-11-05 | 浪潮(北京)电子信息产业有限公司 | 一种对芯片进行调试的方法和芯片 |
| CN104280606A (zh) * | 2014-10-10 | 2015-01-14 | 华立仪表集团股份有限公司 | 一种计量芯片的自启动方法及参数自校验方法 |
| US20150333735A1 (en) * | 2014-05-15 | 2015-11-19 | Vinu K. ELIAS | Block partition to minimize power leakage |
| CN106095631A (zh) * | 2016-06-03 | 2016-11-09 | 中国科学技术大学 | 一种基于有限状态机实现的多周期非流水线cpu动态调试方法 |
| WO2017052661A1 (en) * | 2015-09-26 | 2017-03-30 | Intel Corporation | Multichip package link error detection |
| US20170363667A1 (en) * | 2014-12-19 | 2017-12-21 | Leonardo Mw Ltd | Digital phase meter and phase detection method |
| CN108073383A (zh) * | 2016-11-09 | 2018-05-25 | 谷歌有限责任公司 | 加强随机数生成器 |
| CN108762061A (zh) * | 2018-05-18 | 2018-11-06 | 武汉精测电子集团股份有限公司 | 基于模糊控制器的OLED模组Gamma调校方法及系统 |
| CN108802601A (zh) * | 2018-06-21 | 2018-11-13 | 记忆科技(深圳)有限公司 | 环路传输的芯片测试方法、装置及计算机设备 |
-
2019
- 2019-01-31 CN CN201910098850.2A patent/CN111027103B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600757A (en) * | 1991-05-31 | 1997-02-04 | Kabushiki Kaisha Toshiba | Fuzzy rule-based system formed on a single semiconductor chip |
| JPH0546396A (ja) * | 1991-08-19 | 1993-02-26 | Toshiba Corp | フアジイ推論装置 |
| US5677996A (en) * | 1993-12-29 | 1997-10-14 | Korea Telecommunication Authority | Fuzzy computer |
| JPH07281234A (ja) * | 1994-11-21 | 1995-10-27 | Canon Inc | 像ブレ防止装置及びそのための信号処理装置 |
| JP2007065999A (ja) * | 2005-08-31 | 2007-03-15 | Denso Corp | 命令コードの符号化方式及びｃｐｕ |
| CN101620656A (zh) * | 2009-07-29 | 2010-01-06 | 深圳国微技术有限公司 | 安全jtag模块及保护芯片内部信息安全的方法 |
| US20150333735A1 (en) * | 2014-05-15 | 2015-11-19 | Vinu K. ELIAS | Block partition to minimize power leakage |
| CN104133751A (zh) * | 2014-08-06 | 2014-11-05 | 浪潮(北京)电子信息产业有限公司 | 一种对芯片进行调试的方法和芯片 |
| CN104280606A (zh) * | 2014-10-10 | 2015-01-14 | 华立仪表集团股份有限公司 | 一种计量芯片的自启动方法及参数自校验方法 |
| US20170363667A1 (en) * | 2014-12-19 | 2017-12-21 | Leonardo Mw Ltd | Digital phase meter and phase detection method |
| WO2017052661A1 (en) * | 2015-09-26 | 2017-03-30 | Intel Corporation | Multichip package link error detection |
| CN106095631A (zh) * | 2016-06-03 | 2016-11-09 | 中国科学技术大学 | 一种基于有限状态机实现的多周期非流水线cpu动态调试方法 |
| CN108073383A (zh) * | 2016-11-09 | 2018-05-25 | 谷歌有限责任公司 | 加强随机数生成器 |
| CN108762061A (zh) * | 2018-05-18 | 2018-11-06 | 武汉精测电子集团股份有限公司 | 基于模糊控制器的OLED模组Gamma调校方法及系统 |
| CN108802601A (zh) * | 2018-06-21 | 2018-11-13 | 记忆科技(深圳)有限公司 | 环路传输的芯片测试方法、装置及计算机设备 |
Non-Patent Citations (3)
| Title |
|---|
| S.G. TZAFESTAS 等: "Fuzzy logic path tracking control for autonomous non-holonomic mobile robots: Design of System on a Chip", ROBOTICS AND AUTONOMOUS SYSTEMS, vol. 58, no. 8, pages 1017 - 1027, XP027118628 * |
| 张炬 等: "低信噪比下独特码检测", 电子与信息学报, no. 11, pages 1116 - 1122 * |
| 李莲 等: "基于FPGA的瓦斯浓度模糊控制系统设计", 煤炭工程, vol. 46, no. 01, pages 138 - 140 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113238941A (zh) * | 2021-05-12 | 2021-08-10 | 展讯通信（上海）有限公司 | 开发调试系统、方法、设备和介质 |
| CN115599618A (zh) * | 2022-11-17 | 2023-01-13 | 深圳市楠菲微电子有限公司（Cn） | 寄存器动态改配验证方法、装置、存储介质和处理器 |
| CN115599618B (zh) * | 2022-11-17 | 2023-03-31 | 深圳市楠菲微电子有限公司 | 寄存器动态改配验证方法、装置、存储介质和处理器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111027103B (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9886017B2 (en) | Counter operation in a state machine lattice | |
| JP6154824B2 (ja) | ステートマシンラチスにおけるブール型論理 | |
| TWI605337B (zh) | 用以在統一的協定通訊中交換錯誤資訊之設備、方法及系統 | |
| CN108021805A (zh) | 检测Android应用程序运行环境的方法、装置、设备及存储介质 | |
| CN111191214B (zh) | 一种嵌入式处理器及数据保护方法 | |
| CN111027103B (zh) | 基于寄存器模糊配置的芯片检测方法、装置及存储设备 | |
| CN113557515A (zh) | 外围设备与安全电路系统的兼容性 | |
| CN101772761A (zh) | 电子设备接口控制系统 | |
| US20110225559A1 (en) | Logic verifying apparatus, logic verifying method, and medium | |
| CN113326670A (zh) | 原型验证系统、方法、处理单元、及设备 | |
| CN111737178B (zh) | 一种计算机内存取证方法、设备及内存取证分析系统 | |
| CN109102436B (zh) | 基于usb3.0协议ts1训练序列的ip软核产权保护与侵权鉴定方法 | |
| US9830287B2 (en) | Determination of a device function asserting a detected spurious interrupt | |
| CN105474228B (zh) | Io设备与硬件安全元件的自动配对 | |
| Side et al. | Lockeddown: Exploiting contention on host-gpu pcie bus for fun and profit | |
| CN109214144A (zh) | 基于usb3.2协议ts2训练序列的ip软核产权保护与侵权鉴定方法 | |
| CN104572515A (zh) | 跟踪模块、方法、系统和片上系统芯片 | |
| CN109214143B (zh) | 基于usb3.2协议ts1训练序列的ip软核产权保护与侵权鉴定方法 | |
| CN109165482B (zh) | 基于usb3.1协议ts1训练序列的ip软核产权保护与侵权鉴定方法 | |
| CN109165481B (zh) | 基于usb3.0协议ts2训练序列的ip软核产权保护与侵权鉴定方法 | |
| CN109145527B (zh) | 基于usb3.1协议ts2训练序列的ip软核产权保护与侵权鉴定方法 | |
| US20030196008A1 (en) | Method and apparatus for checking the state of peripherals | |
| CN201583939U (zh) | 串行外设接口除错卡装置 | |
| CN116089563B (zh) | 日志处理方法及相关装置 | |
| CN102542214A (zh) | 存储卡的量产方法及存储卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 150028 building 7, innovation and entrepreneurship square, science and technology innovation city, Harbin high tech Industrial Development Zone, Heilongjiang Province (No. 838, Shikun Road) Applicant after: Antan Technology Group Co.,Ltd. Address before: 150028 building 7, innovation and entrepreneurship square, science and technology innovation city, Harbin high tech Industrial Development Zone, Heilongjiang Province (No. 838, Shikun Road) Applicant before: Harbin Antian Science and Technology Group Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |