CN111191214B - 一种嵌入式处理器及数据保护方法 - Google Patents

Abstract

本发明公开了一种嵌入式处理器及数据保护方法，所述嵌入式处理器包括：调试访问接口模块；内部只读存储器；加密控制模块，分别与所述调试访问接口模块和所述内部只读存储器电连接；其中，所述加密控制模块用于：接收外部设备通过所述调试访问接口模块传输进来的AHB信号，来自所述内部只读存储器的配置信息；根据所述配置信息，确定所述嵌入式处理器的工作模式；若所述工作模块表明所述嵌入式处理器是加密的，检测所述外部设备访问所述嵌入式处理器时的输入密码是否与预存密码匹配；若所述输入密码与所述预存密码匹配，允许所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器。用于解决现有嵌入式处理器存在安全系数低的技术问题。

Description

一种嵌入式处理器及数据保护方法

技术领域

本发明涉及计算机技术领域，特别涉及一种嵌入式处理器及数据保护方法。

背景技术

现有标准的ARM嵌入式处理器(比如，Cortex-M3、Cortex-M4)已经越来越广泛地应用于嵌入式系统级芯片(System on Chip，SOC)中。

如图1所示为标准的ARM Cortex-M4内部结构示意图。具体来讲，外部设备通过SWJ-DP接口与AHB-AP接口组成的调试访问接口模块来连接并访问Cortex-M4。其中，Cortex-M4core为Cortex-M4内核；Bus matrix为总线矩阵，用于实现主从设备间信息交互；Bridge为桥接模块；TPIU为跟踪调试接口模块；NVIC为中断控制器；DWT为数据监测器；FPB为断点控制器；ITM为指令调试模块；Dcode interface为数据总线；System interface为系统总线；External private Peripheral bus(PPB)为Cortex-M4开放给用户的读写外部私有设备的总线，用于读写用户新增的自定义的功能模块；Internal private Peripheralbus为内部私有设备的总线；Trace port为调试接口；JTMS/SWDTO、JTDI、JTDO/TRACESW0、NJTRST、JTCK/SWCLK为连接外部设备的信号线；TRACESWO、TRACECK、TRACECD[3:0]为用于扩展外部设备功能的信号线。由于这些属于现有标准ARM Cortex-M4中的内容，每个部分的功能在此就不再赘述了。

由图1可知，外部设备通过SWJ-DP接口来连接并访问Cortex-M4及SOC内部的资源，这种访问是开放的，并无权限控制或加密控制机制，芯片内部的存储数据能够被外部设备完全读取。

可见，现有嵌入式处理器存在安全系数低的技术问题。

发明内容

本发明实施例提供一种嵌入式处理器及数据保护方法，用于解决现有ARM嵌入式处理器存在安全系数低的技术问题。

第一方面，本发明实施例提供了一种嵌入式处理器，包括：

调试访问接口模块；

内部只读存储器；

加密控制模块，分别与所述调试访问接口模块和所述内部只读存储器电连接；

其中，所述加密控制模块用于：接收外部设备通过所述调试访问接口模块传输进来的高级高性能总线AHB信号，以及来自所述内部只读存储器的配置信息；根据所述配置信息，确定所述嵌入式处理器的工作模式；若所述工作模块表明所述嵌入式处理器是加密的，检测所述外部设备访问所述嵌入式处理器时的输入密码是否与预存密码匹配；若所述输入密码与所述预存密码匹配，允许所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器。

在本发明实施例的技术方案中，通过在嵌入式处理器内部加入加密控制模块，然后，通过该加密控制模块对通过调试访问接口模块传输进来的AHB信号以及来自内部只读存储器的配置信息进行监测。在嵌入式处理器是加密模式时，仅在外部设备访问该嵌入式处理器时的输入密码与预存密码匹配时，该外部设备才能通过该调试访问接口模块访问该嵌入式处理器。也就是说，通过加密控制模块对外部设备访问该嵌入式处理器进行权限管控，从而提高了嵌入式处理器的安全系数。

可选地，所述加密控制模块还用于：

若所述输入密码与所述预存密码不匹配，禁止所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器。

在本发明实施例的技术方案中，若外部设备访问嵌入式处理的输入密码与预存密码不匹配，则禁止外部设备通过该调试访问接口模块访问该嵌入式处理器，从而有效避免了外部非授权设备意图对嵌入式处理器内部数据的访问，从而提高了嵌入式处理器的安全系数。

可选地，若所述输入密码与所述预存密码不匹配，所述加密控制模块还用于：

将所述AHB信号转换成对所述嵌入式处理器内部预设地址的读信号；

将所述预设地址对应的非敏感数据发送给所述外部设备。

可选地，所述加密控制模块包括访问检测单元、地址检测单元、地址与写使能单元、数据屏蔽单元、状态单元、控制单元；其中，

所述访问检测单元与所述调试访问接口模块电连接，所述访问检测单元用于接收并检测所述外部设备通过所述调试访问接口模块传输进来的AHB trans传输信号、写信号，以及控制所述地址检测单元、所述地址与写使能单元、所述数据屏蔽单元的启动与否；

所述地址检测单元分别与所述访问检测单元和所述调试访问接口模块电连接，所述地址检测单元用于接收并检测所述外部设备通过所述调试访问接口模块传输进来的AHBaddr地址信号；

所述地址与写使能单元，分别与所述访问检测单元和所述地址检测单元电连接，所述地址与写使能单元用于接收来自所述地址检测单元的所述AHB addr地址信号，若所述嵌入式处理器处于加密模式，则将输出给外部AHB总线中的地址值强制替换成0，以及将所述写信号的值强制替换成0；

所述数据屏蔽单元，分别与所述访问检测单元和所述地址检测单元电连接，所述数据屏蔽单元用于接收来自外部AHB总线中的读信号；若所述嵌入式处理器处于所述加密模式，则将所述读信号的值强制替换成对非敏感数据进行读取的值；

所述控制单元，分别与所述地址检测单元和所述内部只读存储器电连接，所述控制单元用于接收来自所述内部只读存储器的配置信息，其中，所述配置信息至少包括用于表征所述嵌入式处理器的工作模式的Mode模式信号和用于表征输入密码的Password密码信号；

所述状态单元，分别与所述控制单元和地址与写使能单元电连接，用于标记所述嵌入式处理器的当前工作模式。

第二方面，本发明实施例还提供了一种嵌入式处理器的数据保护方法，所述方法包括：

接收外部设备通过调试访问接口模块传输进来的高级高性能总线AHB信号，以及来自内部只读存储器的配置信息；

根据所述配置信息，确定所述嵌入式处理器的工作模式；

若所述工作模块表明所述嵌入式处理器是加密的，检测所述外部设备访问所述嵌入式处理器时的输入密码是否与预存密码匹配；

若所述输入密码与所述预存密码匹配，允许所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器。

可选地，在检测所述外部设备访问所述嵌入式处理器时的输入密码是否与预存密码匹配之后，所述方法还包括：

若所述输入密码与所述预存密码不匹配，禁止所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器。

可选地，禁止所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器，包括：

将所述AHB信号转换成对所述嵌入式处理器内部预设地址的读信号；

将所述预设地址对应的非敏感数据发送给所述外部设备。

可选地，接收外部设备通过调试访问接口模块传输进来的高级高性能总线AHB信号，以及来自内部只读存储器的配置信息，包括：

接收并检测所述外部设备通过所述调试访问接口模块传输进来的AHB trans传输信号、AHB addr地址信号、写信号；

接收来自所述内部只读存储器的配置信息，其中，所述配置信息至少包括用于表征所述嵌入式处理器的工作模式的Mode模式信号和用于表征输入密码的Password密码信号；

在所述根据所述配置信息，确定所述嵌入式处理器的工作模式之后，所述方法还包括：

若所述嵌入式处理器处于加密模式，则将输出给外部AHB总线中的地址值强制替换成0，以及将写信号的值强制替换成0，以及将收来自所述外部AHB总线中的读信号的值强制替换成对非敏感数据进行读取的值。

第三方面，本发明实施例还提供了一种计算机装置，所述计算机装置包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如第二方面所述的数据保护方法的步骤。

第四方面，本发明实施例还提供了一种可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第二方面所述的数据保护方法的步骤。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。

图1为标准的ARM Cortex-M4内部结构示意图；

图2为本发明实施例提供的一种嵌入式处理器的结构框图；

图3为本发明实施例提供的一种嵌入式处理器中加密控制模块的其中一种结构示意图；

图4为本发明实施例提供的一种嵌入式处理器的其中一种结构示意图；

图5为本发明实施例提供的一种嵌入式处理器的数据保护方法的方法流程图；

图6为本发明实施例提供的一种嵌入式处理器的数据保护方法中步骤：禁止所述外部设备通过调试访问接口模块访问所述嵌入式处理器的方法流程图；

图7为本发明实施例提供的一种嵌入式处理器的数据保护方法中步骤S101的方法流程图。

具体实施方式

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

为了更好的理解上述技术方案，下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互结合。

请参考图2，本发明实施例还提供了一种嵌入式处理器，包括：

调试访问接口模块10；

内部只读存储器20；

加密控制模块30，分别与所述调试访问接口模块和所述内部只读存储器电连接；

其中，加密控制模块30用于：接收外部设备通过调试访问接口模块10传输进来的高级高性能总线AHB(Advanced High Performance Bus)信号，以及来自内部只读存储器20的配置信息；根据所述配置信息，确定所述嵌入式处理器的工作模式；若所述工作模块表明所述嵌入式处理器是加密的，检测所述外部设备访问所述嵌入式处理器时的输入密码是否与预存密码匹配；若所述输入密码与所述预存密码匹配，允许所述外部设备通过调试访问接口模块10访问所述嵌入式处理器。

在本发明实施例中，调试访问接口模块10具体包括SWJ-DP模块和AHB-AP模块。在具体实施过程中，在该调试访问接口模块10所在的访问链路上加入加密控制模块30，该加密控制模块30分别与调试访问接口模块10和内部只读存储器20电连接。该加密控制模块30接收外部设备通过调试访问接口模块10传输进来的AHB信号，以及来自内部只读存储器20的配置信息。其中，该AHB信号包括AHB trans传输信号、AHB addr地址信号、写信号。该配置信息至少包括用于表征该嵌入式处理器的工作模式的Mode模式信号，和用于表征外部设备访问该嵌入式处理器的输入密码的Password密码信号。然后，根据该配置信息，确定该嵌入式处理器的工作模式。在具体实施过程中，内部只读存储器20可以是一次性可编程存储器OTP(One Time Programmable)、内嵌式闪存存储器eflash，等等。

举个具体的例子来说，在该Mode模式信号具体为表征该嵌入式处理器有四种工作模式的Mode[1:0]时，若Mode[1:0]为10b或11b，则该嵌入式处理器的工作模式为加密模式，外部设备只有输入与预存密码匹配的密码，方能访问该嵌入式处理器；若Mode[1:0]为00b时，则该嵌入式处理器的工作模式为完全开放模式，通过该调试访问接口模块10的任何外部设备均能访问该嵌入式处理器，也就是说，任何外部设备通过该调试访问接口模块10对该嵌入式处理器内部的访问均不受限制；若Mode[1:0]为01b时，表示该嵌入式处理器时完全受限的，不管输入的密码是否与预存密码匹配，任何外部设备通过对该调试访问接口模块10对该嵌入式处理器内部的访问都被禁止。当然，本领域技术人员可以根据实际需要来设计该Mode模式信号的具体形式，以及每种形式的Mode模式信号所表征的嵌入式处理器的工作模式，在此就不再赘述了。

在本发明实施例中，若该嵌入式处理器的工作模式为表明该嵌入式处理器是加密的，则检测该外部设备访问该嵌入式处理器时的输入密码是否与该预存密码匹配。若该输入密码与该预存密码匹配，则允许该外部设备通过该调试访问接口模块10访问该嵌入式处理器。可见，通过加密控制模块对外部设备访问该嵌入式处理器进行权限管控，从而提高了嵌入式处理器的安全系数。

在本发明实施例中，该预存密码具体为预先设置在密码寄存器中的密码信息。该密码寄存器只允许写入一次，只有当该嵌入式处理器重新上电之后，才会允许再次对该密码寄存器进行写入操作。

在本发明实施例中，为了提高嵌入式处理器的安全系数，该加密控制模块还用于：

若所述输入密码与所述预存密码不匹配，禁止所述外部设备通过调试访问接口模块10访问所述嵌入式处理器。

在具体实施过程中，若外部设备访问嵌入式处理器的输入密码与预存密码不匹配，则禁止该外部设备通过该调试访问接口模块10访问该嵌入式处理器。也就是说，在输入密码与预存密码不匹配时，该外部设备将无法访问该嵌入式处理器。只有当二者匹配时，该外部设备才能访问该嵌入式处理器。

在本发明实施例中，为了提高该嵌入式处理器的安全系数，若输入密码与预存密码不匹配，该加密控制模块30还用于：

将所述AHB信号转换成对所述嵌入式处理器内部预设地址的读信号；

将所述预设地址对应的非敏感数据发送给所述外部设备。

在具体实施过程中，若输入密码与预存密码不匹配，则将该AHB信号转换成对该嵌入式处理器内部预设地址的读信号。在具体实施过程中，0地址所存储的数据通常为非紧要数据或者非敏感数据，如此一来，可以将该0地址设置为该预设地址。相应的，将该0地址对应的非敏感数据比如0xffffffff发送给外部设备，这样的话，外部设备始终只是对该嵌入式处理器内部的0地址所对应的非敏感数据的访问，从而提高了嵌入式处理器的安全系数。当然，本领域技术人员还可以根据实际需要来设置该预设地址，以及该预设地址所对应的非敏感数据，在此就不再赘述了。

在本发明实施例中，请参考图3为加密控制模块30的其中一种结构示意图，在具体实施过程中，该加密控制模块30包括访问检测单元301、地址检测单元302、地址与写使能单元303、数据屏蔽单元304、控制单元305、状态单元306；其中，图3中的Trans detecter表示访问检测单元301，Address detecter表示地址检测单元302，Address and write masker表示地址与写使能单元303，Data masker表示数据屏蔽单元304，Ctrl表示控制单元305、Status表示状态单元306，write表示写信号，address表示AHB addr地址信号，rdata表示读信号，ready表示读信号对应的数据传输完成，AHB BUS表示AHB总线，From AHB-AP表示来自AHB-AP接口模块的信号，ACCESS controller表示加密控制模块30。

在本发明实施例中，访问检测单元301与调试访问接口模块10电连接，访问检测单元301用于接收并检测所述外部设备通过调试访问接口10模块传输进来的AHB trans传输信号、读信号，以及控制地址检测单元302、地址与写使能单元303、数据屏蔽单元304的启动与否；

地址检测单元302分别与访问检测单元301和调试访问接口模块10电连接，地址检测单元302用于接收并检测所述外部设备通过调试访问接口模块10传输进来的AHB addr地址信号；

地址与写使能单元303，分别与访问检测单元301和地址检测单元302电连接，地址与写使能单元303用于接收来自地址检测单元302的所述AHB addr地址信号，若所述嵌入式处理器处于加密模式，则将输出给外部AHB总线中的地址值强制替换成0，以及将所述写信号的值强制替换成0；

数据屏蔽单元304，分别与访问检测单元301和地址检测单元302电连接，数据屏蔽单元304用于接收来自外部AHB总线中的读信号；若所述嵌入式处理器处于所述加密模式，则将所述读信号的值强制替换成对非敏感数据进行读取的值；

控制单元305，分别与地址检测单元302和内部只读存储器20电连接，控制单元305用于接收来自内部只读存储器20的配置信息，其中，所述配置信息至少包括用于表征所述嵌入式处理器的工作模式的Mode模式信号和用于表征输入密码的Password密码信号；

状态单元306，分别与控制单元305和地址与写使能单元303电连接，用于标记所述嵌入式处理器的当前工作模式。

在本发明实施例中，访问检测单元301用于监控调试访问接口模块10所发出的AHBtrans传输信号，该AHB trans传输信号具体是指AHB-AP接口模块中的HTRANS信号，当它的值不是0时，表明有一次数据传输在进行中。此外，该访问检测单元301还接收来自控制单元305的信号。如果当前的嵌入式处理器处于加密模式，则该访问检测单元301会向地址检测单元302发出启动信号，使该地址检测单元302工作。

在本发明实施例中，地址检测单元302用于监控调试访问接口10所发出的AHBaddr地址信号，该AHB addr地址信号用来确定该AHB trans传输信号所针对的地址。该地址检测单元302在访问检测单元301发出的启动信号的触发下，对该AHB addr地址信号的地址值进行判断，如果该地址是处于开放的地址空间中，则向地址与写使能单元303发出访问允许的信号，否则发出访问受限的信号。

在本发明实施例中，地址与写使能单元303用于控制该加密控制模块30向外输出的AHB总线中的AHB addr地址信号和写信号。且该地址与写使能模块303接收来自访问检测单元301的启动信号，以及接收来自地址检测单元302发出的访问受限与否的信号。如果处于访问受限状态，则地址与写使能单元303将输出给外部AHB总线中的地址值强制替换成0，以及将该写信号的值强制替换成0，这样就将嵌入式处理器外部非授权设备所发出的一切读写请求都转换成对该处理器内部0地址的读操作，而这个读操作不会对该嵌入式处理器产生任何影响。

在本发明实施例中，如果地址检测单元302发出的是访问允许的信号，则数据屏蔽单元304将调试访问接口发过来的地址信号的值以及写信号的值原封不动地呈现在外部的AHB总线上，从而实现了授权设备对该嵌入式处理器内部数据的访问。

在本发明实施例中，数据屏蔽单元304用于监测加密控制模块30所接收的外部AHB总线中的读信号rdata，该数据屏蔽单元304在访问检测单元301发出的启动信号的触发下开始工作，并接收来自地址检测单元302发出的访问受限与否的指示信号。如果是处于访问受限状态，则数据屏蔽单元304会将外部AHB总线返回的rdata信号强制替换成对非敏感数据进行读取的值，比如，0xffffffff的值。这样，该嵌入式处理器外部非授权设备就无法读到该嵌入式处理器内部的数据。相反，如果该地址检测单元302发出的是访问允许的信号，则该数据屏蔽单元304则会将外部AHB总线返回的rdata信号的值原封不动地呈现在于该调试访问接口模块10所连接的AHB总线上，从而实现了外部设备对该嵌入式处理器的访问。

在本发明实施例中，控制单元305用于接收来自嵌入式处理器内部的只读存储器(比如OTP、eflash)发过来的配置信息，比如，Mode[1:0]信号及Password信号，其中，Mode[1:0]信号用来控制该加密控制模块30的工作方式的。在具体实施过程中，控制单元305可以是由Cortex-M4的PPB总线对其进行配置。该控制单元305中可以包括一个128比特的密码寄存器，当然，本领域技术人员还可以根据实际需要来选择不同容量的密码寄存器，在此就不再赘述了。在具体实施过程中，该嵌入式处理器上电复位之后，该密码寄存器允许任何外部设备通过调试访问接口模块10对其进行读写操作，但是该密码寄存器只允许写入一次。当控制单元305检测到该密码寄存器被写入之后，就会封存这个寄存器，并忽略接下来对其写入的操作，只有该嵌入式处理器重新商店之后，才又允许对其写入操作。该控制单元305会对Password信号的值与其内部的密码寄存器进行比较，并输出密码匹配与否的信号，并将比较结果输出到其它需要用到此比较结果的模块。

在本发明实施例中，状态单元30用于标志加密控制模块30的当前工作模式的模块，通过SWJ-DP接口及External private Peripheral bus(PPB)总线可以读到其工作状态，包括当前的工作模式(Mode[1:0])，密码是否匹配，控制单元305中的密码寄存器是否允许写入。

如图4所示为在SWJ-DP的访问链路上连入加密控制模块30的嵌入式处理器的其中一种结构示意图，从而实现对嵌入式处理器内部资源及SOC中的敏感数据的加密保护，有效防止了非授权设备对该嵌入式处理器内的敏感数据进行访问，从而提高了该嵌入式处理器的安全系数。

基于同样的发明构思，请参考图5，本发明实施例还提供了一种嵌入式处理器的数据保护方法，所述方法包括：

S101：接收外部设备通过调试访问接口模块传输进来的高级高性能总线AHB信号，以及来自内部只读存储器的配置信息；

S102：根据所述配置信息，确定所述嵌入式处理器的工作模式；

S103：若所述工作模块表明所述嵌入式处理器是加密的，检测所述外部设备访问所述嵌入式处理器时的输入密码是否与预存密码匹配；

S104：若所述输入密码与所述预存密码匹配，允许所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器。

在具体实施过程中，由于步骤S101至步骤S104的具体实现过程在上述内容中已经进行了详述，在此就不再赘述了。

在本发明实施例中，在步骤S103之后，所述方法还包括：

若所述输入密码与所述预存密码不匹配，禁止所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器。

在本发明实施例中，为了提高嵌入式处理器的安全系数，请参考图6，步骤：禁止所述外部设备通过所述调试访问接口模块10访问所述嵌入式处理器，包括：

S201：将所述AHB信号转换成对所述嵌入式处理器内部预设地址的读信号；

S202：将所述预设地址对应的非敏感数据发送给所述外部设备。

在具体实施过程中，由于步骤S201至步骤S202的具体实现过程在前述内容中已经进行了详述，在此就不再赘述了。

在本发明实施例中，请参考图7，步骤101：接收外部设备通过调试访问接口模块传输进来的高级高性能总线AHB信号，以及来自内部只读存储器的配置信息，包括：

S301：接收并检测所述外部设备通过所述调试访问接口模块传输进来的AHBtrans传输信号、AHB addr地址信号、写信号；

S302：接收来自所述内部只读存储器的配置信息，其中，所述配置信息至少包括用于表征所述嵌入式处理器的工作模式的Mode模式信号和用于表征输入密码的Password密码信号。

在具体实施过程中，由于步骤S301至步骤S302的具体实现过程在前述内容中已经进行了详述，在此就不再赘述了。

在本发明实施例中，在步骤S102：根据所述配置信息，确定所述嵌入式处理器的工作模式，所述方法还包括：

若所述嵌入式处理器处于加密模式，则将输出给外部AHB总线中的地址值强制替换成0，以及将写信号的值强制替换成0，以及将收来自所述外部AHB总线中的读信号的值强制替换成对非敏感数据进行读取的值。

基于同一发明构思，本发明实施例还提供的一种计算机装置。该计算机装置包括处理器和存储器，其中，处理器用于执行存储器中存储的计算机程序时实现图5所示的数据保护方法的步骤。

可选的，处理器具体可以是中央处理器、特定应用集成电路(ApplicationSpecific Integrated Circuit，ASIC)，可以是一个或多个用于控制程序执行的集成电路，可以是使用现场可编程门阵列(Field Programmable Gate Array，FPGA)开发的硬件电路，可以是基带处理器。

可选的，处理器可以包括至少一个处理核。

可选的，电子设备还包括存储器，存储器可以包括只读存储器(Read OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)和磁盘存储器。存储器用于存储处理器运行时所需的数据。存储器的数量为一个或多个。

进一步，本发明实施例中还提供一种计算机可读存储介质，该计算机可读存储介质存储有计算机指令，当计算机指令在计算机上运行时可以实现如图5所示的数据保护方法的步骤。

在本发明实施例中，应该理解到，所揭露方法及识别装置，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性或其它的形式。

在本发明实施例中的各功能单元可以集成在一个处理单元中，或者各个单元也可以均是独立的物理模块。

集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备，例如可以是个人计算机，服务器，或者网络设备等，或处理器(Processor)执行本发明各个实施例的方法的全部或部分步骤。而前述的存储介质包括：通用串行总线闪存盘(Universal Serial Bus flash drive，USB)、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种嵌入式处理器，其特征在于，包括：

调试访问接口模块；

内部只读存储器；

加密控制模块，分别与所述调试访问接口模块和所述内部只读存储器电连接；

其中，所述加密控制模块用于：接收外部设备通过所述调试访问接口模块传输进来的高级高性能总线AHB信号，以及来自所述内部只读存储器的配置信息；根据所述配置信息，确定所述嵌入式处理器的工作模式；若所述工作模块表明所述嵌入式处理器是加密的，检测所述外部设备访问所述嵌入式处理器时的输入密码是否与预存密码匹配；若所述输入密码与所述预存密码匹配，允许所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器；

所述加密控制模块包括访问检测单元、地址检测单元、地址与写使能单元、数据屏蔽单元、状态单元、控制单元；其中，

所述访问检测单元与所述调试访问接口模块电连接，所述访问检测单元用于接收并检测所述外部设备通过所述调试访问接口模块传输进来的AHB trans传输信号、写信号，以及控制所述地址检测单元、所述地址与写使能单元、所述数据屏蔽单元的启动与否；

所述地址检测单元分别与所述访问检测单元和所述调试访问接口模块电连接，所述地址检测单元用于接收并检测所述外部设备通过所述调试访问接口模块传输进来的AHBaddr地址信号；

所述地址与写使能单元，分别与所述访问检测单元和所述地址检测单元电连接，所述地址与写使能单元用于接收来自所述地址检测单元的所述AHB addr地址信号，若所述嵌入式处理器处于加密模式，则将输出给外部AHB总线中的地址值强制替换成0，以及将所述写信号的值强制替换成0；

所述数据屏蔽单元，分别与所述访问检测单元和所述地址检测单元电连接，所述数据屏蔽单元用于接收来自外部AHB总线中的读信号；若所述嵌入式处理器处于所述加密模式，则将所述读信号的值强制替换成对非敏感数据进行读取的值；

所述控制单元，分别与所述地址检测单元和所述内部只读存储器电连接，所述控制单元用于接收来自所述内部只读存储器的配置信息，其中，所述配置信息至少包括用于表征所述嵌入式处理器的工作模式的Mode模式信号和用于表征输入密码的Password密码信号；

所述状态单元，分别与所述控制单元和所述地址与写使能单元电连接，用于标记所述嵌入式处理器的当前工作模式。

2.如权利要求1所述的处理器，其特征在于，所述加密控制模块还用于：

若所述输入密码与所述预存密码不匹配，禁止所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器。

3.如权利要求2所述的处理器，其特征在于，若所述输入密码与所述预存密码不匹配，所述加密控制模块还用于：

将所述AHB信号转换成对所述嵌入式处理器内部预设地址的读信号；

将所述预设地址对应的非敏感数据发送给所述外部设备。

4.一种嵌入式处理器的数据保护方法，其特征在于，所述方法包括：

接收外部设备通过调试访问接口模块传输进来的高级高性能总线AHB信号，以及来自内部只读存储器的配置信息；

根据所述配置信息，确定所述嵌入式处理器的工作模式；

若所述工作模块表明所述嵌入式处理器是加密的，检测所述外部设备访问所述嵌入式处理器时的输入密码是否与预存密码匹配；

若所述输入密码与所述预存密码匹配，允许所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器；

其中，接收外部设备通过调试访问接口模块传输进来的高级高性能总线AHB信号，以及来自内部只读存储器的配置信息，包括：

接收并检测所述外部设备通过所述调试访问接口模块传输进来的AHB trans传输信号、AHB addr地址信号、写信号；

接收来自所述内部只读存储器的配置信息，其中，所述配置信息至少包括用于表征所述嵌入式处理器的工作模式的Mode模式信号和用于表征输入密码的Password密码信号；

在所述根据所述配置信息，确定所述嵌入式处理器的工作模式之后，所述方法还包括：

若所述嵌入式处理器处于加密模式，则将输出给外部AHB总线中的地址值强制替换成0，以及将写信号的值强制替换成0，以及将收来自所述外部AHB总线中的读信号的值强制替换成对非敏感数据进行读取的值。

5.如权利要求4所述的方法，其特征在于，在检测所述外部设备访问所述嵌入式处理器时的输入密码是否与预存密码匹配之后，所述方法还包括：

若所述输入密码与所述预存密码不匹配，禁止所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器。

6.如权利要求5所述的方法，其特征在于，禁止所述外部设备通过所述调试访问接口模块访问所述嵌入式处理器，包括：

将所述AHB信号转换成对所述嵌入式处理器内部预设地址的读信号；将所述预设地址对应的非敏感数据发送给所述外部设备。

7.一种计算机装置，其特征在于，所述计算机装置包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如权利要求4-6中任意一项所述的数据保护方法的步骤。

8.一种可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被处理器执行时实现如权利要求4-6中任意一项所述的数据保护方法的步骤。

Images