CN113722732B - 一种2线片上调试加解密安全保护系统 - Google Patents

一种2线片上调试加解密安全保护系统 Download PDF

Info

Publication number
CN113722732B
CN113722732B CN202110986508.3A CN202110986508A CN113722732B CN 113722732 B CN113722732 B CN 113722732B CN 202110986508 A CN202110986508 A CN 202110986508A CN 113722732 B CN113722732 B CN 113722732B
Authority
CN
China
Prior art keywords
module
encryption
decryption
memory
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110986508.3A
Other languages
English (en)
Other versions
CN113722732A (zh
Inventor
刘峰
江永林
张乐
刘家辉
李拥军
蔡忠华
刘杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Minsi Microelectronics Co ltd
Original Assignee
Anhui Minsi Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Minsi Microelectronics Co ltd filed Critical Anhui Minsi Microelectronics Co ltd
Priority to CN202110986508.3A priority Critical patent/CN113722732B/zh
Publication of CN113722732A publication Critical patent/CN113722732A/zh
Application granted granted Critical
Publication of CN113722732B publication Critical patent/CN113722732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种2线片上调试加解密安全保护系统，包括M2协议解码模块、加解密模块、mcu内核、地址译码保护模块、记忆控制模块和存储模块，所述M2协议解码模块一端接收M2信号，M2协议解码模块还分别连接mcu内核和加解密模块，同时产生擦除信号，对flash的数据和程序区域进行擦除，mcu内核和还连接地址译码保护模块，地址译码保护模块还连接记忆控制模块，本发明提供了一种新的系统架构，可以使调试模块和系统加解密模块完美配合，既能做到随时在线调试，又能安全保护系统的数据和程序，同时能做到操作简便，实现简单。

Description

一种2线片上调试加解密安全保护系统
技术领域
本发明涉及解密技术领域，具体是一种2线片上调试加解密安全保护系统。
背景技术
在SOC设计中，在线调试，系统安全保护，加解密简单可靠，是衡量一个mcu系统是否完备的重要特征。芯片里面存储的数据和程序往往是一个系统的核心内容，当芯片交付给客户后，这些数据和程序也要做到绝对的保密，防止其它人盗取这些数据，同时在现实中这些芯片也要进行不断的维护和升级。但是往往在线调试，加解密简单和系统是否安全是互相排斥的，一般如果系统安全，那么在线调试和加解密就极为麻烦，用户使用起来非常不便，本方案设计能够做到在线调试和加解密简单，同时保证系统具有较高的安全性。
目前业界流行的调试协议大都为国际标准JTAG协议，该协议需要至少4根线连接，包括TDK,TCK,TDO,TMS等，这对于低成本的MCU来说占据4个pin是极为浪费的。同时由于调试口具有很高的优先级别导致芯片的安全受到重大影响，因为jtag协议几乎能够访问系统内部所有的寄存器区域和数据程序存储区域，而业界大多数做法是当芯片进入保护后，jtag口就完全封死以达到安全的保护，这虽然能保证MCU的安全性，但又失去了想再次通过jtag口维护和升级SOC系统的功能。总之，大多数设计中调试模块和系统加解密保护模块是相互独立的，很难做到统一。
发明内容
本发明的目的在于提供一种2线片上调试加解密安全保护系统，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种2线片上调试加解密安全保护系统，包括M2协议解码模块、加解密模块、mcu内核、地址译码保护模块、记忆控制模块和存储模块，所述M2协议解码模块一端接收M2信号，M2协议解码模块还分别连接mcu内核和加解密模块，同时产生擦除信号，对flash的数据和程序区域进行擦除，mcu内核和还连接地址译码保护模块，地址译码保护模块还连接记忆控制模块，记忆控制模块还连接存储模块，加解密模块还分别连接地址译码保护模块、记忆控制模块和存储模块，M2协议解码模块为芯片进行调试和加解密的接口协议进行解码，mcu内核进行程序的执行和存储器的访问，当加解密模块收到解密命令后，寄存器解密模块立即进行解密，地址译码保护模块会根据记忆控制模块加密信息，对加密地址段进行保护，只有解密后，加密的地址段才能进行访问，存储模块为通用的数据程序存储模块，负责存储整个片上系统的关键数据和程序。
作为本发明的进一步方案：所述加解密模块中加解密分为两部分，其中一部分是来自于模块寄存器加解密，另外一部分来自于记忆存储空间的加解密，当两个部分同时处于加密状态，该芯片就处于加密保护，当两个模块任意一个处于解密状态，芯片就处于解密状态，但寄存器模块的加密状态在芯片上电时默认为加密状态，而且能够通过M2口随时加解密，但是每一次通过寄存器模块解密，就会产生记忆erase信号，从而使整个记忆存储空间的数据和程序进行擦除，以达到强制数据程序的保护，记忆存储空间里面的加密模块上电默认为解密状态，而且记忆存储空间加密模块一旦加密就永远不能再解密。
作为本发明的进一步方案：所述当记忆的保护模块出现记忆或者某些地址段访问保护的标志时，M2协议通过jtag只能访问其它寄存器或者地址段，不能再访问记忆模块，解密以后M2能正常访问所有模块。
作为本发明的进一步方案：所述记忆控制模块用于：1)当收到加解密模块的erase_en信号时，立即对整个flash进行擦除；(2)上电过程中读取记忆的加密信息，产生记忆保护模块的加解密标志；(3)产生地址分段的保护标志，以便于地址译码保护模块对相应地址进行保护；(4)当记忆烧录一次加密后，对记忆的解密机制锁死，使得记忆加解密保护模块一旦加密永久不能解密。
作为本发明的进一步方案：所述存储模块采用通用存储器，包括flash或eeprom。
作为本发明的进一步方案：系统的逻辑部分实现流程如下：Step1：系统上电，记忆控制模块自动读取记忆保护的存储信息；Step2：用户通过M2协议进行整个系统的访问，协议需要通过不同的命令或者操作进行整个系统的访问；Step3：如果系统没保护能够直接访问所有地址，且能够对系统设置成系统保护，如果设置成记忆系统保护，则需要系统重新上电以便于系统保护生效；Step4：如果访问的时候系统已经进行保护能够解码，但同时记忆数据被擦除掉，记忆擦除结束后，系统解码。通过M2协议能够进行任意地址段的访问。
与现有技术相比，本发明的有益效果是：本发明提供了一种新的系统架构，能够使调试模块和系统加解密模块完美配合，既能做到随时在线调试，又能安全保护系统的数据和程序，同时能做到操作简便，实现简单。
附图说明
图1为本发明的整体方框图；
图2为M2解码模块一种实现方式的示意图；
图3为检测为jtag通讯，立即进入jtag协议通讯模式的示意图；
图4为上电过程中要读书记忆保护的配置信息的示意图；
图5为Flash的访问擦除示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：请参阅图1，一种2线片上调试加解密安全保护系统，包括M2协议解码模块、加解密模块、mcu内核、地址译码保护模块、记忆控制模块和存储模块，所述M2协议解码模块一端接收M2信号，M2协议解码模块还分别连接mcu内核和加解密模块，同时产生擦除信号，对flash的数据和程序区域进行擦除，mcu内核和还连接地址译码保护模块，地址译码保护模块还连接记忆控制模块，记忆控制模块还连接存储模块，加解密模块还分别连接地址译码保护模块、记忆控制模块和存储模块，M2协议解码模块为芯片进行调试和加解密的接口协议进行解码，mcu内核进行程序的执行和存储器的访问，当加解密模块收到解密命令后，寄存器解密模块立即进行解密，地址译码保护模块会根据记忆控制模块加密信息，对加密地址段进行保护，只有解密后，加密的地址段才能进行访问，存储模块为通用的数据程序存储模块，负责存储整个片上系统的关键数据和程序。
加解密模块中加解密分为两部分，其中一部分是来自于模块寄存器加解密，另外一部分来自于记忆存储空间的加解密，当两个部分同时处于加密状态，该芯片就处于加密保护，当两个模块任意一个处于解密状态，芯片就处于解密状态，但寄存器模块的加密状态在芯片上电时默认为加密状态，而且能够通过M2口随时加解密，但是每一次通过寄存器模块解密，就会产生记忆erase信号，从而使整个记忆存储空间的数据和程序进行擦除，以达到强制数据程序的保护，记忆存储空间里面的加密模块上电默认为解密状态，而且记忆存储空间加密模块一旦加密就永远不能再解密。
当记忆的保护模块出现记忆或者某些地址段访问保护的标志时，M2协议通过jtag只能访问其它寄存器或者地址段，不能再访问记忆模块，解密以后M2能正常访问所有模块。
记忆控制模块用于：1)当收到加解密模块的erase_en信号时，立即对整个flash进行擦除；(2)上电过程中读取记忆的加密信息，产生记忆保护模块的加解密标志；(3)产生地址分段的保护标志，以便于地址译码保护模块对相应地址进行保护；(4)当记忆烧录一次加密后，对记忆的解密机制锁死，使得记忆加解密保护模块一旦加密永久不能解密。
所述存储模块采用通用存储器，包括flash或eeprom。
系统的逻辑部分实现流程如下：Step1：系统上电，记忆控制模块自动读取记忆保护的存储信息；Step2：用户通过M2协议进行整个系统的访问，协议需要通过不同的命令或者操作进行整个系统的访问；Step3：如果系统没保护能够直接访问所有地址，且能够对系统设置成系统保护，如果设置成记忆系统保护，则需要系统重新上电以便于系统保护生效；Step4：如果访问的时候系统已经进行保护能够解码，但同时记忆数据被擦除掉，记忆擦除结束后，系统解码。通过M2协议能够进行任意地址段的访问。
实施例2，如图2所示，当收到起始信号后，M2协议解码模块进入命令检测，数据地址译码过程。当检测到不同命令时进行不同处理，如果检测为jtag通讯，立即进入jtag协议通讯模式，如图3所示。记忆控制模块访问存储模块，此处仅举例一种实现方法：首先上电过程中要读书记忆保护的配置信息，如图4所示，Flash的访问擦除如图5所示。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也能够经适当组合，形成本领域技术人员能够理解的其他实施方式。

Claims (5)

1.一种2线片上调试加解密安全保护系统，包括M2协议解码模块、加解密模块、mcu内核、地址译码保护模块、记忆控制模块和存储模块，其特征在于，所述M2协议解码模块一端接收M2信号，M2协议解码模块还分别连接mcu内核和加解密模块，同时产生擦除信号，对flash的数据和程序区域进行擦除，mcu内核和还连接地址译码保护模块，地址译码保护模块还连接记忆控制模块，记忆控制模块还连接存储模块，加解密模块还分别连接地址译码保护模块、记忆控制模块和存储模块，M2协议解码模块为芯片进行调试和加解密的接口协议进行解码，mcu内核进行程序的执行和存储器的访问，当加解密模块收到解密命令后，寄存器解密模块立即进行解密，地址译码保护模块会根据记忆控制模块加密信息，对加密地址段进行保护，只有解密后，加密的地址段才能进行访问，存储模块为通用的数据程序存储模块，负责存储整个片上系统的关键数据和程序；
所述加解密模块中加解密分为两部分，其中一部分是来自于模块寄存器加解密，另外一部分来自于记忆存储空间的加解密，当两个部分同时处于加密状态，该芯片就处于加密保护，当两个模块任意一个处于解密状态，芯片就处于解密状态，但寄存器模块的加密状态在芯片上电时默认为加密状态，而且能够通过M2口随时加解密，但是每一次通过寄存器模块解密，就会产生记忆erase信号，从而使整个记忆存储空间的数据和程序进行擦除，以达到强制数据程序的保护，记忆存储空间里面的加密模块上电默认为解密状态，而且记忆存储空间加密模块一旦加密就永远不能再解密。
2.根据权利要求1所述的一种2线片上调试加解密安全保护系统，其特征在于，当记忆的保护模块出现记忆或者某些地址段访问保护的标志时，M2协议通过jtag只能访问其它寄存器或者地址段，不能再访问记忆模块，解密以后M2能正常访问所有模块。
3.根据权利要求1所述的一种2线片上调试加解密安全保护系统，其特征在于，所述记忆控制模块用于：(1)当收到加解密模块的erase_en信号时，立即对整个flash进行擦除；(2)上电过程中读取记忆的加密信息，产生记忆保护模块的加解密标志；(3)产生地址分段的保护标志，以便于地址译码保护模块对相应地址进行保护；(4)当记忆烧录一次加密后，对记忆的解密机制锁死，使得记忆加解密保护模块一旦加密永久不能解密。
4.根据权利要求1所述的一种2线片上调试加解密安全保护系统，其特征在于，所述存储模块采用通用存储器，包括flash或eeprom。
5.根据权利要求1所述的一种2线片上调试加解密安全保护系统，其特征在于，系统的逻辑部分实现流程如下：Step1：系统上电，记忆控制模块自动读取记忆保护的存储信息；Step2：用户通过M2协议进行整个系统的访问，协议需要通过不同的命令或者操作进行整个系统的访问；Step3：如果系统没保护能够直接访问所有地址，且能够对系统设置成系统保护，如果设置成记忆系统保护，则需要系统重新上电以便于系统保护生效；Step4：如果访问的时候系统已经进行保护则进行解码，但同时记忆数据被擦除掉，记忆擦除结束后，系统解码，通过M2协议能够进行任意地址段的访问。
CN202110986508.3A 2021-08-26 2021-08-26 一种2线片上调试加解密安全保护系统 Active CN113722732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110986508.3A CN113722732B (zh) 2021-08-26 2021-08-26 一种2线片上调试加解密安全保护系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110986508.3A CN113722732B (zh) 2021-08-26 2021-08-26 一种2线片上调试加解密安全保护系统

Publications (2)

Publication Number Publication Date
CN113722732A CN113722732A (zh) 2021-11-30
CN113722732B true CN113722732B (zh) 2024-02-23

Family

ID=78678143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110986508.3A Active CN113722732B (zh) 2021-08-26 2021-08-26 一种2线片上调试加解密安全保护系统

Country Status (1)

Country Link
CN (1) CN113722732B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958789A (zh) * 2010-09-17 2011-01-26 北京航空航天大学 一种通信链路中高速数据加/解密模块
CN102663326A (zh) * 2012-03-12 2012-09-12 东南大学 用于SoC的数据安全加密模块
CN104246712A (zh) * 2012-03-25 2014-12-24 英特尔公司 用于调试任何片上系统状态、功率模式、重置、时钟和复杂数字逻辑的基于异步可编程jtag的接口
CN111191214A (zh) * 2018-11-14 2020-05-22 珠海格力电器股份有限公司 一种嵌入式处理器及数据保护方法
CN111199023A (zh) * 2019-12-23 2020-05-26 上海琪埔维半导体有限公司 一种mcu程序的密钥系统及解密方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961885B2 (en) * 2005-04-20 2011-06-14 Honeywell International Inc. Encrypted JTAG interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958789A (zh) * 2010-09-17 2011-01-26 北京航空航天大学 一种通信链路中高速数据加/解密模块
CN102663326A (zh) * 2012-03-12 2012-09-12 东南大学 用于SoC的数据安全加密模块
CN104246712A (zh) * 2012-03-25 2014-12-24 英特尔公司 用于调试任何片上系统状态、功率模式、重置、时钟和复杂数字逻辑的基于异步可编程jtag的接口
CN111191214A (zh) * 2018-11-14 2020-05-22 珠海格力电器股份有限公司 一种嵌入式处理器及数据保护方法
CN111199023A (zh) * 2019-12-23 2020-05-26 上海琪埔维半导体有限公司 一种mcu程序的密钥系统及解密方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于分段保护的内核模块隔离机制;谢钧;黄皓;张佳;;计算机应用与软件(第12期);第14-16页 *

Also Published As

Publication number Publication date
CN113722732A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
US6188602B1 (en) Mechanism to commit data to a memory device with read-only access
US11347898B2 (en) Data protection device and method and storage controller
KR100246873B1 (ko) 데이터 보호회로
US7730545B2 (en) Test access control for secure integrated circuits
CA2137506C (en) Memory access protection circuit with encryption key
US8843695B2 (en) Reversible write-protection for non-volatile semiconductor memory device
CN106462509A (zh) 用于保全存取保护方案的设备及方法
JP2000347942A (ja) 情報処理装置
JP2011210037A (ja) 半導体装置及びデータ処理方法
US20060200682A1 (en) Apparatus and method for protecting diagnostic ports of secure devices
US9164927B2 (en) Integrated circuit and memory data protection apparatus and methods thereof
US9471812B2 (en) Method for implementing security of non-volatile memory
US7506206B2 (en) Mechanism for providing program breakpoints in a microcontroller with flash program memory
JPH1050078A (ja) 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置
CN100587698C (zh) 保护计算机上的租用资源的方法和系统
US7330979B1 (en) Method for protecting the processing of sensitive information in a monolithic security module, and associate security module
CN113722732B (zh) 一种2线片上调试加解密安全保护系统
US20040186947A1 (en) Access control system for nonvolatile memory
TW201521028A (zh) 保護非揮發性記憶體中儲存之程式碼的裝置
US7254716B1 (en) Security supervisor governing allowed transactions on a system bus
US20080034150A1 (en) Data processing circuit
CN108229196B (zh) 一种具有存储单元物理保护机制的soc芯片及方法
CN110275845B (zh) 存储器控制方法、装置及电子设备
WO2005029272A2 (en) Method and device for data protection and security in a gaming machine
KR100341424B1 (ko) 마이크로컴퓨터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant