JP2000347942A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP2000347942A
JP2000347942A JP11158256A JP15825699A JP2000347942A JP 2000347942 A JP2000347942 A JP 2000347942A JP 11158256 A JP11158256 A JP 11158256A JP 15825699 A JP15825699 A JP 15825699A JP 2000347942 A JP2000347942 A JP 2000347942A
Authority
JP
Japan
Prior art keywords
security
emulator
information processing
circuit
chip debug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11158256A
Other languages
English (en)
Other versions
JP4260984B2 (ja
Inventor
Tetsuya Tanabe
徹也 田部
Eiichi Asai
栄一 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15825699A priority Critical patent/JP4260984B2/ja
Priority to US09/585,351 priority patent/US6622184B1/en
Publication of JP2000347942A publication Critical patent/JP2000347942A/ja
Application granted granted Critical
Publication of JP4260984B2 publication Critical patent/JP4260984B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3664—Environments for testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Microcomputers (AREA)
  • Storage Device Security (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 この発明は、ＲＯＭに記憶された情報を、外
部に設けられたデバッグツールによる不正アクセスから
保護することを課題とする。 【解決手段】 この発明は、情報処理装置内に実装され
ているオンチップデバッグ回路２をパワーオンリセット
により無効化し、オンチップデバッグＩＣＥによる内蔵
ＲＯＭのアクセスを禁止し、オンチップデバッグ回路の
無効化は、ユーザプログラムによりユーザに開放された
Ｉ／Ｏレジスタの設定により解除されるように構成され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部に設けられた
オンチップデバッグＩＣＥに接続されてデバッグをサポ
ートするオンチップデバッグ回路を備え、オンチップデ
バッグＩＣＥによるデバッグ時に内蔵ＲＯＭのデータを
不正アクセスから保護する情報処理装置に関する。
【０００２】
【従来の技術】従来、図３に示すように、オンチップデ
バッグ回路１００を備えたマイコン１０１等の情報処理
装置においては、外部にオンチップデバッグＩＣＥ（イ
ンサーキットエミュレータ）１０２を接続することによ
り、オンチップデバッグＩＣＥ１０２を用いてブレー
ク、トレース、モニタなどのエミュレータ機能が使用で
きるようになる。これにより、マイコン１０１内の機能
の参照やプログラムの実行軌跡を解析でき、プログラム
の開発、デバッグや故障解析が可能となる。
【０００３】しかし、このオンチップデバッグＩＣＥ１
０２を使用することにより、例えばマイコン１０１の内
蔵ＲＯＭ１０３に記憶されていた情報がマイコン１０１
の外部に容易に読み出すことが可能となっていた。これ
により、特定のユーザ以外の不特定のユーザであっても
マイコン１０１内のプログラムの参照や解析が可能にな
っていた。
【０００４】
【発明が解決しようとする課題】以上説明したように、
デバッグをサポートするオンチップデバッグ回路を備え
た従来の情報処理装置にあっては、外部に用意されたオ
ンチップデバッグＩＣＥをオンチップデバッグ回路に接
続することにより、誰でも情報処理装置内の情報を容易
に外部に取り出すことが可能となっていた。このため、
装置内のＲＯＭに記憶されたプログラム等の情報を不正
アクセスから保護することが困難になるといった不具合
を招いていた。
【０００５】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、ＲＯＭに記憶
された情報を、外部に設けられたデバッグツールによる
不正アクセスから保護することができる情報処理装置を
提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、課題を解決する第１の手段は、ユーザにより個別に
設定可能なユーザプログラムからなるセキュリティ解除
プログラムを記憶情報に含み、外部に設けられたエミュ
レータによる不正アクセスから保護する情報を記憶する
メモリと、前記エミュレータに接続されて、前記エミュ
レータと情報処理装置との間でデバッグに必要な信号の
入出力制御を行い、前記情報処理装置のデバッグをサポ
ートするオンチップデバッグ回路と、電源投入時に前記
情報処理装置をリセットするパワーオンリセット信号を
受けて、前記オンチップデバッグ回路の機能を無効化し
てセキュリティを設定し、前記エミュレータによる前記
メモリの記憶情報の読み出しを禁止し、セキュリティ指
定ビットと、このセキュリティ指定ビットのリセットを
イネーブルとするイネーブルコードとを受けて、前記オ
ンチップデバッグ回路の機能を有効化してセキュリティ
を解除し、前記エミュレータによる前記メモリの記憶情
報の読み出しを可能にするセキュリティ回路とを有する
ことを特徴とする。
【０００７】第２の手段は、前記第１の手段において、
前記セキュリティー指定ビットは、電源投入時にセット
されて前記オンチップデバッグ回路の機能が無効化され
セキュリティが設定されている状態、又は前記ＲＯＭに
記憶されたセキュリティ解除プログラムによりリセット
されて前記オンチップデバッグ回路の機能が有効化され
セキュリティが解除されている状態を有することを特徴
とする。
【０００８】第３の手段は、前記第１の手段において、
前記セキュリティ回路は、前記オンチップデバッグ回路
を無効化する際に、一部機能を有効化してなることを特
徴とする。
【０００９】第４の手段は、外部に設けられたエミュレ
ータによる不正アクセスから記憶情報を保護するメモリ
と、前記エミュレータに接続されて、前記エミュレータ
と情報処理装置との間でデバッグに必要な信号の入出力
を行い、前記情報処理装置のデバッグをサポートするオ
ンチップデバッグ回路と、電源投入時に前記情報処理装
置をリセットするパワーオンリセット信号を受けて、前
記オンチップデバッグ回路の機能を無効化し、前記エミ
ュレータによる前記メモリの記憶情報の読み出しを禁止
し、予め登録されたコードと外部から与えられたパスワ
ードとを照合して両者が一致した場合には、前記オンチ
ップデバッグ回路の機能を有効化し、前記エミュレータ
による前記メモリの記憶情報の読み出しを可能にするセ
キュリティ回路とを有することを特徴とする。
【００１０】第５の手段は、外部に設けられたエミュレ
ータによる不正アクセスから記憶情報を保護するメモリ
と、前記エミュレータに接続されて、前記エミュレータ
と情報処理装置との間でデバッグに必要な信号の入出力
を行い、前記情報処理装置のデバッグをサポートするオ
ンチップデバッグ回路と、前記エミュレータから暗号化
されて前記情報処理装置に与えられるデバッグに必要な
信号を復号化し、前記情報処理装置のデバッグ結果を暗
号化して前記エミュレータに出力する暗号化回路とを有
することを特徴とする。
【００１１】
【発明の実施の形態】以下、図面を用いて本発明の実施
形態を説明する。
【００１２】図１はこの発明の一実施形態に係る情報処
理装置の要部構成を示す図であり、図２はデバッグの手
順を示すフローチャートである。
【００１３】図１において、この実施形態の情報処理装
置のマイコンは、ＣＰＵ１、図示しないＲＯＭや周辺回
路に加えて、前述したと同様のオンチップデバッグ回路
２、セキュリティ回路３、制御回路４を備えて構成され
ている。
【００１４】セキュリティ回路３は、電源投入時にマイ
コンをリセットするパワーオンリセット信号とセキュリ
ティ指定ビットを入力とする論理和（ＯＲ）ゲート５
と、セキュリティ指定ビットの反転とセキュリティ指定
ビットのリセットをイネーブルとするイネーブルコード
を入力とする論理積（ＡＮＤ）ゲート６と、ＯＲゲート
５の出力をセット（Ｓ）入力としＡＮＤゲート６の出力
をリセット（Ｒ）入力とし出力（Ｑ）をセキュリティ信
号として制御回路４に与えるレジスタ（ＲＳフリップフ
ロップ）７を備え、パワーオンリセット信号を受けてオ
ンチップデバッグ回路２の機能を無効化してセキュリテ
ィを設定し、エミュレータによるメモリの記憶情報の読
み出し、特にオンチップデバッグＩＣＥ（インサーキッ
トエミュレータ）によるＲＯＭの記憶情報の読み出しを
禁止し、リセットされたセキュリティ指定ビットかつイ
ネーブルコードを受けて、オンチップデバッグ回路２の
機能を有効化してセキュリティを解除し、オンチップデ
バッグＩＣＥによるＲＯＭの記憶情報の読み出しを可能
にする。
【００１５】制御回路４は、セキュリティ回路３から与
えられるセキュリティ信号の反転と、オンチップデバッ
グＩＣＥから与えられてマイコンをデバッグするのに必
要となる信号のデバッグ制御信号を入力するＡＮＤゲー
ト８と、セキュリティ信号とオンチップデバッグ回路２
から与えられるデバッグ結果を入力としデバッグ情報出
力をオンチップデバッグＩＣＥに出力するＯＲゲート９
を備え、セキュリティ信号がセキュリティ回路３から与
えられてセキュリティが設定されている場合には、デバ
ッグ制御信号の入力ならびにデバッグ情報の出力を禁止
する。
【００１６】次に、この実施形態では、以下のような方
式でマイコン内のオンチップデバッグ回路２の動作を制
御する。
【００１７】セキュリティ用のセキュリティ指定ビット
をＩ／Ｏレジスタに設ける。このセキュリティ指定ビッ
トは、パワーオン時に“１”（セキュリティ有効）にセ
ットされ、オンチップデバッグ回路２は、パワーオンリ
セットによってオンチップデバッグ回路２の機能が無効
となるように初期化される。外部に接続されるオンチッ
プデバッグＩＣＥからのデバッグ用リセット信号、デバ
ッグ用割込み信号、デバッグ用制御プログラム入力のデ
バッグに必要となる信号は無効となる。オンチップデバ
ッグ回路２からオンチップデバッグＩＣＥへ出力される
デバッグ情報信号やオンチップデバッグＩＣＥとの同期
クロックなども固定信号レベルとなり禁止される。
【００１８】セキュリティの解除は、ユーザによって作
成されてＲＯＭに格納されたユーザプログラムのセキュ
リティ解除プログラムにより行われ、セキュリティ指定
ビットに“０”を書き込むとともにユーザＩ／Ｏレジス
タのセキュリティクリアレジスタにイネーブルコードを
書き込む。このように、セキュリティの解除は、二重設
定により暴走による誤解除を防ぐことができる。
【００１９】セキュリティの設定（ＯＮ）／解除（ＯＦ
Ｆ）のステータスは、以下に示すようにして検知され
る。セキュリティＯＮ（セキュリティ有効）の状態検知
は、セキュリティ指定ビットを読み出すと、“１”が読
み出される。また、オンチップデバッグ回路２からオン
チップデバッグＩＣＥへ出力されるデバッグ情報出力が
すべて固定信号レベルとなっている。セキュリティＯＦ
Ｆ（セキュリティ解除）の状態検知は、セキュリティ指
定ビットを読み出すと、“０”が読み出される。また、
オンチップデバッグ回路２からオンチップデバッグＩＣ
Ｅへデバッグ情報出力と、オンチップデバッグＩＣＥと
の同期クロックが出力される。
【００２０】オンチップデバッグＩＣＥへの制限事項と
して、セキュリティ機能が解除されるまで、オンチップ
デバッグＩＣＥは使用できない。マイコン内のオンチッ
プデバッグ回路２はオンチップデバッグＩＣＥからのデ
バッグ用リセットやブレーク要求に無反応であり、オン
チップデバッグＩＣＥに対するデバッグ情報出力も常に
固定レベルとなる。この制限は、パワーオン時のみ起こ
り、セキュリティ解除後は、ユーザリセットやオンチッ
プデバッグＩＣＥからのリセットによって再びセキュリ
ティＯＮ（有効）になることはない。
【００２１】次に、想定されるユーザの使用例を図２の
フローチャートを参照して説明する。
【００２２】プログラム開発やメンテナンスのためにオ
ンチップデバッグＩＣＥを使用するユーザー（正規ユー
ザー）の場合に、オンチップデバッグＩＣＥをマイコン
に接続し、ターゲットシステムのマイコンとオンチップ
デバッグＩＣＥを立ち上げた時、オンチップデバッグＩ
ＣＥはデバッグ用リセットをマイコンに要求するが（図
２（ステップＳ１））、オンチップデバッグ回路２はパ
ワーオンリセットにより禁止されているため、このリセ
ットは受け付けられない（図２（ステップＳ２））。ま
た、デバッグ情報出力が固定レベルとなっていることか
らエラーメッセージをオンチップデバッグＩＣＥは出力
する。もしくは、マイコンからの反応がないため、オン
チップデバッグＩＣＥも無反応状態となる。
【００２３】次に、ターゲットシステムとターゲットプ
ログラムによりセキュリティが解除されオンチップデバ
ッグが許可される場合に、ユーザがそれぞれ独自に作成
したターゲットプログラム中のセキュリティ判定ルーチ
ンにより、セキュリティ解除許可と判断された場合には
（図２（ステップＳ３，Ｓ４））、マイコンのセキュリ
ティＩ／Ｏレジスタへの書き込みルーチンの実行が同じ
くユーザプログラムにより行われ、オンチップデバッグ
回路２は許可状態になる。この判定ルーチンでは、ター
ゲットシステムのスイッチの状態など、外部からの信号
も使用される場合がある。オンチップデバッグ回路２の
許可により、デバッグ情報やオンチップデバッグＩＣＥ
との同期クロックが出力される（図２（ステップＳ
５））。
【００２４】マイコンは、オンチップデバッグＩＣＥか
らのリセットによりデバッグ用リセットが発生する。こ
れにより、オンチップデバッグＩＣＥの動作も可能とな
り、この後はオンチップデバッグＩＣＥが立ち上がり、
モニタプログラムが動作し、ユーザプログラムの実行が
要求される（図２（ステップＳ６，Ｓ７））。この後、
リセットが発生してもセキュリティはオフでオンチップ
デバッグは許可のままとなる。パワーオフとなるまでオ
ンチップデバッグＩＣＥが使用可能となる。
【００２５】一方、オンチップデバッグＩＣＥを使用し
て、内蔵ＲＯＭの内容を不正にアクセスしようとするユ
ーザー（不正規ユーザー）の場合には、オンチップデバ
ッグＩＣＥを接続し、ターゲットとオンチップデバッグ
ＩＣＥを立ち上げる。この時、オンチップデバッグＩＣ
Ｅはデバッグ用リセットをマイコンに要求するが（図２
（ステップＳ１））、オンチップデバッグ回路２はパワ
ーオンリセットにより禁止されているため、このリセッ
トは受け付けられない。また、デバッグ情報出力が固定
レベルとなっていることからエラーメッセージをオンチ
ップデバッグＩＣＥは出力する。もしくはマイコンから
のレスポンスがないため、オンチップデバッグＩＣＥも
無反応状態となる。
【００２６】次に、セキュリティがＯＮ（有効）のまま
ターゲットプログラムを実行する。しかし、不正規ユー
ザーはセキュリティ解除の方法がわからないため、正規
ユーザーが独自に作成したターゲットプログラム中のセ
キュリティ判定ルーチンにより、セキュリティ許可とは
ならない。したがって、ユーザープログラムは実行可能
であるが、オンチップデバッグＩＣＥはエラー出力、も
しくは無反応状態が続く。
【００２７】このように、上記実施形態にあっては、マ
イコン内のＲＯＭに書かれたプログラム情報が不正にア
クセスしようとするユーザに開示されず守秘が保たれ
る。また、セキュリティ解除プログラムをユーザーが自
由に書けるため、セキュリティ解除の方法が無限とな
り、守秘性が高い。さらに、セキュリティ制御にパワー
オンリセットを利用することにより、一度セキュリティ
が解除された後は、マイコンの電源を落とすまで、制限
無くオンチップデバッグＩＣＥを使用できる。
【００２８】次に、この発明の他の実施形態について説
明する。
【００２９】この実施形態の特徴とするところは、上記
実施形態のセキュリティ解除判定ルーチンにおいて、予
めマイコン内に設定したコードと、外部入力やオンチッ
プデバッグＩＣＥからの入力を比較して判定するパスワ
ード方式としてセキュリティの解除プログラムを作成せ
ず、図１に示すセキュリティ回路３に代えて、パワーオ
ンリセット信号によりオンチップデバッグ回路２の機能
を無効化し、オンチップデバッグＩＣＥによるＲＯＭの
記憶情報の読み出しを禁止し、予め登録されたコードと
外部から与えられたパスワードを照合して両者が一致し
た場合には、オンチップデバッグ回路２の機能を有効化
し、オンチップデバッグＩＣＥによるＲＯＭの記憶情報
の読み出しを可能にする、パスワード判定回路を含むセ
キュリティ解除回路を組み込む構成を採用したことにあ
る。このような実施形態にあっても、上記実施形態と同
様な効果を得ることができる。
【００３０】次に、この発明の他の実施形態について説
明する。
【００３１】この実施形態の特徴とするところは、前述
した図１に示す実施形態でのセキュリティ有効時に、オ
ンチップデバッグ機能のすべてを禁止するのではなく、
一部のデバッグ機能を許可する、例えばユーザアプリケ
ーションにおいて使用するデバッグ機能があれば、その
部分のみ常時許可するようにしたことにある。
【００３２】一方、オンチップデバッグＩＣＥから暗号
化されて情報処理装置に与えられるデバッグに必要な信
号を復号化し、情報処理装置のデバッグ結果を暗号化し
てオンチップデバッグＩＣＥに出力する暗号化回路を設
け、セキュリティ有効時に、デバッグ情報を暗号化して
オンチップデバッグＩＣＥへ出力し、オンチップデバッ
グＩＣＥ側でその暗号の解読を制御し、正規ユーザーの
み暗号を解読してデバッグできるようにしてもよい。こ
のような実施形態にあっても、上記実施形態と同様な効
果を得ることができる。
【００３３】
【発明の効果】以上説明したように、この発明によれ
ば、パワーオンリセットにより情報処理装置内に実装さ
れているオンチップデバッグ回路を無効化しセキュリテ
ィを設定し、オンチップデバッグＩＣＥによる内蔵ＲＯ
Ｍのアクセスを禁止し、ユーザプログラムにより設定制
御されるセキュリティ指定ビットに基づいてセキュリテ
ィが解除されるようにしたので、ＲＯＭに記憶された情
報を、外部に設けられたデバッグツールによる不正アク
セスから保護することが可能となる。また、セキュリテ
ィの解除方法は、ユーザが自由に設定できるため、セキ
ュリティの解除方法が無限となり、守秘性が高くなる。
さらに、セキュリティの制御にパワーオンリセットを利
用することにより、一度セキュリティが解除された後
は、電源がオフされるまでオンチップデバッグＩＣＥを
制限なく使用することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る情報処理装置の要
部構成を示す図である。
【図２】図１に示す実施形態の動作手順を示すフローチ
ャートである。
【図３】ターゲットシステムをデバッグする従来のシス
テムを示す図である。
【符号の説明】
１ ＣＰＵ ２ オンチップデバッグ回路 ３ セキュリティ回路 ４ 制御回路 ５，６，８，９ 論理ゲート ７ レジスタ
フロントページの続き Ｆターム(参考） 5B017 AA01 BA05 BA07 BB03 BB05 CA12 CA16 5B048 AA19 BB02 CC05 5B062 AA07 DD10 GG05 HH09 JJ08

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ユーザにより個別に設定可能なユーザプ
    ログラムからなるセキュリティ解除プログラムを記憶情
    報に含み、外部に設けられたエミュレータによる不正ア
    クセスから保護する情報を記憶するメモリと、 前記エミュレータに接続されて、前記エミュレータと情
    報処理装置との間でデバッグに必要な信号の入出力制御
    を行い、前記情報処理装置のデバッグをサポートするオ
    ンチップデバッグ回路と、 電源投入時に前記情報処理装置をリセットするパワーオ
    ンリセット信号を受けて、前記オンチップデバッグ回路
    の機能を無効化してセキュリティを設定し、前記エミュ
    レータによる前記メモリの記憶情報の読み出しを禁止
    し、セキュリティ指定ビットと、このセキュリティ指定
    ビットのリセットをイネーブルとするイネーブルコード
    とを受けて、前記オンチップデバッグ回路の機能を有効
    化してセキュリティを解除し、前記エミュレータによる
    前記メモリの記憶情報の読み出しを可能にするセキュリ
    ティ回路とを有することを特徴とする情報処理装置。
  2. 【請求項２】 前記セキュリティー指定ビットは、電源
    投入時にセットされて前記オンチップデバッグ回路の機
    能が無効化されセキュリティが設定されている状態、又
    は前記ＲＯＭに記憶されたセキュリティ解除プログラム
    によりリセットされて前記オンチップデバッグ回路の機
    能が有効化されセキュリティが解除されている状態を有
    することを特徴とする請求項１記載の情報処理装置。
  3. 【請求項３】 前記セキュリティ回路は、前記オンチッ
    プデバッグ回路を無効化する際に、一部機能を有効化し
    てなることを特徴とする請求項１記載の情報処理装置。
  4. 【請求項４】 外部に設けられたエミュレータによる不
    正アクセスから記憶情報を保護するメモリと、 前記エミュレータに接続されて、前記エミュレータと情
    報処理装置との間でデバッグに必要な信号の入出力を行
    い、前記情報処理装置のデバッグをサポートするオンチ
    ップデバッグ回路と、 電源投入時に前記情報処理装置をリセットするパワーオ
    ンリセット信号を受けて、前記オンチップデバッグ回路
    の機能を無効化し、前記エミュレータによる前記メモリ
    の記憶情報の読み出しを禁止し、予め登録されたコード
    と外部から与えられたパスワードとを照合して両者が一
    致した場合には、前記オンチップデバッグ回路の機能を
    有効化し、前記エミュレータによる前記メモリの記憶情
    報の読み出しを可能にするセキュリティ回路とを有する
    ことを特徴とする情報処理装置。
  5. 【請求項５】 外部に設けられたエミュレータによる不
    正アクセスから記憶情報を保護するメモリと、 前記エミュレータに接続されて、前記エミュレータと情
    報処理装置との間でデバッグに必要な信号の入出力を行
    い、前記情報処理装置のデバッグをサポートするオンチ
    ップデバッグ回路と、 前記エミュレータから暗号化されて前記情報処理装置に
    与えられるデバッグに必要な信号を復号化し、前記情報
    処理装置のデバッグ結果を暗号化して前記エミュレータ
    に出力する暗号化回路とを有することを特徴とする情報
    処理装置。
JP15825699A 1999-06-04 1999-06-04 情報処理装置および情報処理方法 Expired - Fee Related JP4260984B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15825699A JP4260984B2 (ja) 1999-06-04 1999-06-04 情報処理装置および情報処理方法
US09/585,351 US6622184B1 (en) 1999-06-04 2000-06-02 Information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15825699A JP4260984B2 (ja) 1999-06-04 1999-06-04 情報処理装置および情報処理方法

Publications (2)

Publication Number Publication Date
JP2000347942A true JP2000347942A (ja) 2000-12-15
JP4260984B2 JP4260984B2 (ja) 2009-04-30

Family

ID=15667661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15825699A Expired - Fee Related JP4260984B2 (ja) 1999-06-04 1999-06-04 情報処理装置および情報処理方法

Country Status (2)

Country Link
US (1) US6622184B1 (ja)
JP (1) JP4260984B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1248198A2 (de) * 2001-04-04 2002-10-09 Infineon Technologies AG Programmgesteuerte Einheit mit Emulations-Einheiten
JP2005524919A (ja) * 2002-05-08 2005-08-18 アナログ・デバイシズ・インコーポレーテッド セル電話などの電子デバイスのセキュリティに使用する方法およびデバイス
WO2005091143A1 (ja) * 2004-03-24 2005-09-29 Matsushita Electric Industrial Co., Ltd. 情報処理装置及びプログラムファイル生成装置
JP2005346536A (ja) * 2004-06-04 2005-12-15 Sanyo Electric Co Ltd 情報処理システム、情報処理システムのデータ取得方法、マイクロコンピュータ
JP2006259810A (ja) * 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd デバッグ装置
JP2007502462A (ja) * 2003-08-11 2007-02-08 フリースケール セミコンダクター インコーポレイテッド デバッグ回路のセキュリティを確保する方法及び装置
JP2008123106A (ja) * 2006-11-09 2008-05-29 Nec Electronics Corp マイクロコンピュータ及びマイクロコンピュータのデバッグ方法
US7849296B2 (en) 2002-11-18 2010-12-07 Arm Limited Monitoring control for monitoring at least two domains of multi-domain processors
US8713371B2 (en) 2011-01-28 2014-04-29 Arm Limited Controlling generation of debug exceptions
JP2016076106A (ja) * 2014-10-07 2016-05-12 セイコーエプソン株式会社 半導体装置及び電子機器
JP2018128874A (ja) * 2017-02-08 2018-08-16 京セラドキュメントソリューションズ株式会社 電子機器
CN110489206A (zh) * 2019-07-05 2019-11-22 北京中电华大电子设计有限责任公司 一种具有禁止程序调试功能的仿真器

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4409056B2 (ja) * 2000-06-30 2010-02-03 富士通株式会社 Ｌｓｉ，ｌｓｉを搭載した電子装置、デバッグ方法、ｌｓｉのデバッグ装置
US20020157085A1 (en) * 2001-04-20 2002-10-24 Hiroyuki Yabuno Information processing apparatus
JP2003177938A (ja) * 2001-12-07 2003-06-27 Fujitsu Ltd 電子装置及びそのデバッグ認証方法
US20030212897A1 (en) * 2001-08-18 2003-11-13 Russell Dickerson Method and system for maintaining secure semiconductor device areas
JP3705255B2 (ja) * 2002-08-27 2005-10-12 セイコーエプソン株式会社 半導体装置及びそれを用いたインサーキットエミュレータ
US8719436B2 (en) * 2003-10-06 2014-05-06 International Business Machines Corporation Tunneling non-HTTP traffic through a reverse proxy
CA2536610C (en) 2004-02-05 2013-04-30 Research In Motion Limited Debugging port security interface
US7404178B2 (en) * 2004-02-18 2008-07-22 Hewlett-Packard Development Company, L.P. ROM-embedded debugging of computer
US7350113B2 (en) * 2004-05-11 2008-03-25 International Business Machines Corporation Control method, system, and program product employing an embedded mechanism for testing a system's fault-handling capability
JP4302078B2 (ja) * 2005-04-28 2009-07-22 株式会社東芝 電子機器
US20060259828A1 (en) 2005-05-16 2006-11-16 Texas Instruments Incorporated Systems and methods for controlling access to secure debugging and profiling features of a computer system
US7774758B2 (en) * 2005-05-16 2010-08-10 Texas Instruments Incorporated Systems and methods for secure debugging and profiling of a computer system
US9633213B2 (en) * 2005-05-16 2017-04-25 Texas Instruments Incorporated Secure emulation logic between page attribute table and test interface
US7624279B2 (en) * 2005-06-29 2009-11-24 Lenovo Singapore Pte. Ltd. System and method for secure O.S. boot from password-protected HDD
DE102005038151B3 (de) * 2005-08-12 2007-02-08 Francotyp-Postalia Gmbh Testsystem für ein Benutzerendgerät und Testautomatisierungsverfahren
US7577572B2 (en) * 2005-10-26 2009-08-18 Hewlett-Packard Development Company, L.P. Service inventory prompt and actions
US20070101112A1 (en) * 2005-10-27 2007-05-03 Inventec Corporation Embedded device detecting system and related method
JP2007249323A (ja) * 2006-03-14 2007-09-27 Matsushita Electric Ind Co Ltd マイクロコンピュータ
GB0615392D0 (en) * 2006-08-03 2006-09-13 Wivenhoe Technology Ltd Pseudo random number circuitry
US8046571B1 (en) 2006-12-18 2011-10-25 Marvell International Ltd. System-on-a-chip (SoC) security using one-time programmable memories
US20090204823A1 (en) * 2008-02-07 2009-08-13 Analog Devices, Inc. Method and apparatus for controlling system access during protected modes of operation
KR101502032B1 (ko) * 2008-03-06 2015-03-12 삼성전자주식회사 보안 기능을 갖는 프로세서 장치
US9141776B2 (en) * 2008-04-30 2015-09-22 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for secure hardware analysis
US8321926B1 (en) * 2008-12-02 2012-11-27 Lockheed Martin Corporation System and method of protecting a system that includes unprotected computer devices
CN101540706B (zh) * 2009-04-23 2011-12-28 中兴通讯股份有限公司 一种实现远程调试的方法及系统
KR101574257B1 (ko) * 2009-06-01 2015-12-03 시게이트 테크놀로지 엘엘씨 데이터 저장 장치 및 이를 포함하는 데이터 저장 시스템
CN103678125B (zh) * 2013-12-03 2017-01-25 华为技术有限公司 一种代码调试方法及调试系统
EP3387535B1 (en) 2016-08-25 2021-12-29 Huawei Technologies Co., Ltd. Apparatus and method for software self test
US10895597B2 (en) * 2018-11-21 2021-01-19 Advanced Micro Devices, Inc. Secure coprocessor assisted hardware debugging
JP2022123293A (ja) * 2021-02-12 2022-08-24 東芝テック株式会社 画像処理装置及び画像処理方法
CN114625639B (zh) * 2022-03-03 2024-05-28 上海先楫半导体科技有限公司 一种基于片上系统的调试方法、系统以及芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293610A (en) 1989-08-04 1994-03-08 Motorola, Inc. Memory system having two-level security system for enhanced protection against unauthorized access
US5530804A (en) * 1994-05-16 1996-06-25 Motorola, Inc. Superscalar processor with plural pipelined execution units each unit selectively having both normal and debug modes
US5615331A (en) * 1994-06-23 1997-03-25 Phoenix Technologies Ltd. System and method for debugging a computing system
CN1122226C (zh) * 1994-12-28 2003-09-24 株式会社东芝 微处理器与调试系统
JPH08272648A (ja) * 1994-12-29 1996-10-18 Hitachi Ltd デバッグコマンドファイルを自動的に生成する方法、およびデバッグコマンドファイルにおいてブレークポイントを自動的に再生成する装置
US5737424A (en) * 1996-06-04 1998-04-07 Software Security, Inc. Method and system for secure distribution of protected data using elliptic curve systems
US5828824A (en) * 1996-12-16 1998-10-27 Texas Instruments Incorporated Method for debugging an integrated circuit using extended operating modes
US6412106B1 (en) * 1999-06-16 2002-06-25 Intervoice Limited Partnership Graphical system and method for debugging computer programs

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1248198A3 (de) * 2001-04-04 2002-11-13 Infineon Technologies AG Programmgesteuerte Einheit mit Emulations-Einheiten
US7228264B2 (en) 2001-04-04 2007-06-05 Infineon Technologies Ag Program-controlled unit
EP1248198A2 (de) * 2001-04-04 2002-10-09 Infineon Technologies AG Programmgesteuerte Einheit mit Emulations-Einheiten
JP2005524919A (ja) * 2002-05-08 2005-08-18 アナログ・デバイシズ・インコーポレーテッド セル電話などの電子デバイスのセキュリティに使用する方法およびデバイス
US7849296B2 (en) 2002-11-18 2010-12-07 Arm Limited Monitoring control for monitoring at least two domains of multi-domain processors
JP4728237B2 (ja) * 2003-08-11 2011-07-20 フリースケール セミコンダクター インコーポレイテッド デバッグ回路のセキュリティを確保する方法及び装置
JP2007502462A (ja) * 2003-08-11 2007-02-08 フリースケール セミコンダクター インコーポレイテッド デバッグ回路のセキュリティを確保する方法及び装置
WO2005091143A1 (ja) * 2004-03-24 2005-09-29 Matsushita Electric Industrial Co., Ltd. 情報処理装置及びプログラムファイル生成装置
JP2005346536A (ja) * 2004-06-04 2005-12-15 Sanyo Electric Co Ltd 情報処理システム、情報処理システムのデータ取得方法、マイクロコンピュータ
JP2006259810A (ja) * 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd デバッグ装置
JP2008123106A (ja) * 2006-11-09 2008-05-29 Nec Electronics Corp マイクロコンピュータ及びマイクロコンピュータのデバッグ方法
US8713371B2 (en) 2011-01-28 2014-04-29 Arm Limited Controlling generation of debug exceptions
JP2016076106A (ja) * 2014-10-07 2016-05-12 セイコーエプソン株式会社 半導体装置及び電子機器
JP2018128874A (ja) * 2017-02-08 2018-08-16 京セラドキュメントソリューションズ株式会社 電子機器
CN110489206A (zh) * 2019-07-05 2019-11-22 北京中电华大电子设计有限责任公司 一种具有禁止程序调试功能的仿真器
CN110489206B (zh) * 2019-07-05 2023-05-12 北京中电华大电子设计有限责任公司 一种具有禁止程序调试功能的仿真器

Also Published As

Publication number Publication date
US6622184B1 (en) 2003-09-16
JP4260984B2 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
JP4260984B2 (ja) 情報処理装置および情報処理方法
US10685145B2 (en) Secure processor and a program for a secure processor
KR100809977B1 (ko) 집적 시스템 내에서의 보안 운영의 활성화 방법, 보안 운영의 초기화 방법, 암호화된 데이터의 변환 방법 및 집적 시스템 기능의 복원 방법
US8132254B2 (en) Protecting system control registers in a data processing apparatus
US6397301B1 (en) Preventing access to secure area of a cache
EP3238070B1 (en) Memory protection with non-readable pages
US20060137016A1 (en) Method for blocking unauthorized use of a software application
JPH08305558A (ja) 暗号化プログラム演算装置
KR20040101364A (ko) 데이터 액세스 방법, 데이터 액세스 시스템 및 컴퓨터 판독 가능 기록 매체
JP2008052704A (ja) コンピュータおよび共有パスワードの管理方法
JP2007529803A (ja) 周辺機器に対するアクセスを制御する方法およびデバイス
CN110659458A (zh) 支持软件代码数据保密可信执行的中央处理器设计方法
US7392398B1 (en) Method and apparatus for protection of computer assets from unauthorized access
CN113254949A (zh) 对存储器区域的访问权限
JP2009025907A (ja) 半導体集積回路装置及びその信号処理方法
JP4847827B2 (ja) アクセス制御装置
US20120311285A1 (en) Method and System for Context Specific Hardware Memory Access Protection
Zhao et al. Deceptive Deletion Triggers under Coercion

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees