JP2007529803A - 周辺機器に対するアクセスを制御する方法およびデバイス - Google Patents

Abstract

プロセッサによるこのプロセッサの周辺機器に対するアクセスを制御する方法において、制御割り込みと呼ばれる、プロセッサの割り込みをトリガするステップ（Ｅ３４）と、このトリガ後に、プロセッサから、周辺機器に対するアクセス認証コード（Ｃｏｄｅ−ＡＡ）を取得するステップ（Ｅ３７）と、アクセス認証コード（Ｃｏｄｅ−ＡＡ）を予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）と比較するステップ（Ｅ３８）と、前記比較ステップ（Ｅ３０）の結果によって、周辺機器に対するアクセス信号を有効化するための電子信号を発生させるステップ（Ｅ５０）とを含む方法。
【選択図】 図３

Description

発明の分野

本発明は電子デバイスのセキュリティの分野に関連し、さらに正確には、電子デバイスの保全性への不正操作および攻撃に対して、これらのデバイスを保護する分野に関連する。

発明の背景

２つの主なタイプの攻撃が知られており、すなわち、一方は、ソフトウェアタイプの攻撃で、他方は、ハードウェア構成要素の追加または置換を含む攻撃である。

ソフトウェア攻撃に対処するため、いわゆる高レベルツール、すなわち、オペレーティングシステムの層の上で作動するツール（アンチウィルス、ファイヤーウォール等）が知られている。

これらのツールは強力であるが、残念ながら、これらのツールがメモリにロードされる前に、これらのツールが活動停止され、または、バイパスされるおそれがあるという深刻な弱点を有している。

トラステッドコンピューティンググループ（ＴＣＧ）という名称のコンソーシアムは、低レベルソフトウェアの層を保護するツールおよび方法を提供することによって、ならびに、物理的周辺機器を識別することでも、この欠点を克服することを意図している。

ＴＣＧは、パーソナルコンピュータのＢＩＯＳ（基本入出力システム）の信頼性を、ＢＩＯＳがロードされる前にチェックする方法を特に提案している。

そこで、そのような方法は、ＣＲＴＭトラストコード（信頼性測定のコアルート）を使用し、このＣＲＴＭコードは、コンピュータがスイッチオンされるときに、ＢＩＯＳ署名を計算するために実行される。

したがって、このＣＲＴＭトラストコードは、システム中の何らかのソフトウェアセキュリティシーケンスの基礎を構成し、したがって、それ自身も攻撃に対して保護されていなければならない。

このＣＲＴＭコードを保護するため、従来では、システムのマザーボード上にインストールされたフラッシュ型メモリの特定のセクタ中でコードを実行するための準備が行われる。

２００３年７月１７日発行のＩＢＭ文書、ＵＳ２００３／０１３５７２７に説明されているように、そのようなソリューションの欠点は、例えば目的をアップグレードするために、このＣＲＴＭトラストコードを修正することは、マザーボード上へ物理的な介入をすることなく、不可能なことである。

ＩＢＭ文書は、マザーボードアドオンカード（機能拡張用カード）中で、トラストコード（ＣＲＴＭ）を実行することを含む、この問題に対する第１のソリューションを提案しており、この機能拡張用カードは、それ自身のＢＩＯＳを有する。アップグレードは、単にこの機能拡張用カードの物理的置換によって実効化することができる。

このソリューションは、ＴＣＧによって発展された仕様のフレームワーク内では許容可能であるが、ユーザまたは第三者による第２のタイプの攻撃、いわゆるハードウェア攻撃（ゲームコンソール、特にＧＳＭデバイスのＩＭＥＩコードおよびＳＩＭロック）に対して、ブートローダーおよびＢＩＯＳの保護を拡張することが望ましいときには、このソリューションは、全く許容できないことを理解すべきである。

システムセキュリティ機能のすべてを活動停止させるために必要とされることは、この機能拡張用カードを除去することだけであるので、したがって、このソリューションは、この拡張された保護のケースに対して重大な欠点をもたらす。

ＴＧＣコンソーシアムは、使用される周辺機器を制御することによる、コンピュータ（ＰＣ）のハードウェア保全性の問題も述べている。より正確には、コンソーシアムは、例えばハードディスクのような周辺機器が２回のブートシーケンスの間に置換された場合にアラームを発生させるために、コンピュータの周辺機器の名称およびロケーションを登録する、ＴＰＭモジュールの使用を規定する。これは、周辺機器の同一性をチェックすることを含む。

同様の方法で、ゲームコンソールの文脈で、文書ＷＯ４３７１６（３ＤＯ）は、（コンソールの）プロセッサによって、カセットの非合法コピーを撲滅するために、周辺機器（ゲームカセット）を認証する方法を説明している。

３ＤＯ文書は、カセット内に秘密鍵を組み込むことを提案しており、秘密鍵はこの鍵をまた保持しているコンソールにより確認される。正当に認証されたカセットの海賊版カセットによる置換を防ぐため、３ＤＯは、ゲーム中に、カセットとコンソールとの間でセキュリティデータを交換するメカニズムの使用をさらに提案している。コンソールは、したがって、コンソールが常に同一のカセットと対話していることをチェックする。

残念なことに、このソリューションは、秘密鍵と秘密セキュリティアルゴリズムを備える専用プログラムとが、周辺機器（カセット）中に組み込まれ、隠されることを要求する。この制約は、このタイプの技術開発におけるブレーキとなる。

発明の目的と概要

本発明は、前述の欠点を克服することを可能にする。

そこで、出願人は、同一性メカニズムにも、認証メカニズムにも基づいていない、非常に異なるアプローチを選択した。

より正確には、第１の観点にしたがうと、本発明はプロセッサによるこのプロセッサの周辺機器に対するアクセスを制御するハードウェアユニットに関連し、このハードウェアユニットは、
制御割り込みと呼ばれる、プロセッサの割り込みをトリガする手段と、
割り込みのトリガに続いて、プロセッサから、周辺機器に対するアクセスを認証するコードを取得する手段と、
このアクセス認証コードを予め定められた基準値と比較する手段と、
前記比較の結果によって、周辺機器に対するアクセスのための電気信号を有効化する電気信号を発生させるように設計されている、いわゆる有効化手段とを具備する。

よって、本発明にしたがったメカニズムは、バス分離のために、周辺機器の先頭に配置されたハードウェアユニットにより監視されるアクセス認証コードのプロセッサによる発行に基づいている。

非常に有利な方法では、アクセス制御ハードウェアユニットが、プロセッサに向けられた割り込みの形態で、このコードを取得するためにプロセッサに対する明示的な要求をした後に、アクセス認証コードがアクセス制御ハードウェアユニットによって受け取られる。したがって、ハードウェアユニットはアクセス認証コードがプロセッサによってハードウェアユニットに供給されたことを確実に知る。

この特徴は、制御割り込みルーチンによって構成されるトラストの構成要素から、アクセス認証コードが確かに受信されることを確実にするので、この特徴は、周辺機器に対するアクセスの非常に効果的な制御を達成することを可能にする。

言い換えると、本発明は、周辺機器に対する単一のアクセスポイントを構成し、アクセス制御ハードウェアユニットと協調して、および、アクセス制御ハードウェアユニット経由で、周辺機器にアクセスするための電子信号を監視する、ソフトウェア構成要素（コンピュータプログラム）の使用に基づいている。

好ましくは、このソフトウェア構成要素は、プロセッサのセキュリティ保護され、制御された領域に配置される。

したがって、本発明は、ハードウェア手段によって、この周辺機器にアクセスする電気信号を最も低いレベルにおいて有効化することにより、プロセッサの周辺機器に対するアクセスを制御可能にしている。周辺機器は、スクリーン、キーボード、メモリ、通信インターフェイス制御装置、メモリ管理ユニット（ＭＭＵ）、または、メモリ保護ユニット（ＭＰＵ）から特に選択することができる。

本発明が、スタートアップコード（ブートローダー）を持つフラッシュメモリに対する書き込みアクセスを制御するのに使用されるとき、本発明は、物理的な介入がなくてもこのスタートアップコードが更新されることを可能にし、同時に不正操作に対してコードを保護する。

以後の本明細書において、用語「周辺機器」は、任意のタイプの電子的構成要素（スクリーン、キーボード、メモリ、通信インターフェイス、スマートカードインターフェイス、ＭＭＵ、ＭＰＵ等）に関して使用され、それらは、個別の構成要素であってもよく、もしくは、現場プログラム可能ゲートアレイまたは特定用途向け集積回路中に「統合されて」いてもよい。

同様に、表現「アクセス電気信号」は、周辺機器を選択するためブートされる必要のある（チップ選択（ＣＳ）タイプ信号）、または、周辺機器に書き込むためブートされる必要のある（ＷＲＩＴＥ−ＥＮＡＢＬＥ（ＷＥ）タイプ信号）のような、何らかの電気信号に関して使用されるだろう。

同様に、用語「割り込み」は、非同期で、または、同期で、ソフトウェアの実行を一時停止するように設計された、何らかの手段に関して使用される。

システムのセキュリティをかなり強化するため、制御割り込みは、マスク不可能割り込みであり、このことは、前述の一時停止をマスクすることが不可能であることを意味する。

選ばれたアーキテクチャによって、この目的に対して、特に、
ＩＮＴＥＬｘ８６系列のアーキテクチャに対するＮＭＩ信号、
ＭＯＴＯＲＯＬＡ６８Ｋ系列のアーキテクチャに対するＩＰＬ（７）レベル、
ＭＣ６８Ｋアーキテクチャ中の／ＢＥＲＲ信号に関係するアドレスまたはデータエラーサイクル、
ＡＲＭ７ＴＤＭＩアーキテクチャ中のＡＢＯＲＴ例外、
といった異なるタイプの信号が、使用されてもよいことを、当業者は理解するだろう。

本発明にしたがうと、ハードウェアユニットの既知の予め定められた基準値と適合している前記周辺機器のアクセス認証コードの、アクセスを制御するハードウェアユニットに対する提示でのみ、このように保護された周辺機器はアクセスすることができる。

したがって、本発明は、例えば、オペレータとの加入の商業約定を記憶するため、ＧＳＭ準拠の移動電話機に含まれるメモリ（ＳＩＭロック）のような、いわゆるセキュリティ保護されたメモリを特に保護することを可能にする。

これらのＳＩＭロックルールの不正な置換は、このメモリに対するアクセスを制御しているハードウェアユニットに対する有効化アクセス認証コードの提示においてのみ可能となる。

本発明は、ＢＩＯＳまたはデバイスのオペレーティングシステムを遠隔でアップグレードするためにも使用できる。したがって、ポータブル電話機は、顧客がアップグレードセンターを訪問することなく、ＧＳＭワイヤレスリンク経由で直接、容易にアップグレード可能になるだろう。

したがって、本発明は、ＰＣのＢＩＯＳの何らかの不正な修正を防止するのに使用することができ、これらによって、ＢＩＯＳがより高いレベルのセキュリティメカニズムを含むときは特に、かなりＰＣのセキュリティを強化する。

ハードウェアユニットの制御は、トリガコードを取得する手段をさらに含み、制御割り込みをトリガする手段は、一度トリガコードが取得されると、割り込みをトリガするように設計されていることが好ましい。

このトリガコードは、例えば、周辺機器への何らかのアクセスの前にプロセッサによって送出することができる。したがって、完全に閉鎖されたループメカニズムがプロセッサとハードウェアユニットとの間に配置され、このことはアクセス制御ハードウェアユニットが、アクセス信号を有効化する前に、プロセッサからアクセス認証コードを計画的に要求することを意味する。

アクセス制御ハードウェアユニットは、このトリガコードを予め定められた基準値と比較する手段を含み、前記トリガ手段は、前記比較の結果の関数として、制御割り込みをトリガするように設計されていることが好ましい。

したがって、間違ったトリガコードの提示の場合に、下記に説明するように、他のプロセスを代替として置くことができる。

したがって、代替の実施形態では、本発明にしたがったアクセス制御ハードウェアユニットは、前記アクセス認証コードまたは前記トリガコードが予め定められた基準値と異なるとき、アラーム割り込みと呼ばれる、プロセッサ割り込みをトリガする手段を含む。このアラーム割り込みは、好ましくはマスク不可能割り込みである。

第１の代替の実施形態では、予め定められた基準値は定数である。

したがって、制御割り込みルーチンは、定数を制御ハードウェアユニットに対して単に送出することにより、周辺機器に対するアクセスを認証することができる。

第２の代替の実施形態では、本発明にしたがったアクセス制御ハードウェアユニットは、予め定められた法則にしたがって、前述の基準値を発生させる手段を具備する。

有効なアクセス認証コードをアクセス制御ハードウェアユニットに提示するためには、海賊版も予め定められた法則を知っている必要があるように、この特徴は周辺機器に対するアクセスの制御を強化する働きをすると好都合である。

この第２の代替の実施形態の好ましいモードでは、予め定められた基準値は、ハードウェアユニットがスイッチオンされるとき、初期化されるカウンタであり、予め定められた法則は、アクセス認証コードが得られるたびにこのカウンタを増分することを含む。

この予め定められた法則は、有限状態制御装置に関係するカウンタによって特に実施することができ、（コ）プロセッサのより費用のかかる使用を避け、ハードウェアユニットの全体の製造コストを限定する。

他の有利な特徴にしたがうと、周辺機器に対するアクセスを制御するハードウェアユニットの有効化手段は、論理結合手段を備え、論理結合手段は、
周辺機器に対するアクセスを要求する電気信号を受信し、
有効化信号を受信し、
アクセス要求電気信号の状態と、有効化信号の状態と、真理値表で表される論理との関数として、アクセス電気信号を有効化するように設計されている。

この特徴にしたがうと、周辺機器に対するアクセスは、したがって、２つの条件が満たされるときに有効化され、すなわち、一方では、例えばプロセッサのような第３の構成要素による、周辺機器に対するアクセスのための要求の提示、他方では、前述の比較の結果が、制御ハードウェアユニットによる有効アクセス認証コードの取得を表すときである。

アクセス信号は、アクセス要求信号と有効化信号との間の「論理和」結合から結果として生じることが好ましい。この実施形態は、特に実効化するのが容易である。

好ましい実施形態では、本発明にしたがったアクセス制御ハードウェアユニットは、アクセス要求電気信号の状態を読み出す手段と、この状態と、アクセス有効化電気信号の状態との関数として、好ましくはマスク不可能である、アラーム割り込みをトリガする手段とを含む。

この特徴は、アクセス認証コードがアクセス制御ハードウェアユニットに提示されることなく、アクセス要求電気信号の状態が周辺機器に対するアクセスのための要求を表すとき、このアラーム割り込みをトリガできるようにすると好都合である。

好ましい実施形態では、本発明にしたがったアクセス制御ハードウェアユニットは、有効化信号を抑止する手段を含み、この抑止は、好ましくは周辺機器に対する１回以上のアクセスの後に実効化される。

この特徴は、有効化信号の抑止が定期的に、周辺機器に対する各アクセスよりもさらに前に、実行されなければならないように、周辺機器に対するアクセスの制御を強化可能であると好都合である。

他の実施形態では、有効化信号の抑止は、アクセス有効化電気信号の発生から、または、アクセスコードの取得から計算された予め定められた遅延の後、実効化される。

この特徴は、この遅延の間に制御することなく周辺機器に対するアクセスを認証することを可能にし、このことはシステムの全体のパフォーマンスを改善すると好都合である。この特徴は、スクリーンのケースでのように、周辺機器と交換されるデータ量が大きいときに特に役立つ。

相補的に、本発明は、プロセッサによるこのプロセッサの周辺機器に対するアクセスを制御する方法に関連する。この方法は、
好ましくはマスク不可能な、制御割り込みと呼ばれるプロセッサの割り込みをトリガするステップと、
前記トリガ後に、周辺機器に対するアクセスを認証するコードをプロセッサから取得するステップと、
アクセス認証コードを予め定められた基準値と比較するステップと、
前記比較ステップの結果の関数として、周辺機器アクセス信号を有効化する電気信号を発生させるステップとを含む。

このアクセス制御方法に特有な利点と特徴は、制御ハードウェアユニットに関して上で説明したものと同一であるため、それらはここで再度述べない。この方法は、本質的に、アクセス認証コードを（定数または法則にしたがって発生された）予め定められた基準値と比較することにより、周辺機器アクセス電気信号をこの比較の関数として有効化することにより、トラストの構成要素から必然的に受け取られた、１以上のアクセス認証コードの有効性をチェックすることを含む。

他の観点にしたがうと、本発明は、上で簡単に説明したようにアクセス制御ハードウェアユニットを含むプロセッサに関連する。このプロセッサは、
アクセス認証コードを取得するよう設計されている制御割り込みルーチンを実行する手段と、
アクセス制御ハードウェアユニットにアクセス認証コードを送出する手段と
をまた含む。

本発明のこの好ましい実施形態では、上で説明したアクセス制御ハードウェアユニットは、プロセッサ内に組み込まれ、このプロセッサは、所定の周辺機器に対するアクセスを認証するコードを制御ハードウェアユニットに送出する手段を含む。

本発明のこの好ましい実施形態は、アクセス制御ハードウェアユニットを物理的にバイパスすること、または言い換えると、分路することを不可能にするという点で、周辺機器に対するアクセス制御をかなり強化する。

本発明にしたがったプロセッサは、それに対するアクセスがそのように保護されている周辺機器を含むことが好ましい。

この周辺機器は、特にメモリ管理ユニットとすることができる。

したがって、本発明は、メモリ管理ユニット（ＭＭＵ）に対するアクセスを保護することができる。これは、同一のプロセッサ上に、２つの完全に封印されたシステム環境を作ることを可能にする。これらの２つの環境の間の制御されたデータ交換のための空間がさらに提供される場合、当業者は、ある機能（オペレーティングシステム、または、支払、認証、著作権保護およびコピー保護アプリケーションのような機密アプリケーション）がより開放的であり、したがって、より攻撃を受けやすいアプリケーション（インターネットブラウザ、ゲーム、ビデオ、ｅメール等）から切り離されるデバイスを構築することは簡単なことであると理解するだろう。

本発明にしたがったプロセッサに含まれる周辺機器は、プロセッサブートメモリのための書き込み制御装置とすることもできる。

したがって、この好ましい実施形態は、プロセッサブートメモリのセキュリティを確実にし、この保護は、このメモリ中に含まれるデータの不正な修正を不可能にし、それがより高いレベルのセキュリティプロシジャーコールを取り扱うことが多いという点で、これはセキュリティが非常に重大である領域である。

相補的に、本発明は、周辺機器に対するアクセスを管理する方法に関連する。この管理方法は、好ましくはマスク不可能な制御割り込みに関係するルーチンを実行するステップを含む。この制御ルーチンは、上で簡単に説明したように、アクセス制御ハードウェアユニットにアクセス認証コードを送出するステップを含む。

第１の代替の実施形態では、アクセス制御コードは保護されたメモリから読み出される定数である。

第２の代替の実施形態では、アクセス管理方法は、予め定められた法則にしたがって、アクセス認証コードを発生させるステップをさらに含む。

当業者は、この第１の代替の実施形態では、周辺機器に対する無許可のアクセスが、保護メモリからの定数の読み出しとマスク不可能制御割り込みルーチンのトリガとの間の時間間隔の間に、悪意のある割り込みによって実効化される可能性を排除して、すべての割り込みをマスクすることが好ましいことを容易に理解するだろう。

このアクセス管理方法に特有な利点と特徴は、本発明にしたがったプロセッサに関して上で簡単に説明したものと同一であるため、それらはここで再度述べない。この方法は、本質的に、トラストの構成要素（すなわち、制御割込みルーチンを実行するプロセッサ）から、アクセス認証コードを提供することを含み、これらのコードは、周辺機器に対するアクセスを認証または拒否するために、制御ハードウェアユニットによって予め定められた（定数または法則にしたがって発生された）基準値と比較される。

本発明は、周辺機器にアクセスするための命令と、上で簡単に説明したように、このアクセス命令の実行の前に、この周辺機器に対するアクセスを制御するハードウェアユニットにトリガコードを送出する命令とを含むコンピュータプログラムも開示している。

このコンピュータプログラムは、アクセス認証コードの発生のための予め定められた法則にしたがって、トリガコードを発生させる手段をさらに含むことが好ましい。

このコンピュータプログラムは、プロセッサのセキュリティ保護され、制御された領域に配置されている周辺機器に対する単一のアクセスポイントを構成することが好ましい。このプログラムは、ハードウェアユニットと共同して、この周辺機器にアクセスするための電気信号を制御する。

本発明は、アクセス制御方法、アクセス管理方法、および／または、上で簡単に説明したようなコンピュータプログラムを実行するように設計されているプロセッサも開示する。

本発明の他の観点および利点は、下記に説明する特定の実施形態を読むことにより、さらに明らかになるだろう。この説明は、限定的でなく、単に例示的なものとして提供され、添付の図面を参照して行われる。

実施形態の詳細な説明

ここで説明する本発明の実施形態は、より詳細には、プロセッサに含まれるブートメモリに対するアクセスの保護に関連する。

図１は、好ましい実施形態中の本発明にしたがったプロセッサ１１０を示す。

プロセッサ１１０は、ブートメモリ１２０（ブートＲＯＭ）と保護された揮発性メモリ（ＲＡＭ）とを含む。このブートメモリ１２０は、割り込みベクトルテーブルＶＥＣＴと、２つの割り込みルーチン、それぞれ制御ＩＲＴ１およびアラームＩＲＴ２と、コンピュータプログラムＰＲＯＧとを含む。

このコンピュータプログラムＰＲＯＧは、プロセッサに内蔵されている周辺機器Ｐに対する制御プログラムであり、そのようなプログラムは、通常「ドライバ」として呼ばれる。

ここで説明する好ましい実施形態では、プロセッサに内蔵されている周辺機器Ｐは、前述のブートメモリ１２０に対する書き込み制御装置である。

プロセッサ１１０は、本発明にしたがうと、周辺機器Ｐに対するアクセスを制御するハードウェアユニット２０を含む。

アクセス制御ハードウェアユニット２０は、周辺機器Ｐに対するアクセスのため、トリガコードＣｏｄｅ−ＤＤと、認証コードＣｏｄｅ−ＡＡとを取得する手段を含む。

ここで説明する実施形態では、トリガコードＣｏｄｅ−ＤＤとアクセス認証コードＣｏｄｅ−ＡＡとは、同一のレジスタ２１から取得される。

ここで説明する好ましい実施形態では、
アクセス認証コードＣｏｄｅ−ＡＡは、制御割り込みルーチンＩＲＴ１によってレジスタ２１に書き込まれ、トリガコードＣｏｄｅ−ＤＤは、周辺機器ＰのドライバＰＲＯＧによってレジスタ２１に書き込まれる。

よって、本発明にしたがうと、周辺機器Ｐに対してアクセスするための各命令（ＷＲＩＴＥ、ＲＥＡＤ等）の前に、コンピュータプログラムＰＲＯＧは、ハードウェアユニット２０のレジスタ２１に、トリガコードＣｏｄｅ−ＤＤを書き込む。

ここで説明する実施形態では、トリガコードＣｏｄｅ−ＤＤとアクセス認証コードＣｏｄｅ−ＡＡとは、予め定められた増分法則にしたがって計算される、同一変数の２つの連続する値である。

この変数は、プロセッサの揮発性ＲＡＭメモリの保護されたエリア中に記憶される。このメモリは、コンピュータプログラムＰＲＯＧと制御割り込みルーチンＩＲＴ１とにのみアクセス可能である。

アクセス制御ハードウェアユニット２０は、認証コードＣｏｄｅ−ＡＡまたはトリガコードＣｏｄｅ−ＤＤがレジスタ２１に書き込まれるとき、予め定められた法則にしたがって、基準値Ｃｏｄｅ−ＵＭＣＡを発生させるように設計されている手段２４も含む。

ここで説明する好ましい実施形態では、この法則は、Ｃｏｄｅ−ＵＭＣＡカウンタを増分することを含み、カウンタは、プロセッサ１１０がスイッチオンされるとき、初期化される。

アクセス制御ハードウェアユニット２０は、レジスタ２１から取得されたアクセス認証コードＣｏｄｅ−ＡＡ（およびトリガコードＣｏｄｅ−ＤＤ）を、この値を発生させる手段２４によって計算された、予め定められた基準値Ｃｏｄｅ−ＵＭＣＡと比較する手段２２も含む。

ここで説明した好ましい実施形態では、これらの比較手段２２は、ワイヤード論理により構成される。

場合により、トリガコードＣｏｄｅ−ＤＤが基準値Ｃｏｄｅ−ＵＭＣＡの現在の値と等しいとわかったとき、これらの比較手段２２は、割り込みトリガユニット２６に第１の信号を送出するように設計されている。これは、図４ａに関して下記に説明する。

この第１の信号を受け取ると、割り込みトリガ手段２６は、割り込み信号を発生させる。ここで説明する例では、この割り込み信号は、マスク不可能割り込み信号ＮＭＩ１である。

このマスク不可能割り込み信号ＮＭＩ１を受け取ると、プロセッサは、割り込みベクトルテーブルＶＥＣＴを用いて、制御割り込みルーチンＩＲＴ１を実行する。

この制御割り込みルーチンＩＲＴ１は、予め定められた法則にしたがって、アクセス認証コードＣｏｄｅ−ＡＡの新たな値を計算し、この新たな値を保護メモリに記憶し、この新たなＣｏｄｅ−ＡＡ値をアクセス制御ハードウェアユニット２０のレジスタ２１に書き込むように設計されている、計算関数発生コードを実行する。

この予め定められた法則は、基準値Ｃｏｄｅ−ＵＭＣＡを発生させる手段２４によって実行される法則と同じである。したがって、ここで説明する好ましい実施形態では、この法則は増分法則であり、アクセス認証コードＣｏｄｅ−ＡＡは、トリガコードＣｏｄｅ−ＤＤプラス１の値に等しい。

アクセス認証コードＣｏｄｅ−ＡＡを取得する手段２１が、制御割り込みルーチンＩＲＴ１から、この認証コードＣｏｄｅ−ＡＡを受け取るとき、基準値Ｃｏｄｅ−ＵＭＣＡを発生させる手段２４は、予め定められた増分法則にしたがって、新たな基準値を発生させる。

これらの２つの新たな値は、上で説明した比較手段２２によって比較される。

本発明にしたがうと、比較手段２２は、アクセス制御ハードウェアユニット２０のフリップフロップ２３中に、これらの２つの新たな値の比較の結果を表す値を設定するように設計されている。

ここで説明する実施形態では、新たなアクセス認証コードＣｏｄｅ−ＡＡと、新たな予め定められた基準値Ｃｏｄｅ−ＵＭＣＡとが等しいとき、ワイヤード論理２２は、フリップフロップ２３中に値１を設定することを仮定する。

したがって、ここで説明する好ましい実施形態では、ドライバＰＲＯＧと制御割り込みルーチンＩＲＴ１とから連続して受け取られる、トリガコードＣｏｄｅ−ＤＤと認証コードＣｏｄｅ−ＡＡとが、コードを受け取るときに手段２４によって発生された、２つの予め定められた基準値Ｃｏｄｅ−ＵＭＣＡと等しいとき、フリップフロップ２３の内容は、１に設定される。

この好ましい実施形態にしたがうと、フリップフロップ２３が１に設定されるとき、フリップフロップ２３は、アクセス制御ハードウェアユニット２０の論理結合手段２５に送出するための有効化電気信号ＳＩＧ＿ＶＡＬを発生させる。

したがって、この好ましい実施形態では、上記の２つの条件が満たされるとき、有効化信号ＳＩＧ＿ＶＡＬが発生される。

トリガコードＣｏｄｅ−ＤＤをアクセス制御ハードウェアユニット２０に送出する前に、ドライバＰＲＯＧは、予め定められた法則にしたがって新たな値を発生させ、すなわち、ここで説明する実施形態中でそれを増分させ、この新たな値を保護された揮発性ＲＡＭメモリ中に記憶させる。

周辺機器Ｐのドライバは、周辺機器Ｐに対してアクセスする命令を実行する。

当業者に知られている方法で、アドレスデコーダ２７の出力において、この命令は周辺機器Ｐに送出するための、チップ選択(ＣＳ)タイプのアクセス電気信号を発生させる。

本発明にしたがうと、このアクセス信号は、周辺機器Ｐに直接送出されず、前述の論理結合手段２５の入力に引き渡される。

以下の本明細書において、この信号は、アクセス要求電気信号ＣＳ−ＲＱとして呼ばれる。

論理結合手段２５は、それらの入力において、一方では、周辺機器Ｐに対するアクセスを要求する電気信号ＣＳ−ＲＱを受け取り、他方では、有効化信号ＳＩＧ＿ＶＡＬを受け取る。論理結合手段２５は、知られている方法で、周辺機器Ｐへの送信に対するチップ選択(ＣＳ)タイプのアクセス信号を発生させるよう設計されている真理値表も含む。

言い換えると、本発明の目的のため、真理値表２５は、周辺機器Ｐに対してアクセスするための電気信号の有効化を促進する。

ここで説明する好ましい実施形態では、論理結合手段２５の出力におけるアクセス信号ＣＳは、フリップフロップ２３の入力に引き渡される。

この実施形態では、周辺機器Ｐに対するアクセスが行われるとき、すなわち、アクセス信号ＣＳの状態がハイのとき、フリップフロップ２３の値は、０に再設定される。

これは、この同一フリップフロップ２３の出力において、有効化信号ＳＩＧ＿ＶＡＬを抑止する効果を有し、したがって、周辺機器Ｐへの何らかのアクセスを非有効化する効果を有する。

他の実施形態では、有効化信号ＳＩＧ＿ＶＡＬは、例えば、周辺機器Ｐに対するアクセスのたびにというよりは、むしろ５回のアクセスごとのような、循環方式で抑止される。

他の好ましい実施形態では、アクセス信号ＣＳは、フリップフロップ２３にフィードバックされない。フリップフロップ２３は、この同一信号の発生から、または、トリガコードＣｏｄｅ−ＤＤの取得から計算された予め定められた遅延の後、有効化信号ＳＩＧ＿ＶＡＬを自動的に抑止するよう設計されている。

ここで説明する好ましい実施形態では、レジスタ２１から取得されたコードが、このコードを受け取るときに発生された予め定められた基準値Ｃｏｄｅ−ＵＭＣＡと異なっていることを、比較手段２２が比較によって検出するとき、比較手段２２は、割り込みトリガユニット２６に第２の信号を送出するように設計されている。

この第２の信号を受け取ると、割り込みトリガ手段２６は、ブートメモリ１２０に第２の割り込み信号を送出する。ここで説明する実施形態では、これはマスク不可能割り込み信号ＮＭＩ２である。

したがって、敵対的プログラムが、レジスタ２１にランダムコードを書き込む場合、比較手段２２は、マスク不可能割り込みＮＭＩ２をトリガするだろう。

この第２の割り込み信号を受け取ると、プロセッサは、周辺機器Ｐへの不正アクセスの取り扱いに対する、アラーム割り込みルーチンＩＲＴ２を実行する。

図２は、本発明の他の実施形態にしたがった、他のプロセッサ２１０を図解する。

このプロセッサ２１０と上に図１に関して説明したプロセッサ１１０との間の唯一の違いは、プロセッサ２１０が、外付の周辺機器Ｐに対するアクセスを制御するのに使用される点である。

他の特徴のすべてが同一であるため、ここでさらに図２の説明はしない。

図３は、プロセッサ１０に対する外付の構成要素の形態で、アクセス制御ハードウェアユニット２０を図解する。

本発明のこの実施形態では、アクセス制御ハードウェアユニット２０と協調しているプロセッサ１０は、図１のプロセッサ１１０に関して上で説明したブートメモリ１２０と同一のブートメモリ１２０を含む。

この図３のアクセス制御ハードウェアユニット２０は、図１に関して上で説明したアクセス制御ハードウェアユニット２０と同じであり、下記では詳細に述べない。

図４ａは、有限状態制御装置の形態で、本発明の好ましい実施形態にしたがったアクセス制御方法の主要ステップを図解する。

この図では、「楕円」は状態を表し、矢印は遷移を表し、四角形は遷移の実行のために必要かつ十分な条件を表している。

以下の本明細書において、用語「ステップ」または「状態」は、コンピュータプログラムの当業者に知られているように、相互交換可能に使用されるだろう。

この制御装置は、第１の初期化状態Ｅ１０を含み、予め定められた基準値Ｃｏｄｅ−ＵＭＣＡが、例えば０のような初期値で初期化されるとき、Ｅ１０を終了し（遷移Ｅ１５）、揮発性ＲＡＭメモリにＣｏｄｅ−ＵＭＣＡが記憶される。

待機状態Ｅ２０に入る。

この待機状態Ｅ２０中で、アクセス制御ハードウェアユニットが、トリガコードＣｏｄｅ−ＤＤを受け取るとき（遷移Ｅ２５）、状態Ｅ３０に入り、状態Ｅ３０では、このトリガコードＣｏｄｅ−ＤＤは、予め定められた基準値Ｃｏｄｅ−ＵＭＣＡと比較される。

しかしながら、この待機状態Ｅ２０中で、周辺機器Ｐにおいて、アクセス要求電気信号ＣＳ−ＲＱが検出されるとき（遷移Ｅ２２）、状態Ｅ１００に入り、状態Ｅ１００では、マスク不可能アラーム割り込みＮＭＩ２がトリガされる。

マスク不可能アラーム割り込みＮＭＩ２をトリガするこの状態Ｅ１００は自動的に終了し、アラーム管理状態Ｅ１１０に入る。

好ましい実施形態では、アラーム管理状態Ｅ１１０は、端末コードを実行させる（ＲＥＳＥＴ状態の発生）。他の実施形態では、応用によって、さまざまな反応が予想できる。これらの実施形態は、本発明の目的ではないため、ここで詳細に述べない。

一度このアラーム管理プロシジャーが完了すると、アラームはキャンセルすることができ、上で説明した待機状態Ｅ２０を再開することができる。

トリガコードＣｏｄｅ−ＤＤが予め定められた基準値Ｃｏｄｅ−ＵＭＣＡと異なることが決定されるとき（遷移Ｅ８５）、比較状態Ｅ３０から、状態Ｅ１００に入り、状態Ｅ１００では、上で説明したマスク不可能アラーム割り込みＮＭＩ２がトリガされる。

しかしながら、トリガコードＣｏｄｅ−ＤＤの値が予め定められた基準値Ｃｏｄｅ−ＵＭＣＡと等しいことが決定されるとき（遷移Ｅ３１）、比較状態Ｅ３０から、状態Ｅ３２に入り、状態Ｅ３２では、予め定められた増分法則にしたがって、新たな予め定められた基準値Ｃｏｄｅ−ＵＭＣＡが発生される。

新たな基準値Ｃｏｄｅ−ＵＭＣＡが発生されるこの状態Ｅ３２は、マスク不可能制御割り込みＮＭＩ１がトリガされる状態Ｅ３４によって後続される。

一度このマスク不可能制御割り込みＮＭＩ１がトリガされると、待機状態Ｅ３６に入り、待機状態Ｅ３６では、アクセス認証コードＣｏｄｅ−ＡＡを待機する。

アクセス認証コードＣｏｄｅ−ＡＡを待機するこの状態Ｅ３６中で、アクセス要求電気信号ＣＳ−ＲＱが検出される場合（遷移Ｅ９０）、状態Ｅ１００に入り、状態Ｅ１００では、マスク不可能アラーム割り込みＮＭＩ２がトリガされる。

しかしながら、待機状態Ｅ３６中で、アクセス認証コードＣｏｄｅ−ＡＡが取得されるとき（遷移Ｅ３７）、状態Ｅ３８に入り、状態Ｅ３８では、このアクセス認証コードＣｏｄｅ−ＡＡは、新たな現在の基準値Ｃｏｄｅ−ＵＭＣＡと比較される。

この比較状態Ｅ３８の間に、アクセス認証コードＣｏｄｅ−ＡＡが基準値Ｃｏｄｅ−ＵＭＣＡと異なることが決定された場合（遷移Ｅ９５）、状態Ｅ１００に入り、状態Ｅ１００では、マスク不可能アラーム割り込みＮＭＩ２がトリガされる。

しかしながら、これらの２つの値が等しい場合（遷移Ｅ３９）、比較状態Ｅ３８を終了し、状態Ｅ４０に入り、状態Ｅ４０では、新たな基準値Ｃｏｄｅ−ＵＭＣＡが発生される。

この発生状態Ｅ４０は自動的に終了して、状態Ｅ５０に入り、状態Ｅ５０では、周辺機器Ｐに対するアクセス信号を有効化するために電気信号ＳＩＧ＿ＶＡＬが発生される。

有効化電気信号ＳＩＧ＿ＶＡＬが発生されるこの状態Ｅ５０は自動的に終了し、周辺機器Ｐに対するアクセスが実際に発生するまで、待機状態Ｅ６０に入る。

この待機状態Ｅ６０中に、アクセスが実際に発生したことが検出されるとき（遷移Ｅ６５）、状態Ｅ７０に入り、状態Ｅ７０では、有効化信号ＳＩＧ＿ＶＡＬが抑止される。

この抑止状態Ｅ７０は自動的に終了し、上で説明した待機状態Ｅ２０が再開する。

他の実施形態では、待機状態Ｅ６０中で、レジスタ２１からのコードの取得が検出されるとき（遷移Ｅ６７）、状態Ｅ１００に入り、状態Ｅ１００では、マスク不可能アラーム割り込みＮＭＩ２がトリガされる。このアクセス認証コードは、当然に悪意のある第三者により、アクセス制御ハードウェアユニットに送られたものである。この実施形態は、アクセスの有効化の後（状態Ｅ６０）、周辺機器への不正なアクセスを検出することにより、システムのセキュリティを強化するように働く。

図４ｂは、本発明の第２の実施形態にしたがった、アクセス制御方法の状態図を示す。

本発明のこの実施形態は、トリガコードＣｏｄｅ−ＤＤを受け取るステップＥ２５を含まないという意味で、単純化されている。もちろんこのトリガコードＣｏｄｅ−ＤＤを取り扱う任意のステップ（Ｅ３０、Ｅ３１、Ｅ３２、Ｅ８５）は削除される。

ステップＥ２５は、トリガステップＥ２６により置き換えられ、ステップＥ２６は、当業者によって知られている割り込みを発生させることができる何らかの手段により実行される。

トリガステップＥ２６は、ステップＥ３４により自動的に後続され、Ｅ３４では、図４ａに関して説明したマスク不可能制御割り込みＮＭＩ１が発生される。

この実施形態では、認証コードＣｏｄｅ−ＡＡは定数であり、基準値Ｃｏｄｅ−ＵＭＣＡを発生させるステップＥ４０は削除される。

制御割り込みルーチンＩＲＴ１が、保護されたメモリ中のコンピュータプログラムＰＲＯＧにより記憶された値をレジスタ２１にもたらす。

図５は、本発明の好ましい実施形態にしたがったプロセッサによって実施される、マスク不可能制御割り込みルーチンＩＲＴ１の主要ステップＥ５００からＥ５２０を図解する。

アクセス制御ハードウェアユニット２０がマスク不可能制御割り込みＮＭＩ１を発生させるとき、このルーチンが起動される。

ここで説明するルーチンＩＲＴ１は、第１のステップＥ５００を含み、Ｅ５００の間に、同一名称のアクセス認証コードを含む、変数Ｃｏｄｅ−ＡＡの内容が変数ＶＡ中に記憶される。

図４ａに関して説明した実施形態では、アクセス認証コードＣｏｄｅ−ＡＡを読み出すステップＥ５００は、ステップＥ５１０によって後続され、Ｅ５１０の間に、新たなアクセス認証コードＣｏｄｅ−ＡＡが、上で説明した予め定められた法則にしたがって発生される。この同一のステップの間、このアクセス認証コードＣｏｄｅ−ＡＡの新たな値は、保護されたメモリ中に記憶される。

新たなアクセス認証コードＣｏｄｅ−ＡＡを発生および記憶させるステップＥ５１０は、アクセス制御ハードウェアユニット２０に変数ＶＡの内容を送出するステップＥ５２０によって後続される。

ここで説明した好ましい実施形態では、この送出ステップは、変数ＶＡの内容をレジスタ２１に書き込むことを含む。

図４ｂに関して説明した実施形態では、アクセス認証コードＣｏｄｅ−ＡＡの読み出しステップＥ５００は、このステップＥ５２０により後続される。

場合により、アクセス認証コードを送出するステップＥ５２０は、当業者に知られたタイプＩＲＥＴの命令により後続され、タイプＩＲＥＴの命令は、一方では割り込みＮＭＩ１のソースをキャンセルし、前記割り込みから戻ることに関係する。

本発明にしたがったアクセス管理方法は、アクセス制御ハードウェアユニット２０を起源とするマスク不可能割り込みＮＭＩ２に応答する、アラーム割り込みルーチンＩＲＴ２をオプション的に含む。

このマスク不可能アラーム割り込みは、本質的に、アラートを発生させること、および／または、適切なルールにしたがって、認証されないアクセスを取り扱うことを含む。

図６は、本発明の図４ａの実施形態にしたがった、セキュリティ保護された周辺機器Ｐに対してアクセスするための命令を含む、コンピュータプログラムＰＲＯＧの主要ステップＥ６００からＥ６３０を図解する。

このコンピュータプログラムは、図５に関して上で説明した、アクセス認証コードを読み出すステップＥ５００とアクセス認証コードを発生および記憶させるステップＥ５１０と、それぞれ同一または類似である２つのステップＥ６００とＥ６１０とを含む。

したがって、これら２つのステップの間、コンピュータプログラムＰ[ｓｉｃ]は、変数ＶＡ中に現在のトリガコードＣｏｄｅ−ＤＤの内容を記憶し、予め定められた法則（増分法則）にしたがって、新たなトリガコードＣｏｄｅ−ＤＤを発生させ、割り込みルーチンＩＲＴ１と共有されているセキュリティ保護されたメモリに、この新たな値を記憶させる。

周辺機器Ｐに対してアクセスする各ステップＥ６３０の前に、コンピュータプログラムＰＲＯＧは、ステップＥ６２０を含み、Ｅ６２０の間に、変数ＶＡの内容は、アクセス制御ハードウェアユニット２０に送出され、ここで説明する実施形態では、これは、レジスタ２１にこの変数の内容を書き込むことを含む。

アクセス制御ハードウェアユニット２０にアクセス認証コードＶＡを送出するこのステップＥ６２０は、周辺機器Ｐに対してアクセスするステップＥ６３０により後続される。

図４ｂ中の実施形態にしたがった本発明の実施形態では、コンピュータプログラムＰＲＯＧは、プロセッサの保護されたメモリに定数値を記憶させるステップＥ６１０’を含み、周辺機器に対してアクセスするステップＥ６３０の前に、第１のマスク不可能制御割り込みＩＲＴ１をトリガするステップＥ６２０’を含む。

アクセスの後、前記定数の何らかの異なる値がプロセッサの保護されたメモリ中に記憶される。

このステップは、制御割り込みルーチンＩＲＴ１によっても実行することができる。

図１は、本発明の第１の実施形態にしたがったプロセッサを図解する。 図２は、本発明の第２の実施形態にしたがったプロセッサを図解する。 図３は、本発明の好ましい実施形態にしたがったアクセス制御ハードウェアユニットを図解する。 図４ａは、本発明にしたがったアクセス制御方法の主要なステップを、制御チャートの形態で図解する。 図４ｂは、本発明にしたがったアクセス制御方法の主要なステップを、制御チャートの形態で図解する。 図５は、本発明の好ましい実施形態にしたがった制御割り込みルーチンの主要ステップを、ブロック図の形態で図解する。 図６は、本発明にしたがった保護された周辺機器にアクセスするプログラムの主要ステップを、ブロック図の形態で図解する。

Claims (44)

1. プロセッサ（１０、１１０、１２０）による、このプロセッサの周辺機器（Ｐ）に対するアクセスを制御するハードウェアユニット（２０）において、
   前記ハードウェアユニット（２０）は、
   制御割り込みと呼ばれる、前記プロセッサの割り込みをトリガする手段（２６）と、
   前記トリガ後に、前記周辺機器（Ｐ）に対するアクセス認証コード（Ｃｏｄｅ−ＡＡ）を前記プロセッサから取得する手段（２１）と、
   前記アクセス認証コード（Ｃｏｄｅ−ＡＡ）を予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）と比較する手段（２２）と、
   前記比較の結果によって、前記周辺機器（Ｐ）に対するアクセス電気信号（ＣＳ、ＷＥ、ＰＷＲ）を有効化するための電気信号（ＳＩＧ＿ＶＡＬ）を発生させるように設計されている、いわゆる有効化手段（２２、２３、２５）と
   を具備するハードウェアユニット。
2. 前記制御割り込みは、マスク不可能割り込み（ＮＭＩ１）であることを特徴とする、請求項１記載のアクセス制御ハードウェアユニット。
3. 前記アクセス制御ハードウェアユニットは、トリガコード（Ｃｏｄｅ−ＤＤ）を取得する手段（２１）をさらに具備することと、前記制御割り込み（ＮＭＩ１）をトリガする手段（２６）は、前記トリガコード（Ｃｏｄｅ−ＤＤ）の取得に続いて、前記割り込みをトリガするように設計されていることとを特徴とする、請求項１または２記載のアクセス制御ハードウェアユニット。
4. 前記アクセス制御ハードウェアユニットは、前記トリガコード（Ｃｏｄｅ−ＤＤ）を前記予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）と比較する手段（２２）をさらに具備することと、前記トリガ手段（２６）は、前記比較の結果によって、前記制御割り込み（ＮＭＩ１）をトリガするように設計されていることとを特徴とする、請求項３記載のアクセス制御ハードウェアユニット。
5. 前記アクセス制御ハードウェアユニットは、前記アクセス認証コード（Ｃｏｄｅ−ＡＡ）または前記トリガコード（Ｃｏｄｅ−ＤＤ）が、前記予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）と異なっているとき、アラーム割り込みと呼ばれる、前記プロセッサの割り込みをトリガする手段（２６）を具備することを特徴とする、請求項１ないし４のいずれか１項記載のアクセス制御ハードウェアユニット。
6. 前記アラーム割り込みは、マスク不可能割り込み（ＮＭＩ２）であることを特徴とする、請求項５記載のアクセス制御ハードウェアユニット。
7. 前記予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）は、定数であることを特徴とする、請求項１ないし６のいずれか１項記載のアクセス制御ハードウェアユニット。
8. 前記アクセス制御ハードウェアユニットは、予め定められた法則にしたがって、前記基準値（Ｃｏｄｅ−ＵＭＣＡ）を発生させる手段（２４）を具備することを特徴とする、請求項１ないし６のいずれか１項記載のアクセス制御ハードウェアユニット。
9. 前記予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）は、前記ハードウェアユニットがスイッチオンされるとき（ＵＭＣＡ）、初期化されるカウンタであることと、前記予め定められた法則にしたがって、前記カウンタは、前記アクセス認証コード（Ｃｏｄｅ−ＡＡ）が取得されるたびに増分されることとを特徴とする、請求項８記載のアクセス制御ハードウェアユニット。
10. 前記有効化手段（２２、２３、２５）は、論理結合手段（２５）を備え、前記論理結合手段（２５）は、
    前記周辺機器（Ｐ）に対するアクセスを要求する電気信号（ＣＳ−ＲＱ、ＷＥ−ＲＱ）を受信し、
    前記有効化信号（ＳＩＧ＿ＶＡＬ）を受信し、
    前記アクセス要求電気信号(ＣＳ−ＲＱ、ＷＥ−ＲＱ)の状態（ＲＱ＿０、ＲＱ＿１）と、前記有効化信号の状態（ＶＡＬ＿０、ＶＡＬ＿１）と、真理値表で表される論理（２５）との関数として、前記アクセス電気信号（ＣＳ、ＷＥ）を有効化する
    ように設計されていることを特徴とする、請求項１ないし９のいずれか１項記載のアクセス制御ハードウェアユニット。
11. 前記アクセス制御ハードウェアユニットは、前記アクセス要求電気信号（ＣＳ−ＲＱ、ＷＥ−ＲＱ）の状態（ＲＱ＿０、ＲＱ＿１）を読み出す手段（２６）と、アラーム割り込み（ＮＭＩ２）と呼ばれ、好ましくはマスク不可能である、前記プロセッサの割り込みを、この状態（ＲＱ＿０、ＲＱ＿１）と、前記アクセス有効化電気信号（ＳＩＧ＿ＶＡＬ）の状態（ＶＡＬ＿０、ＶＡＬ＿１）との関数として、トリガする手段（２６）とを具備することを特徴とする、請求項１０記載のアクセス制御ハードウェアユニット。
12. 前記アクセス制御ハードウェアユニットは、前記有効化信号（ＳＩＧ＿ＶＡＬ）を抑止する手段（２３）を具備することを特徴とする、請求項１ないし１１のいずれか１項記載のアクセス制御ハードウェアユニット。
13. 前記抑止手段（２３）は、前記周辺機器（Ｐ）に対する少なくとも１回のアクセスに続いて、前記有効化信号（ＳＩＧ＿ＶＡＬ）を抑止するように設計されていることを特徴とする、請求項１２記載のアクセス制御ハードウェアユニット。
14. 前記抑止手段（２３）は、前記アクセス有効化電気信号（ＳＩＧ＿ＶＡＬ）の発生から、または、前記アクセスコード（Ｃｏｄｅ−ＡＡ）の取得から計算された予め定められた遅延の後、前記有効化信号（ＳＩＧ＿ＶＡＬ）を抑止するように設計されていることを特徴とする、請求項１２または１３記載のアクセス制御ハードウェアユニット。
15. プロセッサ（１１０）において、
    請求項１ないし１４のいずれか１項記載のアクセス制御ハードウェアユニット（２０）と、
    前記アクセス認証コード（Ｃｏｄｅ−ＡＡ）を取得するように設計されている制御割り込みルーチン（ＩＲＴ１）を実行する手段（ＶＥＣＴ）と、
    前記アクセス制御ハードウェアユニット（２０）に前記アクセス認証コード（Ｃｏｄｅ−ＡＡ）を送出する手段（ＩＲＴ１）と
    を備えることを特徴とするプロセッサ。
16. 前記制御割り込みルーチンは、保護されたメモリから前記アクセスコード（Ｃｏｄｅ−ＡＡ）を読み出す手段を含むことを特徴とする、請求項１５記載のプロセッサ。
17. 前記プロセッサは、前記アクセス制御ハードウェアユニット（２０）にトリガコード（Ｃｏｄｅ−ＤＤ）を送出する手段をさらに備えることを特徴とする、請求項１５または１６記載のプロセッサ。
18. 前記制御割り込みルーチン（ＩＲＴ１）は、予め定められた法則にしたがって、前記アクセスコード（Ｃｏｄｅ−ＡＡ）を発生させるように設計されていることを特徴とする、請求項１５ないし１７のいずれか１項記載のプロセッサ。
19. 前記アクセスコード（Ｃｏｄｅ−ＡＡ）はカウンタであること、および、前記予め定められた法則は、前記プロセッサ（１１０）がスイッチオンされるときに、前記カウンタ（Ｃｏｄｅ−ＡＡ）を初期化することと、前記コードが前記ハードウェアユニット（２０）に送出されるたびに、前記カウンタを増分することとを含むことを特徴とする、請求項１８記載のプロセッサ。
20. 前記プロセッサは、アラートを発生させるように、および／または、前記周辺機器（Ｐ）の使用を抑止するように設計されているアラーム割り込みルーチン（ＩＲＴ２）を実行する手段（ＶＥＣＴ）をさらに備えることを特徴とする、請求項１５ないし１９のいずれか１項記載のプロセッサ。
21. 前記プロセッサは、前記周辺機器（Ｐ）を備え、前記周辺機器（Ｐ）は、前記プロセッサのブートメモリ（１２０）に対する書き込み制御装置およびメモリ管理ユニット（ＭＭＵ）から選択されることが特に可能であることを特徴とする、請求項１５ないし２０のいずれか１項記載のプロセッサ。
22. プロセッサ（１０、１１０、１２０）による、このプロセッサの周辺機器（Ｐ）に対するアクセスを制御する方法において、
    制御割り込みと呼ばれる、前記プロセッサの割り込みをトリガするステップ（Ｅ３４）と、
    前記トリガ後に、前記周辺機器（Ｐ）に対するアクセス認証コード（Ｃｏｄｅ−ＡＡ）を前記プロセッサから取得するステップ（Ｅ３７）と、
    前記アクセス認証コード（Ｃｏｄｅ−ＡＡ）を予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）と比較するステップ（Ｅ３８）と、
    前記比較ステップ（Ｅ３０）の結果によって、前記周辺機器（Ｐ）に対するアクセス信号（ＣＳ、ＷＳ、ＰＷＲ）を有効化するための電気信号（ＳＩＧ＿ＶＡＬ）を発生させるステップ（Ｅ５０）と
    を含むことを特徴とする方法。
23. 前記制御割り込みは、マスク不可能割り込み（ＮＭＩ１）であることを特徴とする、請求項２２記載のアクセス制御方法。
24. 前記トリガステップ（Ｅ３４）は、トリガコード（Ｃｏｄｅ−ＤＤ）を取得するステップ（Ｅ２５）の後に実行されることを特徴とする、請求項２２または２３記載のアクセス制御方法。
25. 前記アクセス制御方法は、前記トリガコード（Ｃｏｄｅ−ＤＤ）を前記予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）と比較するステップ（Ｅ３０）をさらに含むことと、前記トリガステップ（Ｅ３４）は、前記比較ステップ（Ｅ３０）の結果によって、実行されることとを特徴とする、請求項２４記載のアクセス制御方法。
26. 前記アクセス制御方法は、前記アクセス認証コード（Ｃｏｄｅ−ＡＡ）または前記トリガコード（Ｃｏｄｅ−ＤＤ）が、前記予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）と異なっているとき、アラーム割り込みと呼ばれる、前記プロセッサの割り込みをトリガするステップ（Ｅ１００）を含むことを特徴とする、請求項２２ないし２５のいずれか１項記載のアクセス制御方法。
27. 前記アラーム割り込みは、マスク不可能割り込み（ＮＭＩ２）であることを特徴とする、請求項２６記載のアクセス制御方法。
28. 前記予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）は、定数であることを特徴とする、請求項２２ないし２７のいずれか１項記載のアクセス制御方法。
29. 前記アクセス制御方法は、予め定められた法則にしたがって、前記予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）を発生させるステップ（Ｅ４０）をさらに含むことを特徴とする、請求項２２ないし２７のいずれか１項記載のアクセス制御方法。
30. 前記予め定められた基準値（Ｃｏｄｅ−ＵＭＣＡ）はカウンタであり、前記アクセス制御方法は、前記カウンタを初期化するステップ（Ｅ１０）をさらに含み、前記カウンタは前記発生ステップ（Ｅ４０）の間に増分されることを特徴とする、請求項２９記載のアクセス制御方法。
31. 前記アクセス制御方法において、
    前記有効化信号を発生させるステップ（Ｅ５０）の間に、
    前記周辺機器（Ｐ）に対するアクセスを要求する電気信号(ＣＳ−ＲＱ、ＷＥ−ＲＱ)の状態(ＲＱ＿０、ＲＱ＿１)を読み出し、
    前記有効化電気信号(ＳＩＧ＿ＶＡＬ)の状態（ＶＡＬ＿０、ＶＡＬ＿１）を読み出し、
    前記アクセス要求電気信号（ＣＳ−ＲＱ、ＷＥ−ＲＱ）の状態（ＲＱ＿１）と、前記有効化信号（ＳＩＧ＿ＶＡＬ）の状態（ＶＡＬ＿１）と、論理ルールとの関数として、前記アクセス電気信号（ＣＳ、ＷＥ）を有効化する
    ことを特徴とする、請求項２２ないし３０のいずれか１項記載のアクセス制御方法。
32. 前記アクセス制御方法は、前記アクセス要求電気信号（ＣＳ−ＲＱ、ＷＥ−ＲＱ）の状態（ＲＱ＿０、ＲＱ＿１）を読み出すステップ（Ｅ２０、Ｅ３６）と、アラーム割り込みと呼ばれ、好ましくはマスク不可能（ＮＭＩ２）である、前記プロセッサのマスク可能割り込みを、前記状態（ＲＱ＿０、ＲＱ＿１）と、前記アクセス有効化電気信号（ＳＩＧ＿ＶＡＬ）の状態（ＶＡＬ＿０、ＶＡＬ＿１）との関数として、トリガするステップ（Ｅ１００）とを含むことを特徴とする、請求項３１記載のアクセス制御方法。
33. 前記アクセス制御方法は、前記有効化信号（ＳＩＧ＿ＶＡＬ）を抑止するステップ（Ｅ７０）を含むことを特徴とする、請求項２２ないし３２のいずれか１項記載のアクセス制御方法。
34. 前記抑止ステップ（Ｅ７０）は、少なくとも１回の前記周辺機器（Ｐ）に対してアクセスするステップ（Ｅ６５）に続いて実行されることを特徴とする、請求項３３記載のアクセス制御方法。
35. 前記抑止ステップは、前記有効化電気信号（ＳＩＧ＿ＶＡＬ）を発生させるステップ（Ｅ５０）から、または、前記トリガコード（Ｃｏｄｅ−ＤＤ）を取得するステップ（Ｅ２５）から計算された予め定められた遅延の後、実行されることを特徴とする、請求項３３または３４記載のアクセス制御方法。
36. 周辺機器（Ｐ）に対するアクセスを管理する方法において、
    好ましくはマスク不可能（ＮＭＩ１）である、制御割り込みに関係するルーチン（ＩＲＴ１）を実行するステップを含み、前記制御ルーチンは、請求項１ないし１４のいずれか１項記載のアクセス制御ハードウェアユニット（２０）に、アクセス認証コード（Ｃｏｄｅ−ＡＡ）を送出するステップ（Ｅ５２０）を含むことを特徴とする、周辺機器（Ｐ）に対するアクセスを管理する方法。
37. 前記アクセスを管理する方法は、前記送出に関して、前記アクセスコード（Ｃｏｄｅ−ＡＡ）を保護されたメモリから読み出すステップを含むことを特徴とする、請求項３６記載の周辺機器（Ｐ）に対するアクセスを管理する方法。
38. 前記アクセスを管理する方法は、前記送出に関して、予め定められた法則にしたがって、前記周辺機器(Ｐ)に対するアクセスコード（Ｃｏｄｅ−ＡＡ）を発生させるステップ（Ｅ５１０）を含むことを特徴とする、請求項３６記載の周辺機器（Ｐ）に対するアクセスを管理する方法。
39. 前記アクセス認証コード（Ｃｏｄｅ−ＡＡ）はカウンタであり、前記アクセスを管理する方法は、前記カウンタ（Ｃｏｄｅ−ＡＡ）を初期化するステップをさらに含むことと、前記発生ステップ（Ｅ５１０）は、前記ハードウェアユニット（２０）に対するこのコード（Ｃｏｄｅ−ＡＡ）の各送出（Ｓ１００）の前に、前記カウンタ（Ｃｏｄｅ−ＡＡ）を増分することを含むこととを特徴とする、請求項３８記載の周辺機器（Ｐ）に対するアクセスを管理する方法。
40. 前記アクセスを管理する方法は、アラーム割り込みルーチン（ＩＲＴ２）を実行するステップをさらに含み、前記アラームルーチンは、アラートを発生させるステップ、および／または、前記周辺機器の使用を抑止するステップを含むことを特徴とする、請求項３６ないし３９のいずれか１項記載の周辺機器（Ｐ）に対するアクセスを管理する方法。
41. 周辺機器（Ｐ）にアクセスするための命令（Ｅ６３０）を含むコンピュータプログラムにおいて、
    前記アクセス命令の実行前に、請求項１ないし１４のいずれか１項記載の、前記周辺機器（Ｐ）のアクセス制御ハードウェアユニット（２０）に対してトリガコード（Ｃｏｄｅ−ＤＤ）を送出する命令（Ｅ６２０）を含むことを特徴とする、コンピュータプログラム。
42. 前記コンピュータプログラムは、前記予め定められた法則にしたがって、前記トリガコード（Ｃｏｄｅ−ＤＤ）を発生させる手段をさらに含むことを特徴とする、請求項４１記載のコンピュータプログラム。
43. 前記プロセッサにおいて、
    請求項２２ないし３５のいずれか１項記載のアクセス制御方法、および／または、請求項３６ないし４０のいずれか１項記載のアクセスを管理する方法、および／または、請求項４１または４２記載のコンピュータプログラムを実行するように設計されている、プロセッサ。
44. 請求項１ないし１４のいずれか１項記載のアクセス制御ハードウェアユニット（２０）の使用において、
    スクリーン、キーボード、メモリ、通信インターフェイス制御装置、メモリ管理ユニット(ＭＭＵ)、または、メモリ保護ユニット（ＭＰＵ）から、特に選択することができる周辺機器(Ｐ)に対するアクセス信号を有効化する、アクセス制御ハードウェアユニット（２０）の使用。

Images