JP2007502462A - デバッグ回路のセキュリティを確保する方法及び装置 - Google Patents
デバッグ回路のセキュリティを確保する方法及び装置 Download PDFInfo
- Publication number
- JP2007502462A JP2007502462A JP2006523198A JP2006523198A JP2007502462A JP 2007502462 A JP2007502462 A JP 2007502462A JP 2006523198 A JP2006523198 A JP 2006523198A JP 2006523198 A JP2006523198 A JP 2006523198A JP 2007502462 A JP2007502462 A JP 2007502462A
- Authority
- JP
- Japan
- Prior art keywords
- debug
- circuit
- state
- debug circuit
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
Description
当業者であれば、これらの図における構成要素が説明を簡単かつ明瞭にするために示され、そして必ずしも寸法通りには描かれていないことが分かるであろう。例えば、これらの図における幾つかの構成要素の寸法を他の構成要素に対して誇張して描いて本発明の実施形態を理解し易くしている。
機能を実行するために命令を実行する必要が必ずしもある訳ではない回路とすることもできる。保護対象機能回路12の別の実施形態は、プロセッサ14のみ、他の回路16のみ、またはプロセッサ14及び他の回路16の両方を含むことができる。一の実施形態では、I/O回路18は一つ以上のIC端子24に接続されてIC10の外部の回路(図示せず)と信号の授受を行なう。本発明の別の実施形態では、I/O回路18はいずれかのタイプの外部バス構造を含むことができ、これらの外部バス構造としては、データ/アドレス/制御バス構造を挙げることができる。IC10の更に別の実施形態は、I/O回路18及びIC端子24さえも有する必要がなく、例えばシングルチップモードで動作するIC10は外部バスを持たない。本発明の一の実施形態では、デバッグポート20は双方向通信可能に一つ以上のIC端子22に接続され、これらの端子によって、デバッグポート20はIC10の外部に位置するデバイス群(図示せず)と信号の授受を行なうことができる。
びセキュリティを確保する方法」と題する2002年3月18日出願の米国特許番号10/100,462を参照されたい。
ブルにする一つ以上の部分は、デバッグロジック43の内、STATE Aでイネーブルにする一つ以上の部分と同じとする、またはこれらの部分とは異ならせることができることに留意されたい。
きることに留意されたい。
Gは、STATE A,STATE E,またはSTATE Fのいずれか一つから入ることができ、この操作は、ディスエーブルデバッグフューズ36を飛ばすことにより行われ、フューズを飛ばすことによって、論理レベル1から論理レベル0への永久的な遷移が行われて、正しい入力が図2に示すデバッグイネーブル回路40の実施形態に供給される。図示のSTATE Gでは、デバッグ回路42をディスエーブルするので、保護対象回路12(図1参照)へのデバッグアクセスは利用することができない。本発明の一の実施形態では、STATE Gは、そこから出ることができない最終状態として設けられる。
)で製造することが可能になり、この初期状態によってIC10の製品開発フェーズの間におけるフルデバッグアクセスが可能になる。従って、IC10を大元の機器製造業者(例えば、携帯電話、自動車などの製造業者)に対して販売する前に、イネーブルセキュアデバッグ素子30の論理状態を変えて、回路12へのデバッグ回路42を通してのデバッグアクセスの全て、または一部がディスエーブルになる(STATE B)ようにする。しかしながら普通、「大元の機器製造業者(相手先ブランドによる委託生産を受託し、相手先の商標を付けて製品を供給する製造業者:original equipment manufacturer:OEM)及び/又はIC製造業者」(本明細書では一括して製造業者と呼ぶ)が保護対象回路12にデバッグ回路42を通してアクセスすることができるようにして、IC10を使用する製品が販売された後に、製造業者がIC10、またはIC10を使用する製造業者の製品またはシステムをデバッグすることができるようにすることが望ましい。しかしながら、製造業者は多くの場合、製造業者だけが保護対象回路12にデバッグ回路42を通してアクセスすることができるように認証手順(STATE BからSTATE Cへの遷移)が必要となるような形態を希望する。従って、製造業者はデバッグ操作をSTATE C及び/又はSTATE Dにおいて自由に行なうことができる。
たい。認証プロセスはデバッグソフトウェア及び/又はエミュレーションソフトウェアから切り離すことができる。認証プロセスは、デバッグ回路42から切り離されたハードウェア及び/又はソフトウェアを含むことができ、ハードウェア及び/又はソフトウェアを使用して「デバッグアクセスを利用することができない」状態から「デバッグアクセスを利用することができる」状態への遷移を行なう(STATE BからSTATE Cからの遷移、及びSTATE EからSTATE Fへの遷移を示す図3を参照)。
効果、他の利点、及び問題解決法が特定の実施形態に関連する形で上に記載されてきた。しかしながら、効果、利点、問題解決法、及びこのような効果、利点、または問題解決法をもたらし、またはさらに顕著にさせるすべての要素(群)が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴、或いは要素であると考えられるべきではない。この明細書で使用されるように、「comprises」、「comprising」という用語、または他のすべてのこれらの変形は包括的な意味を指すものであり、例えば一連の要素を備えるプロセス、方法、製品、または装置がこれらの要素のみを含む、ということではなく、明らかには挙げられていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素を含むことができる。
追加のテキスト:
〔請求項1〕 デバッグ回路のセキュリティを確保する方法であって、
デバッグ回路を、デバッグ回路がイネーブルになった状態とし、
第1不揮発性素子に書き込みを行なってデバッグ回路をディスエーブルにし、そして
第1不揮発性素子に書き込みを行なった後に、第2不揮発性素子に書き込みを行なって、デバッグ回路を再イネーブルする操作及びデバッグ回路を永久的にディスエーブルにする操作の内の一つの操作を実行する、方法。
〔請求項2〕 第1不揮発性素子に書き込みを行なった後に、かつ第2不揮発性素子に書き込みを行なう前に、デバッグ回路を、認証操作に応答する形で選択的にイネーブルにすることができる、請求項1記載の方法。
〔請求項3〕 第2不揮発性素子に書き込みを行なってデバッグ回路を再イネーブルする、請求項1記載の方法。
〔請求項4〕 更に、
第2不揮発性素子に書き込みを行なった後に第3不揮発性素子に書き込みを行なってデバッグをディスエーブルにし、第3不揮発性素子に書き込みを行なった後、デバッグ回路を
、認証操作に応答する形で選択的にイネーブルにすることができる、請求項3記載の方法。
〔請求項5〕 第1不揮発性素子は第1フューズを含み、第2不揮発性素子は第2フューズを含み、そして第3不揮発性素子は第3フューズを含み、そして
第1不揮発性素子に対する書き込みでは第1フューズを飛ばし、
第2不揮発性素子に対する書き込みでは第2フューズを飛ばし、そして
第3不揮発性素子に対する書き込みでは第3フューズを飛ばす、請求項4記載の方法。
〔請求項6〕 更に、
第3不揮発性素子に書き込みを行なった後に第4不揮発性素子に書き込みを行なって、デバッグ回路を永久的にディスエーブルにする、請求項4記載の方法。
〔請求項7〕 第2不揮発性素子に書き込みを行なって、デバッグ回路を永久的にディスエーブルにする、請求項1記載の方法。
〔請求項8〕 第1不揮発性素子は第1フューズを含み、そして第2不揮発性素子は第2フューズを含み、更に第1不揮発性素子に対する書き込みでは第1フューズを飛ばし、そして第2不揮発性素子に対する書き込みでは第2フューズを飛ばす、請求項1記載の方法。
〔請求項9〕 デバッグ回路のセキュリティを確保する方法であって、
デバッグ回路を、デバッグ回路を認証操作に応答する形で選択的にイネーブルにすることができるセキュアデバッグ状態にし、
デバッグ回路を認証操作に応答する形でイネーブルにし、そして
デバッグ回路を認証操作に応答する形でイネーブルにした後、第1不揮発性素子に書き込みを行なう、方法。
〔請求項10〕 第1不揮発性素子に書き込みを行なった後、デバッグ回路がバイパスセキュリティ状態になり、このバイパスセキュリティ状態ではデバッグ回路をイネーブルにする、請求項9記載の方法。
〔請求項11〕 更に、
第1不揮発性素子に書き込みを行なった後に第2不揮発性素子に書き込みを行ない、第2不揮発性素子に書き込みを行なった後、デバッグ回路は再イネーブルセキュアデバッグ状態になり、この再イネーブルセキュアデバッグ状態では、デバッグ回路を認証操作に応答する形で選択的にイネーブルにすることができる、請求項9記載の方法。
〔請求項12〕 第1不揮発性素子は第1フューズを含み、そして第2不揮発性素子は第2フューズを含み、更に第1不揮発性素子に対する書き込みでは第1フューズを飛ばし、そして第2不揮発性素子に対する書き込みでは第2フューズを飛ばす、請求項11記載の方法。
〔請求項13〕 更に、
第2不揮発性素子に書き込みを行なった後に第3不揮発性素子に書き込みを行なって、デバッグ回路を永久的にディスエーブルにする、請求項11記載の方法。
〔請求項14〕 デバッグ回路のセキュリティを確保する方法であって、
デバッグ回路を認証操作に応答する形でイネーブルにし、そして
デバッグ回路をイネーブルにした後、所定長の時間が経過したときにデバッグ回路をディスエーブルにする、方法。
〔請求項15〕 所定長の時間はカウンタが供給する、請求項14記載の方法。
〔請求項16〕 デバッグ回路をディスエーブルにする操作は、カウンタのカウント終了に応答する形で実行する、請求項15記載の方法。
〔請求項17〕 所定長の時間はユーザが書き込むことができる、請求項14記載の方法。
〔請求項18〕 デバッグ回路を認証操作に応答する形でイネーブルにする前に、更に、
デバッグ回路をイネーブル状態にし、そして
第1不揮発性素子に書き込みを行なってデバッグ回路をディスエーブルにする、請求項1
4記載の方法。
〔請求項19〕 デバッグ回路と、
第1不揮発性素子と、
第2不揮発性素子と、そして
デバッグイネーブル表示子をデバッグ回路に、第1不揮発性素子及び第2不揮発性素子に基づいて供給するデバッグイネーブル回路と、を備え、
第1不揮発性素子は、デバッグ回路が、デバッグ回路を認証操作に応答する形で選択的にイネーブルにすることができるセキュアデバッグ状態にあるかどうかを示し、そして
第2不揮発性素子は、第1不揮発性素子による設定を無効にすべきかどうかを示す、集積回路。
〔請求項20〕 第2不揮発性素子は第1不揮発性素子による設定を無効にすべきかどうかについて、デバッグ回路を再イネーブルすることができるバイパスセキュリティ状態にデバッグ回路があるかどうかを示すことにより示す、請求項19記載の集積回路。
〔請求項21〕 更に、第2不揮発性素子による設定を無効にすべきかどうかを示す第3不揮発性素子を備える、請求項20記載の集積回路。
〔請求項22〕 第3不揮発性素子は第2不揮発性素子による設定を無効にすべきかどうかについて、デバッグ回路を認証操作に応答する形で選択的にイネーブルにすることができる再イネーブルセキュアデバッグ状態にデバッグ回路があるかどうかを示すことにより示す、請求項21記載の集積回路。
〔請求項23〕 更に、デバッグ回路を永久的にディスエーブルにするかどうかについて示す第4不揮発性素子を備える、請求項22記載の集積回路。
〔請求項24〕 第3不揮発性素子は第2不揮発性素子による設定を無効にすべきかどうかについて、デバッグ回路を永久的にディスエーブルにするかどうかを示すことにより示す、請求項21記載の集積回路。
〔請求項25〕 第2不揮発性素子は第1不揮発性素子による設定を無効にすべきかどうかについて、デバッグ回路を永久的にディスエーブルにするかどうかを示すことにより示す、請求項19記載の集積回路。
〔請求項26〕 第1不揮発性素子は第1フューズを含み、そして第2不揮発性素子は第2フューズを含む、請求項19記載の集積回路。
Claims (10)
- デバッグ回路のセキュリティを確保する方法であって、
デバッグ回路をイネーブルの状態にする工程と、
第1不揮発性素子に書き込みを行なってデバッグ回路をディスエーブルにする工程と、
第1不揮発性素子に書き込みを行なった後に第2不揮発性素子に書き込みを行なって、デバッグ回路を再イネーブルする操作およびデバッグ回路を永久的にディスエーブルにする操作の内の一つを実行する工程と、
からなる方法。 - 第1不揮発性素子に書き込みを行なった後で、かつ第2不揮発性素子に書き込みを行なう前に、デバッグ回路を、認証操作に応答して選択的にイネーブルにすることができる請求項1記載の方法。
- デバッグ回路のセキュリティを確保する方法であって、
デバッグ回路を、認証操作に応答して選択的にイネーブルにすることができるセキュアデバッグ状態にする工程と、
デバッグ回路を認証操作に応答してイネーブルにする工程と、
デバッグ回路を認証操作に応答してイネーブルにした後、第1不揮発性素子に書き込みを行なう工程と、からなる方法。 - 更に、第1不揮発性素子に書き込みを行なった後に第2不揮発性素子に書き込みを行ない、第2不揮発性素子に書き込みを行なった後、デバッグ回路は再びイネーブルセキュアデバッグ状態になり、同再びイネーブルセキュアデバッグ状態では、デバッグ回路を認証操作に応答して選択的にイネーブルにすることができる請求項3記載の方法。
- 更に、第2不揮発性素子に書き込みを行なった後に第3不揮発性素子に書き込みを行なって、デバッグ回路を永久的にディスエーブルにする請求項4記載の方法。
- デバッグ回路のセキュリティを確保する方法であって、
デバッグ回路を認証操作に応答してイネーブルにする工程と、
デバッグ回路をイネーブルにした後、所定長の時間が経過したときデバッグ回路をディスエーブルにする工程と、からなる方法。 - デバッグ回路を認証操作に応答してイネーブルにする前に、更に、
デバッグ回路をイネーブル状態にする工程と、
第1不揮発性素子に書き込みを行なってデバッグ回路をディスエーブルにする工程と、からなる請求項6記載の方法。 - デバッグ回路と、
第1不揮発性素子と、
第2不揮発性素子と、
第1不揮発性素子及び第2不揮発性素子に基づいて、デバッグイネーブル表示子をデバッグ回路に供給するデバッグイネーブル回路と、を備え、
第1不揮発性素子は、デバッグ回路が、認証操作に応答して選択的にイネーブルにすることができるセキュアデバッグ状態にあるかどうかを示し、
第2不揮発性素子は、第1不揮発性素子による設定を無効にすべきかどうかを示す、集積回路。 - 第2不揮発性素子は、第1不揮発性素子による設定を無効にすべきかどうかについて、デ
バッグ回路を再イネーブルすることができるバイパスセキュリティ状態にデバッグ回路があるかどうかを示すことにより示す、請求項8記載の集積回路。 - 第2不揮発性素子は第1不揮発性素子による設定を無効にすべきかどうかについて、デバッグ回路を永久的にディスエーブルにするかどうかを示すことにより示す、請求項8記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/638,795 | 2003-08-11 | ||
US10/638,795 US7248069B2 (en) | 2003-08-11 | 2003-08-11 | Method and apparatus for providing security for debug circuitry |
PCT/US2004/022513 WO2005020280A2 (en) | 2003-08-11 | 2004-07-15 | Method and apparatus for providing security for debug circuitry |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007502462A true JP2007502462A (ja) | 2007-02-08 |
JP2007502462A5 JP2007502462A5 (ja) | 2007-08-30 |
JP4728237B2 JP4728237B2 (ja) | 2011-07-20 |
Family
ID=34135734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006523198A Expired - Fee Related JP4728237B2 (ja) | 2003-08-11 | 2004-07-15 | デバッグ回路のセキュリティを確保する方法及び装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7248069B2 (ja) |
EP (1) | EP1656762A2 (ja) |
JP (1) | JP4728237B2 (ja) |
KR (1) | KR101022639B1 (ja) |
CN (1) | CN1820453B (ja) |
TW (1) | TWI360991B (ja) |
WO (1) | WO2005020280A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008243190A (ja) * | 2007-02-22 | 2008-10-09 | Arm Ltd | データ処理システムにおける診断機能の選択的な無効化 |
JP2016535906A (ja) * | 2013-09-03 | 2016-11-17 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | 集積回路のセキュアなデバッグの可能化 |
JP2017511654A (ja) * | 2014-04-04 | 2017-04-20 | クアルコム,インコーポレイテッド | システムオンチップデバイスの無効なデバッグ機能を再有効化するためのリモート局および方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7058856B2 (en) * | 2000-07-18 | 2006-06-06 | Oki Electric Industry Co., Ltd. | Semiconductor circuit with flash ROM and improved security for the contents thereof |
US7222315B2 (en) | 2000-11-28 | 2007-05-22 | Synplicity, Inc. | Hardware-based HDL code coverage and design analysis |
US7827510B1 (en) | 2002-06-07 | 2010-11-02 | Synopsys, Inc. | Enhanced hardware debugging with embedded FPGAS in a hardware description language |
US20060259828A1 (en) | 2005-05-16 | 2006-11-16 | Texas Instruments Incorporated | Systems and methods for controlling access to secure debugging and profiling features of a computer system |
US9633213B2 (en) * | 2005-05-16 | 2017-04-25 | Texas Instruments Incorporated | Secure emulation logic between page attribute table and test interface |
JP2007026051A (ja) * | 2005-07-15 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 情報処理装置および情報処理システム |
US7665002B1 (en) | 2005-12-14 | 2010-02-16 | Advanced Micro Devices, Inc. | Multi-core integrated circuit with shared debug port |
GB0615392D0 (en) * | 2006-08-03 | 2006-09-13 | Wivenhoe Technology Ltd | Pseudo random number circuitry |
DE102006043167B4 (de) * | 2006-09-14 | 2014-10-16 | Ams Ag | Mikrocontroller und Verfahren zum Starten eines Anwendungsprogramms auf einem Mikrocontroller |
EP2176768A1 (en) * | 2007-07-05 | 2010-04-21 | Nxp B.V. | Method for the improvement of microprocessor security |
US7975307B2 (en) * | 2007-09-07 | 2011-07-05 | Freescale Semiconductor, Inc. | Securing proprietary functions from scan access |
US20090204823A1 (en) * | 2008-02-07 | 2009-08-13 | Analog Devices, Inc. | Method and apparatus for controlling system access during protected modes of operation |
US8332641B2 (en) * | 2009-01-30 | 2012-12-11 | Freescale Semiconductor, Inc. | Authenticated debug access for field returns |
US8276199B2 (en) | 2009-04-09 | 2012-09-25 | Freescale Semiconductor, Inc. | Method and device for secure test port authentication |
KR101554326B1 (ko) * | 2009-05-21 | 2015-09-18 | 삼성전자주식회사 | 저장 장치 및 그것의 동작 방법 |
US8495758B2 (en) * | 2010-06-18 | 2013-07-23 | Alcatel Lucent | Method and apparatus for providing scan chain security |
US9292713B2 (en) * | 2013-03-13 | 2016-03-22 | Intel Corporation | Tiered access to on chip features |
CN104699575B (zh) * | 2013-12-09 | 2018-04-20 | 华为技术有限公司 | Fpga芯片和fpga系统 |
US10424389B2 (en) * | 2016-04-01 | 2019-09-24 | Hewlett-Packard Development Company, L.P. | Integrated circuit device using multiple one-time programmable bits to control access to a resource |
FR3072195B1 (fr) * | 2017-10-11 | 2019-10-18 | Stmicroelectronics (Rousset) Sas | Procede de gestion d'un retour de produit pour analyse et produit correspondant |
US20200341058A1 (en) * | 2019-04-28 | 2020-10-29 | Nuvoton Technology Corporation | Time-limited debug mode |
CN110334551A (zh) * | 2019-06-28 | 2019-10-15 | 深圳忆联信息系统有限公司 | 提升固态硬盘主控芯片安全性的方法及装置 |
US11940494B2 (en) | 2021-11-11 | 2024-03-26 | Samsung Electronics Co., Ltd. | System on chip for performing scan test and method of designing the same |
CN115378422B (zh) * | 2022-10-20 | 2022-12-20 | 成都市硅海武林科技有限公司 | 一种反熔丝fpga开发者模式电路及用户编程方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000347942A (ja) * | 1999-06-04 | 2000-12-15 | Toshiba Corp | 情報処理装置 |
JP2001092686A (ja) * | 1999-09-22 | 2001-04-06 | Hitachi Ltd | 半導体装置 |
JP2002032267A (ja) * | 2000-07-18 | 2002-01-31 | Oki Micro Design Co Ltd | 半導体回路 |
JP2003177938A (ja) * | 2001-12-07 | 2003-06-27 | Fujitsu Ltd | 電子装置及びそのデバッグ認証方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855023A (ja) | 1994-07-25 | 1996-02-27 | Motorola Inc | データ処理システムおよびその方法 |
US5627478A (en) | 1995-07-06 | 1997-05-06 | Micron Technology, Inc. | Apparatus for disabling and re-enabling access to IC test functions |
US5898776A (en) * | 1996-11-21 | 1999-04-27 | Quicklogic Corporation | Security antifuse that prevents readout of some but not other information from a programmed field programmable gate array |
US7058856B2 (en) | 2000-07-18 | 2006-06-06 | Oki Electric Industry Co., Ltd. | Semiconductor circuit with flash ROM and improved security for the contents thereof |
US7103782B1 (en) * | 2000-09-27 | 2006-09-05 | Motorola, Inc. | Secure memory and processing system having laser-scribed encryption key |
US6976136B2 (en) | 2001-05-07 | 2005-12-13 | National Semiconductor Corporation | Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller |
US6925570B2 (en) | 2001-05-15 | 2005-08-02 | International Business Machines Corporation | Method and system for setting a secure computer environment |
US20030005335A1 (en) * | 2001-06-28 | 2003-01-02 | Hidekazu Watanabe | Protecting secured codes and circuits in an integrated circuit |
EP1276033B1 (de) | 2001-07-10 | 2012-03-14 | Trident Microsystems (Far East) Ltd. | Speichereinrichtung mit Datenschutz in einem Prozessor |
EP1329787B1 (en) * | 2002-01-16 | 2019-08-28 | Texas Instruments Incorporated | Secure mode indicator for smart phone or PDA |
EP1331539B1 (en) | 2002-01-16 | 2016-09-28 | Texas Instruments France | Secure mode for processors supporting MMU and interrupts |
-
2003
- 2003-08-11 US US10/638,795 patent/US7248069B2/en active Active
-
2004
- 2004-07-15 WO PCT/US2004/022513 patent/WO2005020280A2/en active Application Filing
- 2004-07-15 JP JP2006523198A patent/JP4728237B2/ja not_active Expired - Fee Related
- 2004-07-15 CN CN2004800195837A patent/CN1820453B/zh not_active Expired - Fee Related
- 2004-07-15 KR KR1020067002820A patent/KR101022639B1/ko not_active IP Right Cessation
- 2004-07-15 EP EP04778157A patent/EP1656762A2/en not_active Withdrawn
- 2004-08-06 TW TW093123692A patent/TWI360991B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000347942A (ja) * | 1999-06-04 | 2000-12-15 | Toshiba Corp | 情報処理装置 |
JP2001092686A (ja) * | 1999-09-22 | 2001-04-06 | Hitachi Ltd | 半導体装置 |
JP2002032267A (ja) * | 2000-07-18 | 2002-01-31 | Oki Micro Design Co Ltd | 半導体回路 |
JP2003177938A (ja) * | 2001-12-07 | 2003-06-27 | Fujitsu Ltd | 電子装置及びそのデバッグ認証方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008243190A (ja) * | 2007-02-22 | 2008-10-09 | Arm Ltd | データ処理システムにおける診断機能の選択的な無効化 |
JP2016535906A (ja) * | 2013-09-03 | 2016-11-17 | テレフオンアクチーボラゲット エルエム エリクソン(パブル) | 集積回路のセキュアなデバッグの可能化 |
US9939074B2 (en) | 2013-09-03 | 2018-04-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Enabling secured debug of an integrated circuit |
JP2017511654A (ja) * | 2014-04-04 | 2017-04-20 | クアルコム,インコーポレイテッド | システムオンチップデバイスの無効なデバッグ機能を再有効化するためのリモート局および方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2005020280A2 (en) | 2005-03-03 |
CN1820453B (zh) | 2010-10-27 |
EP1656762A2 (en) | 2006-05-17 |
KR101022639B1 (ko) | 2011-03-22 |
JP4728237B2 (ja) | 2011-07-20 |
TWI360991B (en) | 2012-03-21 |
CN1820453A (zh) | 2006-08-16 |
US7248069B2 (en) | 2007-07-24 |
TW200522640A (en) | 2005-07-01 |
KR20060060017A (ko) | 2006-06-02 |
WO2005020280A3 (en) | 2005-07-28 |
US20050039039A1 (en) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4728237B2 (ja) | デバッグ回路のセキュリティを確保する方法及び装置 | |
US7266848B2 (en) | Integrated circuit security and method therefor | |
EP3287800B1 (en) | Jtag debug apparatus and jtag debug method | |
US8255700B2 (en) | Lockstep mechanism to ensure security in hardware at power-up | |
US7117352B1 (en) | Debug port disable mechanism | |
US8379861B2 (en) | Integrated circuit and a method for secure testing | |
US8051345B2 (en) | Method and apparatus for securing digital information on an integrated circuit during test operating modes | |
US8176281B2 (en) | Controlling access to an embedded memory of a microcontroller | |
JP4319712B2 (ja) | 集積回路においてアクセス保護を備える方法および装置 | |
JP2000122931A (ja) | デジタル集積回路 | |
WO2007023457A2 (en) | Embedded memory protection | |
US7656695B2 (en) | Electronic fuse system and methods | |
US7228440B1 (en) | Scan and boundary scan disable mechanism on secure device | |
US7617428B2 (en) | Circuits and associated methods for improved debug and test of an application integrated circuit | |
CN108496222A (zh) | 控制功能模式和测试模式之间的转换 | |
US7254720B1 (en) | Precise exit logic for removal of security overlay of instruction space | |
JP2002373086A (ja) | 半導体集積回路 | |
JPH11282671A (ja) | コンピュータシステム | |
US20170329997A1 (en) | Secure mechanism for finite provisioning of an integrated circuit | |
JP2002365337A (ja) | テスト回路およびデジタル回路 | |
CN115794517A (zh) | 芯片调试方法、芯片调试装置和芯片 | |
CN115938462A (zh) | 一种测试模式的控制方法、装置、芯片、介质及模组设备 | |
KR20000045675A (ko) | 칩 테스트 회로 | |
JP2003098229A (ja) | 半導体集積回路 | |
JP2004252565A (ja) | ワンチップマイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101013 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101020 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |