CN114153376A - 安全闪存控制器 - Google Patents

安全闪存控制器 Download PDF

Info

Publication number
CN114153376A
CN114153376A CN202111025501.1A CN202111025501A CN114153376A CN 114153376 A CN114153376 A CN 114153376A CN 202111025501 A CN202111025501 A CN 202111025501A CN 114153376 A CN114153376 A CN 114153376A
Authority
CN
China
Prior art keywords
tlv
encrypted
record
field
nvm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111025501.1A
Other languages
English (en)
Inventor
尤瓦尔·伊特金
雅尼夫·斯特拉斯伯格
盖伊·哈雷尔
艾哈迈德·阿塔穆尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mellanox Technologies Ltd
Original Assignee
Mellanox Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mellanox Technologies Ltd filed Critical Mellanox Technologies Ltd
Publication of CN114153376A publication Critical patent/CN114153376A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种计算设备包括非易失性存储器（NVM）接口和处理器。NVM接口被配置为与NVM通信。处理器被配置为在NVM类型长度值（TLV）记录中存储包括一个或多个加密字段和一个或多个非加密字段的每个TLV记录，非加密字段至少包括TLV记录的各自有效性指示符，以从NVM中读取包含加密字段和非加密字段的TLV记录，并通过修改存储在非加密字段中的所选TLV记录的各自有效性指示符来使所选TLV记录无效。

Description

安全闪存控制器
技术领域
本发明总体上涉及计算机系统，尤其涉及用于处理计算机非易失性存储器中的数据存储的方法和系统。
背景技术
计算机系统通常包括非易失性存储器(NVM)，例如用于数据存储的闪存。在以相对较低的成本提供大存储区域时，闪存具有固有的局限性，包括以块为单位进行擦除、有限的擦除/编程周期和易受安全攻击的脆弱性。
PCT国际公开WO 2014/123372描述了一种闪存转换层(FTL)设计框架，其具有用于数据、映射和检查点的日志，支持错误恢复，包括用于处理数据的第一日志；用于处理映射信息的第二日志；用于处理检查点信息的第三日志，其中第一日志和第二日志可以通过使用检查点信息恢复错误。
美国专利8,589,700描述了用于对存储在非易失性存储器中的数据进行白化、加密和管理的系统和方法，包括片上系统(SoC)和非易失性存储器，其中SoC包括SoC控制电路和存储器接口，其充当SoC控制电路和非易失性存储器之间的接口；SoC还可以包括加密模块；存储器接口可以指示加密模块在存储到非易失性存储器之前对所有类型的数据进行白化，包括敏感数据、非敏感数据和存储器管理数据。
发明内容
本发明将通过以下对其实施方式的详细描述并结合附图而得到更全面的理解，其中：
附图说明
图1A是示意性地示出了根据本发明实施方式的安全闪存控制器的框图；
图1B是示意性地示出了根据本发明另一实施方式的安全闪存控制器的框图；
图2是示意性地示出了根据本发明实施方式的类型长度值(TLV)记录的结构的图；
图3是示意性地示出了根据本发明实施方式的在RAM中构建TLV描述符表的方法的流程图；以及
图4是示意性地示出了根据本发明实施方式的读取、编程和使闪存中的TLV记录无效的方法的流程图。
具体实施方式
概述
将也被称为计算设备的计算机系统通常包括处理器(例如，中央处理单元(CPU)、图形处理单元(GPU)或微控制器计算机(MCU))、主存储器(例如，随机存取存储器(RAM))，并且通常是非易失性存储器(NVM)二级存储器，通常用于存储程序代码(例如，固件)和数据记录。以相对较低的成本提供大的非易失性存储区域的流行的NVM类型是闪存。然而，闪存在访问、老化和易受安全攻击方面存在一些固有的局限性。
处理器(例如，中央处理单元(CPU)或闪存控制器)对闪存的访问在读取与写入方面是非对称的，并且在写入方面，在写入逻辑0与写入逻辑1方面是串行的并且相对较快，但写入(称为编程和擦除)要慢得多。在典型的闪存设备中，虽然任何位都可以单独编程为第一二进制值(例如，逻辑0)，但必须在更大的存储器块上完成对第二二进制值(例如，逻辑1)的编程，这被称为作为页面(使用第二二进制值编程页面称为擦除页面)。因此，要在闪存中编程页面，处理器通常首先擦除页面，然后编程所需的数据。
要更改闪存中页面的一部分，处理器通常将页面复制到随机存取存储器(RAM)，修改要编程的部分，擦除页面，然后从RAM中重新编程擦除的页面。
老化(也称为“磨损”)通常定义为–闪存单元可以可靠地编程/擦除的次数(“P/E周期”)。典型的限制可能是100,000次P/E周期。如果同一页被重复编程和擦除，尽管其他页的P/E周期计数可能很低，但该页的生命周期可能会终止(因此，闪存设备被视为不起作用)。当一个或多个闪存页面接近P/E周期限制时，闪存设备的可靠性会严重下降。
易受安全攻击。一旦电源中断，RAM通常会失去存储空间，因此不易受到安全攻击；相反，闪存可以在系统关闭时读取和/或写入；特别是，计算机系统外部的闪存(例如，通过通用串行总线(USB)连接器插入计算机系统的闪存设备)必须受到加密技术的保护，其可能包括加密和/或身份验证。
为了减轻访问和老化的限制，闪存数据可以存储在类型长度值(TLV)记录中，其中类型通常包括TLV状态指示字段和数据类型，长度是TLV记录的长度，并且值是TLV数据(“数据值”)。指示字段允许添加多个新记录以及使用编程操作使过时记录无效，从而最小化擦除周期的数量。
为了提供安全性，处理器可以在编程之前加密TLV记录。但是，当TLV记录被加密时，上述机制可能会失效，因为数据加密会增加加密数据的熵，并且可能会改变所有位。
根据本发明的实施方式提供了方法和系统，其中数据在存储在闪存中时被安全地加密，并且仍然保持TLV记录结构，减少擦除周期的数量，并因此延长闪存设备的寿命和可靠性。
在所公开的实施方式中，每个TLV记录包括一个或多个加密字段和一个或多个非加密字段。在实施方式中，TLV记录的敏感字段可以被加密，而不敏感字段可以不加密存储(将被称为“明文字段”；非加密的数据将被称为“明文”，存储在“明文字段”中)。在实施方式中，加密字段包括数据值和数据类型，而明文字段包括指示字段、长度以及有时包括一些属性。
特别是，处理器通常不加密指示TLV记录是有效还是无效的位。使用这种格式时，处理器能够使过时的TLV记录无效，并验证TLV记录的有效性，使用传统的闪存操作并且无需解密信息。更一般地，在将元数据保持为明文时加密数据有助于简化处理器的管理任务。
因此，所公开的技术通过减少擦除周期的数量来延长闪存设备的寿命，同时保持关键数据保护。由于执行加密和解密操作较少，因此可以提高存储吞吐量和延迟，并降低功耗。
系统描述
图1A是示意性地示出了根据本发明实施方式的安全闪存控制器100的框图。有时被称为计算设备的闪存控制器100包括处理器102(例如，CPU、GPU或MCU)；随机存取存储器(RAM)104，其被配置为临时存储数据和/或程序代码；以及闪存接口108。闪存接口108被配置为与诸如闪存的非易失性存储器106通信，该非易失性存储器106存储数据记录。
根据图1A所示的示例实施方式，处理器102通过闪存接口电路108与闪存106通信；在一些实施方式中，闪存106仅支持原子操作，并且闪存接口108可用于将闪存擦除、编程和读取操作转换为原子闪存操作(例如，处理器闪存编程操作可由闪存控制电路转换为对处理器透明的一系列程序和验证操作)。
图右手侧的闪存存储映射114示出了闪存106中TLV记录的结构。每个TLV记录116包括一个或多个非加密的明文字段118，以及一个或多个加密数据字段120。使用例如高级加密标准(AES)256，加密数据字段在写入时被加密，在读取时被解密。在实施方式中，明文字段存储不敏感数据，而加密字段存储敏感数据。
为了快速和安全的加密和/或解密，闪存控制器100还可以包括加密/解密电路130；处理器向加密/解密电路发送明文数据和密钥，加密/解密电路对明文数据进行加密并将加密后的数据发送回处理器；为了解密，处理器发送加密数据和密钥，并接收明文数据。
图1B是示意性地示出了根据本发明另一实施方式的安全闪存控制器100B的框图。图1B所示的示例实施方式类似于图1A所示的示例实施方式，不同之处在于加密/解密电路放置在处理器和闪存接口之间；在闪存控制器100B中，加密/解密仅在加密和明文数据之间进行转换。
因此，根据图1所示的示例实施方式，闪存中的TLV记录的敏感字段被加密保护，而非敏感字段，包括指示字段，以明文形式保留，允许减少擦除周期的数量，从而提高可靠性。
应当理解，闪存控制器100及其组件的配置以及图1中所示的TLV记录116是纯粹为了概念清楚而示出的示例配置。在替代实施方式中可以使用任何其他合适的配置。例如，在一些替代实施方式中，可以使用多个处理器和/或多个RAM；在实施方式中，处理器102使用软件加密和/或解密，减少加密/解密电路130的功能，或者完全消除加密/解密电路。
在实施方式中，加密/解密电路130、RAM 104和闪存接口108之间的数据传输可以使用例如直接存储器访问(DMA)或任何其他协议直接通过共享总线完成。
在其他实施方式中，数据加密/解密包括认证，其可以使用附加电路、使用加密/解密电路或使用软件来执行。
包括其所有组件的闪存控制器100的不同元件可以使用合适的硬件来实现，例如在专用集成电路(ASIC)或现场可编程门阵列(FPGA)中，使用软件，或使用硬件和软件元件的组合。
在一些实施方式中，处理器102包括通用可编程处理器，其在软件中编程以执行本文所述的功能。软件可以通过例如网络以电子形式下载到处理器，或者它可以替代地或附加地被提供和/或存储在非暂时性有形介质上，例如磁、光或电子存储器。
图2是根据本发明的实施方式示意性地示出TLV记录116的结构的图。TLV记录(116，图1)包括明文字段118和加密字段120。根据图2所示的示例实施方式，非加密的明文字段118包括无效指示字段200、编程指示字段202(无效指示字段200和编程指示字段202通常均包括一位)、可用于存储记录属性的杂项属性字段204和指示TLV记录长度的长度字段206(例如，以32位字)。(在一些实施方式中，明文字段被最小化，并且不使用杂项属性字段204。)
加密字段120包括可用于定义数据类型(例如，代码、表等)的类型字段208和包括TLV记录的数据内容的数据结构字段210。
当擦除闪存页面时，所有位都设置为初始值(例如，逻辑1)，因此，可能已存储在页面中的任何TLV记录都将被擦除。擦除编程和无效指示符具有逻辑值1，因此，分别被解释为未编程和非无效。
当处理器检查TLV记录是否有效时，处理器可以首先验证是否设置编程指示，并且未设置无效指示。当处理器写入TLV记录时，处理器可以首先验证未设置TLV记录的编程指示。当处理器写入替换现有记录的新TLV记录时，处理器对现有记录的无效字段进行编程。(下面将参考图3和图4介绍执行上述读取和写入操作的方法。)
可以理解，图2中所示的TLV记录116的结构，包括其各个字段，是示例，其仅出于概念清晰的目的而示出。在替代实施方式中可以使用任何其他合适的配置。例如，在一些实施方式中，可以使用额外的加密和/或非加密字段；在其他实施方式中，部分(或全部)杂项属性可以被加密。
在一些实施方式中，不需要编程指示。当页面被擦除时，长度字段将被设置为零(在实施方式中，擦除操作将所有位设置为逻辑1，因此，长度字段使用负逻辑)。每当对页面进行编程时，长度字段都会设置为非零值。因此，可以使用非零长度字段来指示页面被编程。
根据本发明的实施方式，我们现在将描述管理闪存106中的TLV记录116的方法。在实施方式中，为了更快的操作，处理器102在RAM 104(图1)中保留TLV描述符表。对于每个TLV记录116，该表可以包括闪存中TLV位置的指针、编程和无效指示的镜像(在一些实施方式中，描述符表还可以包括例如杂项属性字段的镜像、和类型字段的明文版本)。假设TLV记录连续存储在闪存中。
图3是示意性地示出了根据本发明的实施方式的用于在RAM中构建TLV描述符表的方法的流程图300。该流程图通常在加电或其他类型的硬复位之后由处理器102(图1)执行。
流程开始于设置指针步骤302，其中处理器设置指针以指向第一TLV记录。例如，此位置通常固定在闪存地址空间的开始。接下来，在检查编程步骤304处，处理器读取TLV记录的编程指示。如果未设置编程指示符，则当前记录是存储在闪存中的最后的TLV(如上所述，根据图3所示的示例实施方式，闪存中的TLV记录是连续的，并且未编程的TLV的第一指示意味着前一个TLV是最后编程的TLV)。如果设置了编程指示符，则处理器在读取TLV步骤306中读取TLV记录的明文字段并进入检查有效步骤308，其中处理器检查是否未设置无效指示符(指示有效的TLV)。如果是，处理器将进入存储步骤310，其中处理器在TLV描述符表中存储TLV的明文，包括指针和可选的一些其他明文字段(但不包括无效指示符)。然后处理器将进入添加长度步骤312。
如果在步骤308中处理器识别出TLV被标记为无效，则处理器将跳过步骤310并直接进入步骤312。
在步骤312中，处理器将长度字段添加到指针，指针现在将指向下一个TLV记录。在步骤312之后，处理器重新进入步骤304以检查下一个TLV记录。如果在步骤304中，编程位没有设置(因此，闪存中不再有编程的TLV)，则流程结束。
图4是示意性地示出了根据本发明的实施方式的读取、编程和使闪存106中的TLV记录116无效的方法的流程图400。该流程可以由处理器102(图1)执行。
该流程开始于检查操作步骤402，其中处理器检查应该执行三个TLV操作中的哪一个。如果操作是读取TLV记录，则处理器进入设置指针步骤404并将指针设置为指向闪存中第N个TLV记录的位置的(该位置存储在TLV描述符表中的RAM 104中)。然后，处理器将在读取TLV步骤406处，从闪存中读取TLV记录；在解密步骤408中解密加密字段，并结束流程。
如果在步骤402中操作是使第N个TLV记录无效，则处理器进入设置指针步骤410并将指针设置为指向闪存中的第N个TLV记录的位置(从TLV描述符表中读取)。处理器接下来将在设置无效步骤412中对TLV记录的无效指示符进行编程以指示该记录无效，并且在修改描述符步骤414中修改描述符表以指示第N个TLV记录无效。然后处理器将结束流程。
如果在步骤402中操作是对新TLV记录的编程，则处理器进入设置指针步骤416并将指针设置到第一未编程的TLV记录的位置。处理器然后在加密步骤418中对加密字段加密，并且在设置编程步骤420中设置编程指示符以指示当前TLV记录被编程。接下来，在编程-TLV步骤422中，处理器对TLV记录进行编程，包括所有加密和明文字段。最后，在添加描述符步骤424处，处理器在TLV描述符表中添加条目，该条目包括指向新添加的TLV记录的指针，并且流程结束。
总之，本文参考图3和图4描述的方法促进基于闪存的TLV记录的安全且可靠的使用，包括维护闪存TLV记录的描述符表(图3)；以及包括TLV记录的读取、编程和失效(图4)。
应当理解，上面参考图4和图5描述的流程图300和400中所示的方法以示例的方式被引用。根据所公开技术的方法和流程图不限于上文的描述。在替代实施方式中，例如，操作的顺序可以改变，一些步骤可以并行执行并且一些步骤可以嵌入其他步骤中。在一些实施方式中，流程图的一些或所有步骤可以由闪存控制/接口108(图1)或由其他电路来执行。
在一些实施方式中，描述符表的结构可以变化。在实施方式中，不存在TLV描述符表，处理器通过对连续TLV记录的长度进行串行读取和求和来计算指向TLV记录的指针。
应当理解，上述实施方式是通过示例的方式引用的，并且本发明不限于已经在上文中具体示出和描述的内容。相反，本发明的范围包括上文描述的各种特征的组合和子组合，以及本领域技术人员在阅读前述描述后会想到的并且未在现有技术中公开的变化和修改。以引用方式并入本专利申请中的文件应被视为本申请的组成部分，除非在这些并入文件中以与本说明书中明确或隐含的定义相冲突的方式定义的任何术语，仅应考虑本说明书中的定义。
尽管这里描述的实施方式主要针对安全闪存，但是这里描述的方法和系统也可以用在其他应用中，包括(但不限于)任何其他合适类型的可编程存储器(例如，基于PROM和EFUSE的存储器)。
因此应理解，上述实施方式是作为示例引用的，并且本发明不限于上文具体示出和描述的内容。相反，本发明的范围包括上文描述的各种特征的组合和子组合，以及本领域技术人员在阅读前述描述后会想到的并且未在现有技术中公开的变化和修改。以引用方式并入本专利申请中的文件应被视为本申请的组成部分，除非在这些并入文件中以与本说明书中明确或隐含的定义相冲突的方式定义的任何术语，仅应考虑本说明书中的定义。

Claims (20)

1.一种计算设备，包括：
非易失性存储器（NVM）接口，所述NVM接口被配置为与NVM通信；和
处理器，所述处理器被配置为：
在所述NVM类型长度值（TLV）记录中存储每个TLV记录，其包括一个或多个加密字段和一个或多个非加密字段，所述非加密字段至少包括所述TLV记录的各自有效性指示符；
从所述NVM中读取包括所述加密字段和所述非加密字段的所述TLV记录；以及
通过修改存储在所述非加密字段中的所选TLV记录的所述各自有效性指示符，使所选TLV记录无效。
2.根据权利要求1所述的计算设备，其中所述处理器被配置为在不解密任何所述加密字段的情况下使所选TLV记录无效。
3.根据权利要求1所述的计算设备，其中所述NVM包括闪存。
4.根据权利要求1所述的计算设备，其中在给定的TLV记录中，所述非加密字段包括TLV已被编程的一个或多个指示，以及编程的TLV无效的一个或多个指示。
5.根据权利要求1所述的计算设备，其中对于给定的TLV记录，所述处理器被配置为仅从所述NVM中读取所述非加密字段，并且当所述非加密字段指示所述给定的TLV记录已经被无效时避免读取或解密所述加密字段。
6.根据权利要求1所述的计算设备，其中所述加密字段包括所述TLV记录的数据字段。
7.根据权利要求1所述的计算设备，其中所述加密字段包括所述TLV记录的类型字段。
8.根据权利要求1所述的计算设备，其中所述非加密字段包括所述TLV记录的长度字段。
9.根据权利要求1所述的计算设备，其中所述处理器被配置为对存储在所述NVM中的明文数据进行加密，以创建在所述加密字段中保存所述加密明文数据的一个或多个TLV记录，以及在所述NVM中存储所述一个或多个TLV记录。
10.根据权利要求1所述的计算设备，其中所述处理器被配置为从所述NVM中读取一个或多个TLV记录，并且通过解密所述加密字段中的至少一些来从所述一个或多个TLV记录中提取明文数据。
11.一种方法，包括：
在非易失性存储器（NVM）中存储类型长度值（TLV）记录，每个TLV记录包括一个或多个加密字段和一个或多个非加密字段，所述非加密字段至少包括所述TLV记录的各自有效性指示符；
从所述NVM中读取包括所述加密字段和所述非加密字段的所述TLV记录；以及
通过修改存储在所述非加密字段中的所选TLV记录的所述各自有效性指示符，使所选TLV记录无效。
12.根据权利要求11所述的方法，其中在不解密任何所述加密字段的情况下使所选TLV记录无效。
13.根据权利要求11所述的方法，其中所述NVM包括闪存。
14.根据权利要求11所述的方法，其中在给定的TLV记录中，所述非加密字段包括TLV已被编程的一个或多个指示，以及编程的TLV无效的一个或多个指示。
15.根据权利要求11所述的方法，其中读取给定TLV记录包括仅从所述NVM中读取所述给定TLV记录的所述非加密字段，并且当所述非加密字段指示所述给定TLV记录已经被无效时避免读取或解密所述加密字段。
16.根据权利要求11所述的方法，其中所述加密字段包括所述TLV记录的数据字段。
17.根据权利要求11所述的方法，其中所述加密字段包括所述TLV记录的类型字段。
18.根据权利要求11所述的方法，其中所述非加密字段包括所述TLV记录的长度字段。
19.根据权利要求11所述的方法，其中存储所述TLV记录包括对存储在所述NVM中的明文数据进行加密，以创建在所述加密字段中保存所述加密明文数据的一个或多个TLV记录，以及在所述NVM中存储所述一个或多个TLV记录。
20.根据权利要求11所述的方法，其中读取所述TLV记录包括从所述NVM中读取一个或多个TLV记录，并且通过解密所述加密字段中的至少一些来从所述一个或多个TLV记录中提取明文数据。
CN202111025501.1A 2020-09-07 2021-09-02 安全闪存控制器 Pending CN114153376A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/013,693 US11681635B2 (en) 2020-09-07 2020-09-07 Secure flash controller
US17/013,693 2020-09-07

Publications (1)

Publication Number Publication Date
CN114153376A true CN114153376A (zh) 2022-03-08

Family

ID=77640629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111025501.1A Pending CN114153376A (zh) 2020-09-07 2021-09-02 安全闪存控制器

Country Status (3)

Country Link
US (1) US11681635B2 (zh)
EP (1) EP3964965B1 (zh)
CN (1) CN114153376A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8589700B2 (en) 2009-03-04 2013-11-19 Apple Inc. Data whitening for writing and reading data to and from a non-volatile memory
JP5614293B2 (ja) * 2011-01-12 2014-10-29 富士通株式会社 通信制御装置、通信システム、情報処理装置および通信制御方法
WO2014123372A1 (ko) 2013-02-07 2014-08-14 서울대학교 산학협력단 증명 가능하고 정확한 오류 복구를 위한 플래시 변환 계층 설계 프레임워크
US9274978B2 (en) * 2013-06-10 2016-03-01 Western Digital Technologies, Inc. Migration of encrypted data for data storage systems
US9621520B2 (en) * 2015-03-19 2017-04-11 Cisco Technology, Inc. Network service packet header security
US9727244B2 (en) * 2015-10-05 2017-08-08 International Business Machines Corporation Expanding effective storage capacity of a data storage system while providing support for address mapping recovery
US10263965B2 (en) * 2015-10-16 2019-04-16 Cisco Technology, Inc. Encrypted CCNx
WO2017079177A1 (en) * 2015-11-02 2017-05-11 Apple Inc. Apparatus and methods for electronic subscriber identity module (esim) installation notification
WO2018142985A1 (ja) * 2017-02-01 2018-08-09 ソニー株式会社 情報処理装置、情報記録媒体、および情報処理方法、並びにプログラム
US10341411B2 (en) * 2017-03-29 2019-07-02 Oracle International Corporation Methods, systems, and computer readable media for providing message encode/decode as a service
US10567157B2 (en) * 2018-01-31 2020-02-18 Atlassian Pty Ltd Virtual enigma cipher
US11139959B2 (en) * 2018-02-01 2021-10-05 The University Of Chicago Stream ciphers for digital storage encryption

Also Published As

Publication number Publication date
US11681635B2 (en) 2023-06-20
US20220075737A1 (en) 2022-03-10
EP3964965B1 (en) 2024-02-28
EP3964965A1 (en) 2022-03-09

Similar Documents

Publication Publication Date Title
US9467288B2 (en) Encryption key destruction for secure data erasure
JP7458763B2 (ja) 階層セキュリティを備えたフラッシュ変換層
CN105339912B (zh) 测量安全区域
US11416417B2 (en) Method and apparatus to generate zero content over garbage data when encryption parameters are changed
US20100058073A1 (en) Storage system, controller, and data protection method thereof
US20180260151A1 (en) Data Storage Device and Operating Method Therefor
US20120036369A1 (en) Memory identification code generation method, management method, controller, and storage system
US10797857B2 (en) Data interleaving scheme for an external memory of a secure microcontroller
US10664414B2 (en) Controller and advanced method for deleting data
US8983072B2 (en) Portable data carrier featuring secure data processing
US8898807B2 (en) Data protecting method, mobile communication device, and memory storage device
KR20090014828A (ko) 에러 정정 코드를 암호화하는 플래시 메모리 시스템 및플래시 메모리 시스템의 암호화 방법
JP6518798B2 (ja) 安全な集積回路状態を管理する装置およびその方法
US20190377693A1 (en) Method to generate pattern data over garbage data when encryption parameters are changed
EP3964965B1 (en) Secure flash controller
US20230274037A1 (en) Secure Flash Controller
US11709785B2 (en) Just-in-time post-processing computation capabilities for encrypted data
CN112703703B (zh) 用于存储敏感信息和其它数据的闪存设备
JP2024073603A (ja) 階層セキュリティを備えたフラッシュ変換層
CN103778073A (zh) 数据保护方法、移动通讯装置与存储器储存装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination