CN113722265A - 一种用于多cpu系统中互联通道的调试优化方法及装置 - Google Patents

一种用于多cpu系统中互联通道的调试优化方法及装置 Download PDF

Info

Publication number
CN113722265A
CN113722265A CN202110956689.5A CN202110956689A CN113722265A CN 113722265 A CN113722265 A CN 113722265A CN 202110956689 A CN202110956689 A CN 202110956689A CN 113722265 A CN113722265 A CN 113722265A
Authority
CN
China
Prior art keywords
value
equalizer
initial value
interconnection
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110956689.5A
Other languages
English (en)
Other versions
CN113722265B (zh
Inventor
刘磊
陈才
许全甫
刘付东
杨有桂
范里政
章友超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phytium Technology Co Ltd
Original Assignee
Phytium Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phytium Technology Co Ltd filed Critical Phytium Technology Co Ltd
Priority to CN202110956689.5A priority Critical patent/CN113722265B/zh
Publication of CN113722265A publication Critical patent/CN113722265A/zh
Application granted granted Critical
Publication of CN113722265B publication Critical patent/CN113722265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种用于多CPU系统中互联通道的调试优化方法及装置，该方法步骤包括：S1.将各CPU系统间的互联通道进行初始化后，确定互联通道的均衡器值的初始值；S2.从均衡器值的初始值开始遍历，按照预设的调整步长调整均衡器值，并根据调整后互联通道的性能状态缩短调整步长，直至互联通道的性能状态满足预设要求，得到最终优化后的均衡器值。本发明能够实现多CPU系统中互联通道的自动化调试优化，且具有实现成本低、调试优化精度以及执行效率高且安全可靠等优点。

Description

一种用于多CPU系统中互联通道的调试优化方法及装置
技术领域
本发明涉及多CPU系统调试技术领域，尤其涉及一种用于多CPU系统中互联通道的调试优化方法及装置。
背景技术
在目标板卡设计或使用过程中，通常需要模拟评估目标板卡的阻抗状态，以仿真其高速信号下的工作状态，而在模拟评估实际中输入的参数往往没有太大的余量，会和实际目标板卡存在比较大的差距，因而需要对目标板卡进行不断的实测调试来确认是否满足要求。
在多CPU系统中，如腾云S2500多路系统芯片，是通过互联通道(FIT)实现多个CPU系统之间的数据交互，即如果产生跨路访问，数据需要通过FIT来交互，而FIT链路上的数据在交互软件上是无法感知的，需要由CPU自主完成，因而FIT链路不稳定会影响整个系统的性能，因而对互联通道FIT进行调试优化对于多CPU系统至关重要。
针对于目标板卡的调试，目前通常是采用针对于单CPU系统的单路调试方法，单路调试方法的流程大致为：
1、上电基本检查
检查基本的时钟、电源芯片等的配置文件是否正确。
2、内存调试
调试单板要求内存满配，通常依据内存的频率信息等对内存进行调试，以验证内存是否能够稳定运行。
3、PCIe外设检查
PCIe外设调试主要有两部分的工作，设备枚举信息确认与确认设备是否可用，设备枚举信息确认包括PCIe速率和位宽、PCIe枚举设备的确认等，确认设备是否可用则根据设备特性来确认，比如网卡可以通过ping包的形式，SSD可以通过读写的方式等。
4、其他接口检查
主要包括LPC通道测试、I2C通道调试等。
5、单路OS指导
在上述内存的测试与PCIe中需要用到OS，需要确认每次OS是否能够正常启动并且是否能够正常进行登录。
上述单路调试方法，仅能够简单的确认出单路CPU系统中内存、PCIe外设、接口等的基础检查。而互联通道由于需要执行CPU间的数据交互，使用上述针对单路CPU系统的调试方法，就无法实现互联通道的调试，无法测试出互联通道FIT的链路性能状态。
互联通道FIT调试优化的关键在于EQ(Equalizer，均衡器)值，通过调整FIT均衡器TX FFE的EQ值，可以增强高频信号的幅度，从而规避硬件信号质量问题。目前通常都是通过对互联通道FIT进行训练(training)来直接查找最佳的EQ值，但实际上经过训练所得到的该EQ值仍然可能不符合设计要求，如单板FIT信号指标(回损、插损)不满足设计要求，还需要进一步进行调整。针对最优EQ值的确定，即EQ值的调优，目前通常即是采用在测试链路中直接采用固定步长进行EQ值变量扫描方式来实现，如专利申请CN110377971A所公开的一种芯片驱动EQ值最优值确定方法，但是该类调优方式需要往返多次修改参数并确认，效率较低且耗时长。
综上，传统的单路系统调试方法不适用于多CPU系统互联通道FIT的调试，同时传统的EQ调优方式执行效率低、耗时长，无法满足调试的实时性要求，因此，亟需提供一种适用于多CPU系统互联通道的调试优化方法，以提高调试优化的效果以及效率。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种实现成本低、调试优化精度以及执行效率高、安全可靠的用于多CPU系统中互联通道的调试优化方法及装置。
为解决上述技术问题，本发明提出的技术方案为：
一种用于多CPU系统中互联通道的调试优化方法，步骤包括：
S1.将各CPU系统间的互联通道进行初始化后，确定所述互联通道的均衡器值(EQ)的初始值；
S2.从所述均衡器值的初始值开始遍历，按照预设的调整步长调整所述均衡器值，并根据调整后所述互联通道的性能状态缩短所述调整步长，直至所述互联通道的性能状态满足预设要求，得到最终优化后的均衡器值。
进一步的，所述步骤S1中，通过训练得到所述均衡器值的初始值，并在训练过程中对所述互联通道进行同步控制。
进一步的，所述同步控制使用基于GPIO接口的GPIO同步机制。
进一步的，所述步骤S2包括：
S201.获取所述均衡器值的初始值；
S202.从当前的所述均衡器值的初始值开始遍历，每次按照预设的调整步长调整所述均衡器值，如果调整后所述互联通道的均衡器参数值超过预设范围内，转入步骤S203，当遍历达到预设遍历完成判定条件时则转入步骤S204；
S203.根据步骤S202遍历的结果，重新选取所述均衡器值的初始值，并缩短所述调整步长后重新进行遍历，直至所述互联通道的性能状态满足预设要求，得到最终优化后的均衡器值输出；
S204.根据当前遍历结果，调整所述均衡器值的初始值，返回步骤S202。
进一步的，所述步骤S203包括：
S231.根据步骤S202遍历的结果，重新选取所述均衡器值的初始值；
S232.按照步骤S231重新选取的初始值进行遍历；
S233.根据步骤S232的遍历结果判断是否需要重新选取初始值，如果是返回步骤S231，否则转入步骤S234；
S234.判断在当前均衡器值下所述互联通道的性能状态，如果不满足预设要求，则缩短所述调整步长，返回步骤S232；如果满足则根据当前得到的所述均衡器值下所述互联通道的性能状态，确定出最终优化后的均衡器值。
进一步的，所述步骤S204包括：
S241.判断步骤S202在遍历的各个方向遍历后是否有使得所述互联通道的性能状态满足预设要求的均衡器值，如果都没有转入步骤S242，否则返回步骤S202；
S242.增加所述均衡器值的初始值，返回步骤S202。
进一步的，所述步骤S2中，通过增加所述均衡器值的初始值偏移量offset，以缩短所述调整步长。
进一步的，所述步骤S2中，当所述互联通道的性能状态满足预设要求时，获取在当前均衡参数下对所述互联通道的性能状态的测试结果，根据测试结果确定最终的最终优化后的均衡器值。
一种用于多CPU系统中互联通道的调试优化装置，包括：
初始值确定模块，用于将各CPU系统间的互联通道进行初始化后，确定所述互联通道的均衡器值的初始值；
调优模块，用于从所述均衡器值的初始值开始遍历，按照预设的调整步长调整所述均衡器值，并根据调整后所述互联通道的性能状态缩短所述调整步长，直至所述互联通道的性能状态满足预设要求，得到最终优化后的均衡器值。
一种计算机装置，包括处理器以及存储器，所述存储器用于存储计算机程序，所述处理器用于执行所述计算机程序，所述处理器用于执行所述计算机程序以执行如上述方法。
与现有技术相比，本发明的优点在于：
1、本发明考虑多CPU系统中互联通道FIT的特性，对互联通道采用EQ值调优的方式实现调试优化，同时在调优过程中采用变步长方式，通过先粗调、再细调的方式实现EQ值遍历，相比于传统EQ值调优方式，可以大大提高EQ值调优的效率，减少所需的调试时间，且整个遍历无需人工干预，可以实现调试优化的自动化，从而使得能够匹配多CPU系统中互联通道FIT的特性实现快速、高效的调试优化。
2、本发明在EQ值调优过程中，通过先按照预设的调整步长进行粗粒度调节，快速初步定位出最优EQ值可能存在的目标区域，如果调整后互联通道的均衡器参数值超过预设范围，进一步依据各个方向遍历的结果，通过重新选取均衡器值的初始值以及缩短调整步长来进行遍历，实现细粒度的调整，当遍历完成时均衡器参数值均在预设范围内，依据各方向的命中结果重新调整均衡器值的初始值以减少调整步，可以综合粗、细粒度的循环调节实现快速、精准的EQ值调优，有效提高EQ值调优的效率。
附图说明
图1是本实施例用于多CPU系统中互联通道的调试优化方法的实现流程示意图。
图2是本实施例采用的GPIO同步机制中GPIO波形示意图。
图3是本发明在具体应用实施例中实现多CPU系统中互联通道调试优化的详细步骤示意图。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。
如图1所示，本实施例用于多CPU系统中互联通道的调试优化方法的步骤包括：
S1.将各CPU系统间的互联通道进行初始化后，确定互联通道的均衡器(EQ)值的初始值；
S2.从均衡器值的初始值开始遍历，按照预设的调整步长调整均衡器值，并根据调整后互联通道的性能状态缩短调整步长，直至互联通道的性能状态满足预设要求，得到最终优化后的均衡器值。
本实施例考虑多CPU系统中互联通道FIT的特性，对互联通道采用EQ值调优的方式实现调试优化，同时在调优过程中采用变步长方式，通过先粗调、再细调的方式实现EQ值遍历，相比于传统EQ值调优方式，可以大大提高EQ值调优的效率，减少所需的调试时间，且整个遍历无需人工干预，可以实现调试优化的自动化，从而使得能够匹配多CPU系统中互联通道FIT的特性实现快速、高效的调试优化。
上述EQ值具体包括Main(均衡值)、pre-emphsis(预加重)和post-emphasis(去加重)等均衡器相关参数值，具体可以根据实际需求配置。通过调整Main(均衡值)、pre-emphsis(预加重)和post-emphasis(去加重)等参数，可以变相压低低频信号的幅度，实现增强高频信号的幅度，从而规避硬件信号质量问题。
本实施例步骤S1中，具体通过训练得到均衡器值的初始值，并在训练过程中对互联通道进行同步控制。互联通路FIT初始化后，先通过FITtraining IP模块自动训练可以获取最佳的参数值，基于该训练得到的最佳参数值来确定EQ值的初始值。具体在确定初始值时，可以是直接将训练得到的最佳参数值来作为初始值，也可以在最佳参数值的基础上加入一定的裕值或者按照预设比例等方式来确定初始值，以使得设置的初始值留有一定的裕度或满足指定要求。同时为了保障互联通道FIT的training时间足够长，本实施例进一步在训练过程中对互联通道进行了同步控制，通过同步控制确保两端CPU的互联通道FIT同步开始，可以保障多路CPU间计时器的同步运行，以及FIT Training步骤的同步运行，避免因没有同步造成的FIT training失败和系统运行时的不稳定现象。
本实施例上述同步控制具体使用基于GPIO接口的GPIO同步机制，即将各CPU的GPIO接口作为同步信号接收接口实现各CPU同步控制。GPIO波形具体如图2所示，各CPU根据GPIO接口接收到的时钟同步信号统一开始进行时间同步，时间同步完成后再同步启动training。通过GPIO同步到达各CPU，通知CPU同时开始计时器的运行和FIT training步骤，可以保障FIT training能够运行尽可能最长的时间，避免出现FIT training失败和系统运行时的不稳定现象。在具体应用实施例中，GPIO同步机制可以基于CPLD的配合实现，CPLD具体可采用现有技术中CPLD源码，也可以采用对GPIO的波形进行测量实现。
本实施例在同步控制后，进一步还包括基于硬件的排查步骤，主要排查与互联通道FIT相关的硬件的状态，如时钟、VP电源指标是否满足预设要求。排查完成后再启动后续调优步骤S2，确保在硬件状态正常情况下启动调优。
本实施例步骤S2的具体步骤包括：
S201.获取均衡器值的初始值；
S202.粗调：从当前的均衡器值的初始值开始遍历，每次按照预设的调整步长调整均衡器值，如果调整后互联通道的均衡器参数值超过预设范围内，转入步骤S203，当遍历达到预设遍历完成判定条件时则转入步骤S204；
S203.第一细调：根据步骤S202各个方向遍历的结果，重新选取均衡器值的初始值，并缩短调整步长后进行遍历，直至互联通道的性能状态满足预设要求，得到最终优化后的均衡器值输出；
S204.第二细调：根据当前遍历结果，调整均衡器值的初始值以缩短步长，返回步骤S202。
本实施例在EQ值调优过程中，先按照预设的调整步长进行粗粒度调节，粗粒度调节时可以设置较大的步长，通过粗粒度调节来快速初步定位出最优EQ值可能存在的目标区域，如果调整后互联通道的均衡器参数值超过预设范围，则表明已查找到目标区域，进一步依据各个方向遍历的结果，通过重新选取均衡器值的初始值以及缩短调整步长来进行遍历，实现细粒度的调整，使得可以在目标区域内可以精准的查找出符合性能要求的最优EQ值，当遍历达到预设遍历完成判定条件时，均衡器参数值均在预设范围内，则表明当前初值设置过小，则需要依据各方向的命中结果重新调整均衡器值的初始值以减少调整步长，通过上述步骤可以综合粗、细粒度的循环调节实现快速、精准的EQ值调优。
上述步骤S202中均衡器参数值具体为方向权值，即为各个遍历方向的权重值。具体可以pre-emphsis(预加重)或post-emphasis(去加重)等均衡器值的中心值为X/Y坐标的原点，根据在各个遍历方向(如上/下/左/右/左上/右上/左上/右下等八个方向)上出现错误的EQ值数量设置各方向的方向权重值。在各个遍历方向上遍历时，根据各个遍历方向上方向权重值大小确定是否完全遍历，如果某个遍历方向的方向权重值超过预设取值范围，则表明已完成该遍历方向的遍历。
上述预设遍历完成判定条件时具体可以为达到预设遍历次数，或者均衡器值达到最大允许阈值，即将超过允许范围，也可以根据实际需求配置其他类型的遍历完成判定条件。
本实施例中，步骤S202的具体步骤包括：
S221.在当前的均衡器值的初始值的基础上，增加或减少(+/-)调整值X；
S222.判断调整后互联通道的均衡器参数值是否在预设范围内，如果是，获取对互联通道的性能状态的测试结果，在调整值X的基础上增加预设调整步长(如1等预设值)并返回步骤S221，当遍历达到预设遍历完成判定条件时则转入步骤S204，如果不在预设范围内转入步骤S203。
上述步骤S221中具体是增加还是减少根据所设定的初始值确定，如若采用较小的初始值，则按照增加调整的方式，逐步增加均衡器值；若采用较大的初始值，则按照减小调整的方式，逐步减小均衡器值。
本实施例中，步骤S203的具体步骤包括：
S231.根据步骤S202在各个遍历方向(上/下/左/右/左上/右上/左上/右下等八个方向)上遍历的结果，重新选取均衡器值的初始值；
S232.按照步骤S231重新选取的初始值进行遍历；
S233.根据步骤S232的遍历结果判断是否需要重新选取初始值，如果是返回步骤S231，否则转入步骤S234；
S234.判断在当前均衡器值下互联通道的性能状态，如果不满足预设要求，则缩短调整步长，返回步骤S232；如果满足则根据当前得到的均衡器值下互联通道的性能状态，确定出最终优化后的均衡器值。
上述步骤S232中具体按照重新选取的初始值进行矩形遍历，即以重新选取的初始值为起点，在一定矩形范围内增加均衡器值(pre和post值)，并进行互联通道的性能状态的测试(如误码测试)，获取得到不同均衡器值下互联通道的性能状态的测试结果。
本实施例在细调过程中，通过结合各个方向的遍历结果来重新选取合适的初始值，进一步通过缩短步长以实现细粒度的调整，可以进一步提高EQ值调优的精度以及可靠性。
在具体应用实施例中，步骤S202细调时，先在当前均衡值下遍历各个遍历方向，获取各个遍历方向的遍历结果，根据各个遍历方向的遍历结果来重新选取初始值，以使得选取出更为合适的初始值，在重新选取的初始值的基础上，再通过增加初始值偏移量offset来缩短步长，偏移量offset具体为当前次设置的值相对初值的基础上添加或减少的偏移量，以实现细粒度的调整。
本实施例中，步骤S204的具体步骤包括：
S241.判断步骤S202的遍历结果中是否有使得互联通道的性能状态满足预设要求的均衡器值，如果都没有转入步骤S242，否则返回步骤S202；
S242.增加均衡器值的初始值偏移量offset以缩短调整步长，返回步骤S202。
如果当前初值下遍历完成，进一步依据各方向遍历的命中结果来调整步长，如果遍历过程中在某个遍历方向上有使得互联通道的性能状态满足预设要求的均衡器值，则表明有方向上存在命中结果，如果在各个遍历方向上均没有使得互联通道的性能状态满足预设要求的均衡器值，则表明各方向上均不存在命中结果。上述步骤S241中，具体如果各方向遍历后均没有命中，表明当前初值设置过小，通过增加初始值offset以缩短步长，如果有方向遍历后命中，则继续执行粗粒度调节以确定出细调的目标范围。
本实施例步骤S2中，当互联通道的性能状态满足预设要求时，获取在当前均衡参数下对互联通道的性能状态的测试结果，根据测试结果确定最终的最终优化后的均衡器值。具体可对互联通道执行误码测试，以测试互联通道的误码率，根据误码率的测试结果判断是否满足误码要求，确定互联通道的性能状态。可以理解的是，还可以根据实际需求采用测试其他的性能状态参数。
在具体应用实施例中，上述EQ值调优过程中，先选取EQ遍历范围，根据遍历范围按照上述步骤执行粗调、细调的调优模式，以自动化完成多路CPU FIT均衡器的EQ值的输入，同时根据调优模式自动化完成互联通道FIT的误码测试，记录是否满足误码要求的结果，从测试结果中选取通过误码测试区域的中心值，作为最终的EQ值，基于该EQ值不仅能够达到最优的性能，而且还能够保证留出足够的裕度，可以抵消一部分因温度变化造成的信号质量影响。
在具体应用实施例中，由均衡值main设置初始值，遍历时调节预加重参数值pre和去加重参数值post，如图3所示，采用本实施例上述方法实现多CPU熊互联通道调试优化的详细流程为：
步骤1.FIT均衡值main初始值取中心值，即pre和post的中间值；
步骤2.在初始值的基础上，预加重参数值pre和去加重参数值post增大或减少(+/-)调整值X；
步骤3.判断当前遍历方向的方向权值是否超过预设阈值或预设阈值范围，如果是转入步骤4；否则转入步骤6；
步骤4.判断是否完成各个遍历方向上遍历，如果是执行步骤5；否则返回步骤2以遍历其余方向；
步骤5.细调节：
步骤5.1判断是否完成各个方向上遍历，如果是，获取各个方向遍历的结果，转入步骤5.2；
步骤5.2根据获取的各个方向遍历的结果选取初始值；
步骤5.3在当前初始值的基础上，预加重参数值pre和去加重参数值post进行矩形遍历；
步骤5.4获取当前均衡值状态下互联通道的误码率，得到当前pre和post下是否合格的结果；
步骤5.5重启设备进行下一次的EQ值设定和误码测试后，判断是否遍历完，如果是转步骤5.6；否则返回步骤5.2；
步骤5.6判断是否需要更换初值，如果是返回步骤5.2，如果为否转入步骤5.7；
步骤5.7判断是否需要缩短步长，如果是转入步骤5.8；如果为否转入步骤5.9；
步骤5.8.增加初值offset以缩短步长，返回步骤5.3；
步骤5.9根据互联状态的性能状态的测试结果挑选出中间值，设置为最终的EQ值；
步骤5.10增长测试时间，进行鲁棒性测试并判断是否通过，如果是返回步骤5.9，否则结束当前调优。
步骤6.写入FIT均衡值参数，判断当前均衡值状态下互联通路的测试误码率，得到当前pre和post下是否合格的结果；
步骤7：
步骤7.1判断+/-X是否遍历完，具体为判断各方向上的EQ值是否已经到最大允许范围，即是否达到允许取值范围的边缘，如果是转入步骤7.2，否则转入步骤7.4；
步骤7.2判断各方向上是否命中，即是否有使得互联通道的性能状态满足预设要求的均衡器值，如果都没有命中转步骤7.3，否则返回步骤2；
步骤7.3增加初值偏移量offset以缩短步长，返回步骤2；
步骤7.4将调整值X加预设调整步长(如1等预设值)，返回步骤2。
上述是通过先设置均衡值main的初始值，遍历时调节预加重参数值pre和去加重参数值post，根据遍历结果再调整均衡值main的初始值以缩短步长，还可以采用其他的初始值以及调节参数设置方式。
本实施例在完成调优后，还包括互联通道FIT硬件信号排查步骤，以检查FIT信号质量是否满足条件，进一步确保互联通道FIT满足预设要求。
本实施例进一步提供用于多CPU系统中互联通道的调试优化装置，包括：
初始值确定模块，用于将各CPU系统间的互联通道进行初始化后，确定互联通道的均衡器值的初始值；
调优模块，用于从均衡器值的初始值开始遍历，按照预设的调整步长调整均衡器值，并根据调整后互联通道的性能状态缩短调整步长，直至互联通道的性能状态满足预设要求，得到最终优化后的均衡器值。
本实施例中，初始值确定模块具体包括训练单元，用于通过训练得到均衡器值的初始值，以及同步控制单元，用于在训练过程中对互联通道进行同步控制。同步控制单元具体使用GPIO同步控制单元。
本实施例中，上述调优模块具体包括：
获取单元，用于获取均衡器值的初始值；
粗调单元，用于从当前的均衡器值的初始值开始遍历，每次按照预设的调整步长调整均衡器值，如果调整后互联通道的均衡器参数值超过预设范围内，转入第一细调单元，当遍历达到预设次数时则转入第二细调单元；
第一细调单元，用于根据粗调单元各个方向遍历的结果，重新选取均衡器值的初始值，并缩短调整步长后进行矩形遍历，直至互联通道的性能状态满足预设要求，得到最终优化后的均衡器值；
第二细调单元，用于根据遍历完成后各方向的命中结果，调整均衡器值的初始值以缩短步长，返回执行粗调单元。
本实施例用于多CPU系统中互联通道的调试优化装置与上述用于多CPU系统中互联通道的调试优化方法为一一对应，在此不再一一赘述。
本实施例进一步提供计算机装置，包括处理器以及存储器，存储器用于存储计算机程序，处理器用于执行计算机程序，处理器用于执行计算机程序以执行如上述方法。
上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。

Claims (10)

1.一种用于多CPU系统中互联通道的调试优化方法，其特征在于，步骤包括：
S1.将各CPU系统间的互联通道进行初始化后，确定所述互联通道的均衡器值的初始值；
S2.从所述均衡器值的初始值开始遍历，按照预设的调整步长调整所述均衡器值，并根据调整后所述互联通道的性能状态缩短所述调整步长，直至所述互联通道的性能状态满足预设要求，得到最终优化后的均衡器值。
2.根据权利要求1所述的用于多CPU系统中互联通道的调试优化方法，其特征在于：所述步骤S1中，通过训练得到所述均衡器值的初始值，并在训练过程中对所述互联通道进行同步控制。
3.根据权利要求2所述的用于多CPU系统中互联通道的调试优化方法，其特征在于：所述同步控制使用基于GPIO接口的GPIO同步机制。
4.根据权利要求1所述的用于多CPU系统中互联通道的调试优化方法，其特征在于，所述步骤S2包括：
S201.获取所述均衡器值的初始值；
S202.从当前的所述均衡器值的初始值开始遍历，每次按照预设的调整步长调整所述均衡器值，如果调整后所述互联通道的均衡器参数值超过预设范围内，转入步骤S203，当遍历达到预设遍历完成判定条件时则转入步骤S204；
S203.根据步骤S202遍历的结果，重新选取所述均衡器值的初始值，并缩短所述调整步长后进行遍历，直至所述互联通道的性能状态满足预设要求，得到最终优化后的均衡器值输出；
S204.根据当前遍历结果，调整所述均衡器值的初始值，返回步骤S202。
5.根据权利要求4所述的用于多CPU系统中互联通道的调试优化方法，其特征在于，所述步骤S203包括：
S231.根据步骤S202遍历的结果，重新选取所述均衡器值的初始值；
S232.按照步骤S231重新选取的初始值进行遍历；
S233.根据步骤S232的遍历结果判断是否需要重新选取初始值，如果是返回步骤S231，否则转入步骤S234；
S234.判断在当前均衡器值下所述互联通道的性能状态，如果不满足预设要求，则缩短所述调整步长，返回步骤S232；如果满足则根据当前得到的所述均衡器值下所述互联通道的性能状态，确定出最终优化后的均衡器值。
6.根据权利要求4所述的用于多CPU系统中互联通道的调试优化方法，其特征在于，所述步骤S204包括：
S241.判断步骤S202在遍历的各个方向遍历后是否有使得所述互联通道的性能状态满足预设要求的均衡器值，如果都没有转入步骤S242，否则返回步骤S202；
S242.增加所述均衡器值的初始值，返回步骤S202。
7.根据权利要求1～6中任意一项所述的用于多CPU系统中互联通道的调试优化方法，其特征在于，所述步骤S2中，通过增加所述均衡器值的初始值偏移量offset，以缩短所述调整步长。
8.根据权利要求1～6中任意一项所述的用于多CPU系统中互联通道的调试优化方法，其特征在于，所述步骤S2中，当所述互联通道的性能状态满足预设要求时，获取在当前均衡参数下对所述互联通道的性能状态的测试结果，根据测试结果确定最终优化后的均衡器值。
9.一种用于多CPU系统中互联通道的调试优化装置，其特征在于，包括：
初始值确定模块，用于将各CPU系统间的互联通道进行初始化后，确定所述互联通道的均衡器值的初始值；
调优模块，用于从所述均衡器值的初始值开始遍历，按照预设的调整步长调整所述均衡器值，并根据调整后所述互联通道的性能状态缩短所述调整步长，直至所述互联通道的性能状态满足预设要求，得到最终优化后的均衡器值。
10.一种计算机装置，包括处理器以及存储器，所述存储器用于存储计算机程序，所述处理器用于执行所述计算机程序，其特征在于，所述处理器用于执行所述计算机程序以执行如权利要求1～8中任意一项所述方法。
CN202110956689.5A 2021-08-19 2021-08-19 一种用于多cpu系统中互联通道的调试优化方法及装置 Active CN113722265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110956689.5A CN113722265B (zh) 2021-08-19 2021-08-19 一种用于多cpu系统中互联通道的调试优化方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110956689.5A CN113722265B (zh) 2021-08-19 2021-08-19 一种用于多cpu系统中互联通道的调试优化方法及装置

Publications (2)

Publication Number Publication Date
CN113722265A true CN113722265A (zh) 2021-11-30
CN113722265B CN113722265B (zh) 2024-07-05

Family

ID=78676934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110956689.5A Active CN113722265B (zh) 2021-08-19 2021-08-19 一种用于多cpu系统中互联通道的调试优化方法及装置

Country Status (1)

Country Link
CN (1) CN113722265B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114416636A (zh) * 2021-12-17 2022-04-29 飞腾信息技术有限公司 一种pcie设备链路速率匹配方法、片上系统和计算机设备

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100046598A1 (en) * 2008-08-19 2010-02-25 Lsi Corporation Adaptation Of A Linear Equalizer Using A Virtual Decision Feedback Equalizer (VDFE)
CN103109507A (zh) * 2010-09-24 2013-05-15 英特尔公司 使通信链路适配平台上的链路状况的方法和系统
US20140092952A1 (en) * 2012-09-29 2014-04-03 Manuel A. Aguilar-Arreola Equalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects
CN104050122A (zh) * 2013-03-15 2014-09-17 英特尔公司 自适应反向信道均衡
CN104410452A (zh) * 2014-10-29 2015-03-11 国家电网公司 一种长距离相干光通信系统传输性能优化方法
CN104580040A (zh) * 2013-10-18 2015-04-29 阿尔特拉公司 用于接收器均衡适配的系统和方法
US20160352540A1 (en) * 2015-05-28 2016-12-01 Multiphy Ltd. Steepest descent ffe computation and tracking
CN106681877A (zh) * 2015-11-11 2017-05-17 扬智科技股份有限公司 芯片调试系统及方法与系统芯片
CN107153553A (zh) * 2017-06-09 2017-09-12 郑州云海信息技术有限公司 基于CScripts进行Purley平台CPU端PCIe Tx Eq调整的方法
CN111314252A (zh) * 2019-12-02 2020-06-19 深圳清华大学研究院 一种用于高速串口收发机的自适应均衡方法及系统
CN111858458A (zh) * 2020-06-19 2020-10-30 苏州浪潮智能科技有限公司 一种互联通道的调整方法、装置、系统、设备和介质
CN112416685A (zh) * 2020-12-03 2021-02-26 海光信息技术股份有限公司 Cpu互连总线测试夹具、系统以及均衡调优方法
CN112714084A (zh) * 2019-10-24 2021-04-27 上海诺基亚贝尔股份有限公司 用于光通信的设备、方法和计算机可读存储介质
CN112737713A (zh) * 2020-12-30 2021-04-30 海光信息技术股份有限公司 PCIe链路均衡系数自动调节方法及装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100046598A1 (en) * 2008-08-19 2010-02-25 Lsi Corporation Adaptation Of A Linear Equalizer Using A Virtual Decision Feedback Equalizer (VDFE)
CN103109507A (zh) * 2010-09-24 2013-05-15 英特尔公司 使通信链路适配平台上的链路状况的方法和系统
US20140092952A1 (en) * 2012-09-29 2014-04-03 Manuel A. Aguilar-Arreola Equalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects
CN104050122A (zh) * 2013-03-15 2014-09-17 英特尔公司 自适应反向信道均衡
CN104580040A (zh) * 2013-10-18 2015-04-29 阿尔特拉公司 用于接收器均衡适配的系统和方法
CN104410452A (zh) * 2014-10-29 2015-03-11 国家电网公司 一种长距离相干光通信系统传输性能优化方法
US20160352540A1 (en) * 2015-05-28 2016-12-01 Multiphy Ltd. Steepest descent ffe computation and tracking
CN106681877A (zh) * 2015-11-11 2017-05-17 扬智科技股份有限公司 芯片调试系统及方法与系统芯片
CN107153553A (zh) * 2017-06-09 2017-09-12 郑州云海信息技术有限公司 基于CScripts进行Purley平台CPU端PCIe Tx Eq调整的方法
CN112714084A (zh) * 2019-10-24 2021-04-27 上海诺基亚贝尔股份有限公司 用于光通信的设备、方法和计算机可读存储介质
CN111314252A (zh) * 2019-12-02 2020-06-19 深圳清华大学研究院 一种用于高速串口收发机的自适应均衡方法及系统
CN111858458A (zh) * 2020-06-19 2020-10-30 苏州浪潮智能科技有限公司 一种互联通道的调整方法、装置、系统、设备和介质
CN112416685A (zh) * 2020-12-03 2021-02-26 海光信息技术股份有限公司 Cpu互连总线测试夹具、系统以及均衡调优方法
CN112737713A (zh) * 2020-12-30 2021-04-30 海光信息技术股份有限公司 PCIe链路均衡系数自动调节方法及装置

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
CHRISTIAN JOHANSSON: "Investigation of a high-speed interconnect", 《2020 IEEE 8TH ELECTRONICS SYSTEM-INTEGRATION TECHNOLOGY CONFERENCE (ESTC)》 *
PO-WEI CHIU ET AL.: "A 65-nm 10-Gb/s 10-mm On-Chip Serial Link Featuring a Digital-Intensive Time-Based Decision Feedback Equalizer", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》, vol. 53, no. 4, 6 December 2017 (2017-12-06) *
崔恩龙: "40Gbps高速串行接口控制器自适应均衡部件的设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 2017 *
巴洒: "串行链路中高速信号仿真技术研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 2021, 15 July 2021 (2021-07-15) *
荆昊: "面向高性能处理器的高速数字电路信号完整性验证及优化", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 2017, 15 March 2017 (2017-03-15) *
赵国荣: "高速并行链路中均衡技术的研究和设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 2020 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114416636A (zh) * 2021-12-17 2022-04-29 飞腾信息技术有限公司 一种pcie设备链路速率匹配方法、片上系统和计算机设备

Also Published As

Publication number Publication date
CN113722265B (zh) 2024-07-05

Similar Documents

Publication Publication Date Title
KR101149270B1 (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
KR20010104363A (ko) 예상 응답을 생성하는 주지의 양호한 디바이스를 이용한집적 회로 디바이스의 효율적인 병렬 테스트
US9459982B2 (en) Bus interface optimization by selecting bit-lanes having best performance margins
CN103377105A (zh) 一种串行总线测试方法
CN111008102B (zh) Fpga加速卡高速接口si测试控制装置、系统及方法
CN103376340A (zh) 一种转接板、多平台串行测试系统及方法
CN102053898A (zh) 针对主机pcie插槽上总线接口的测试方法及其读写测试方法
CN102737727B (zh) 双倍速率同步动态随机存储器稳定性测试的方法及系统
CN113722265A (zh) 一种用于多cpu系统中互联通道的调试优化方法及装置
CN112286750A (zh) 一种gpio验证方法、装置、电子设备和介质
CN115600532A (zh) IP核outstanding能力检查方法及装置
CN115878540A (zh) 一种PCIe器件链路训练管理方法、管理装置及服务器
CN117234831B (zh) 一种基于多核cpu的芯片功能测试方法及系统
CN114116337A (zh) 基于pcie链路配置的硬盘测试方法、系统、终端及存储介质
CN112462245B (zh) 边界扫描互联线路的生成方法与装置
CN111459730A (zh) 一种Whitley平台下PCH端参数的调整方法及系统
CN100511172C (zh) 一种板间透传总线的测试装置及方法
CN116414762A (zh) 一种PCIe链路控制方法、控制装置、设备及介质
CN113177388B (zh) 用于ip核测试与验证的装置、系统及方法
CN113409873B (zh) 擦写干扰测试系统、方法以及执行装置
CN115470125A (zh) 基于日志文件的调试方法、设备以及存储介质
CN113160875B (zh) 芯片测试系统和测试方法
CN108664424B (zh) 一种确定最优延时的方法及设备
CN213750205U (zh) 传输速率测试装置
CN117637012B (zh) 一种存储芯片的检测系统及检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant