CN115600532A - IP核outstanding能力检查方法及装置 - Google Patents

Abstract

本发明公开了IP核outstanding能力检查方法及装置，涉及芯片系统仿真测试技术领域。该方法包括步骤：获取各IP核outstanding能力设计值，基于预设数据格式生成包含有所有IP核的outstanding能力设计值的数据文件；在仿真过程中通过各IP核配置的栈存储IP核outstanding计数的最大值；仿真结束时对每个IP核栈的栈顶进行peek操作以返回栈顶数值，得到outstanding能力仿真值；将各IP核outstanding能力仿真值和设计值进行比对以检查是否达到预设要求。本发明实现了IP核outstanding能力的自动检查，检查效率高，可靠性好，且易于实现，适用性广。

Description

IP核outstanding能力检查方法及装置

技术领域

本发明涉及芯片系统仿真测试技术领域，尤其涉及一种IP核outstanding能力检查方法及装置。

背景技术

在IC(集成电路）设计领域，主流芯片设计越来越倾向于使用可复用IP（Intellectual Property，或称IP核）的SoC（System-on-Chip，系统芯片，也称片上系统）设计。在基于IP复用的SOC设计中，片上总线设计是最为关键的问题。其中，AXI（AdvancedExtensible Interface）总线是ARM公司推出的高性能系统总线，具备较高的传输效率和良好的可移植性。AXI总线协议中包括5个独立的传输通道，分别是读地址通道(AR)，读数据通道(R)，写地址通道(AW)，写数据通道(W) 和写反馈通道(B)，其中，读、写命令的发送分别是通过读、写地址通道发出，读、写数据也分别通过读、写数据通道传输。每个通道都有一套valid和ready的双向握手机制——即每个通道都有对应的valid和ready信号。其中，valid表示发送的请求或者响应是否有效，ready表示是否准备好接受请求或者响应；当valid和ready信号存在同时为高的时刻，握手即视为成功；数据data使用valid信号作为有效性指示，ready信号表征下一级是否准备好。其中AR、AW和W通道主数据流方向是从Master（主机）设备端到Slave（从机）设备端，R和B通道主数据流方向是从Slave（从机）设备端到Master（主机）设备端。目前，AXI总线协议被广泛用作基于ARM高性能处理器的SoC芯片的总线系统，可以满足高性能、高复杂度的SoC芯片设计的需求。

AXI协议支持outstanding传输机制（outstanding 传输机制通常也被称为超前传输机制）。outstanding表示在途，利用outstanding传输机制，AXI总线设备在当前传输事务完成前，就可以开始下一个传输事务，以此可以有效提高传输效率。基于ARM高性能处理器的SoC芯片在中使用AXI协议进行模块之间的相互通信时，AXI outstanding能力（也称超前传输能力或超前传输深度）是一个重要性能指标，outstanding能力的数值越高，表示数据处理能力越强。其中，在分析AXI outstanding能力时，主要是分析AXI主机（Master）的outstanding能力，作为举例，比如令AXI主机的Outstanding能力为N，表示AXI主机在没有收到回应（Response）时可以持续发起N个传输事务（transaction）；如果主机当前未处理完的读/写事务（R/W transaction）数量达到N，则不再发起新事务，当其中一个事务完成后，则主机可以继续发起一个新事务。

在SOC 芯片设计中，基于ARM 高性能处理器的 IP核都需要设计outstanding能力，作为举例而非限制，比如某个IP核的outstanding能力设计为16，则表示这个IP 核最多支持发16个地址而不用等待响应之后再发下一笔数据（传输请求）。在进行IP核的性能仿真验证时，检查IP核的outstanding能力是否达到设计标准是一个必须且重要的步骤。目前，业界通常是由仿真验证工程师分析波形图（仿真验证工具提供波形图以便在传输事务级别查看信号）来检查IP核的outstanding能力。具体的，是通过分析读/写事务的valid-ready信号握手情况（在波形图上显示为各传输通道上valid和ready信号的拉高变化，valid和ready信号同时为高时表示数据传输发生）来统计outstanding数。上述方法存在如下缺陷：1）波形图为图形化信息，工程师在分析图形化信息时需要将图形转换为具体的信号逻辑和信号值，且需要定位和比对多个传输通道的valid和ready信号，消耗了工程师极大的时间和精力。2）针对各个IP核，在根据valid和ready信号的对应情况确定各个IP核的outstanding能力后，通常还需要人工将仿真得到的outstanding能力值与各个IP核的outstanding能力设计值进行比对，从而验证各IP核的outstanding能力是否达标，上述验证方法的自动化程度较低。尤其的，随芯片规模的增加，芯片中集成的IP核模块也越来越多，各IP核的outstanding能力的检查造成了仿真时间、人力资源和计算资源的极大浪费，在一定程度上影响了整个开发周期。同时，依赖于人工检查和比对也会影响检查结果的稳定性和可靠性。

综上所述，如何提供一种检查效率更高、可靠性好、易于实现且适用性广的IP核outstanding能力的验证方案，是当前亟需解决的技术问题。

发明内容

本发明的目的在于：克服现有技术的不足，提供了一种IP核outstanding能力检查方法及装置。本发明提供的IP核outstanding能力检查方法，通过针对每个IP核配置存储outstanding 计数的栈，能够在仿真过程中自动检查各IP核的outstanding数量并获得IP核实际的outstanding 能力，然后将实际的outstanding 能力与各IP核的outstanding 能力设计值进行比对以验证IP核的outstanding 能力是否达标，检查过程不依赖人工检查和比对，检查效率高，可靠性好，且易于实现，适用性广。

为实现上述目标，本发明提供了如下技术方案：

一种IP核outstanding能力检查方法，包括如下步骤：

获取芯片系统中的各IP核的outstanding 能力设计值，基于预设数据格式生成包含有所有IP核的outstanding 能力设计值的数据文件；以及，针对每个IP核配置一个栈，所述栈用于在仿真过程中存储对应IP核的outstanding 计数trans_num的最大值；其中，所述outstanding 计数trans_num为任意时刻写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的和，所述写outstanding 计数w_trans_num为IP核发送的当前处于outstanding中的写事务数量，所述读outstanding 计数r_trans_num为IP核发送的当前处于outstanding中的读事务数量，所述outstanding 计数trans_num的值随着仿真的进行发生变化；

启动前述芯片系统的仿真后，在仿真过程中通过各IP核的栈存储对应IP核的outstanding 计数trans_num的最大值；以及，监测到仿真结束时，对每个IP核对应的栈的栈顶进行peek 操作以返回栈顶数值，所述栈顶数值即为该IP核的outstanding 能力仿真值；

将各IP核的 outstanding 能力仿真值和前述数据文件中对应的outstanding 能力设计值进行比对，以检查IP核的outstanding 能力是否达到预设要求。

进一步，检查IP核的outstanding 能力是否达到预设要求的步骤包括：

针对每个IP核，比较该IP核的outstanding 能力仿真值与outstanding 能力设计值的大小；

当 outstanding 能力仿真值大于等于outstanding 能力设计值时，判定IP核的outstanding 能力达到预设要求，在前述数据文件中标记通过检查；

当outstanding 能力仿真值小于outstanding 能力设计值时，判定IP核的outstanding 能力未达到预设要求，将outstanding 能力仿真值在前述数据文件中对应着outstanding 能力设计值记录。

进一步，所述数据文件为表格格式，表格的预设字段至少包括IP核名称字段、outstanding 能力设计值字段和检查结果字段；

所述检查结果字段用于在判定IP核的outstanding 能力达到预设要求时写入通过的标记，以及在判定IP核的outstanding 能力未达到预设要求时写入outstanding 能力仿真值。

进一步，通过所述栈存储对应IP核的outstanding 计数trans_num的最大值的方式为：将所述栈的压入规则配置为：每当当前的outstanding 计数 trans_num 大于当前栈顶的数值时，将当前outstanding 计数trans_num 压入栈中。

进一步， trans_num的计数方法如下:

令写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的初始值均为0；在仿真过程中监测各传输通道的valid和ready信号，当写地址通道的aw_valid信号拉高，且写反馈通道的b_valid 和 b_ready 信号没有同时拉高时，每过一个axi_clk 时钟周期将w_trans_num的值加1；当aw_valid 信号没有拉高，且b_valid 和b_ready信号同时拉高时，就将w_trans_num的值减1；当读地址通道的ar_valid信号拉高，且读数据通道没有r_resp信号返回时，每过一个axi_clk 时钟周期将r_trans_num加1；当收到一个r_resp信号返回时就将r_trans_num减1。

本发明还提供了一种IP核outstanding能力检查装置，所述装置包括初始化单元、仿真监测单元和数据比对单元；

所述初始化单元，用于获取芯片系统中的各IP核的outstanding 能力设计值，基于预设数据格式生成包含有所有IP核的outstanding 能力设计值的数据文件；以及，针对每个IP核配置一个栈，所述栈用于在仿真过程中存储对应IP核的outstanding 计数trans_num的最大值；其中，所述outstanding 计数trans_num为任意时刻写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的和，所述写outstanding 计数w_trans_num为IP核发送的当前处于outstanding中的写事务数量，所述读outstanding 计数r_trans_num为IP核发送的当前处于outstanding中的读事务数量，所述outstanding 计数trans_num的值随着仿真的进行发生变化；

所述仿真监测单元，用于在前述芯片系统的仿真过程中，通过各IP核的栈存储对应IP核的outstanding 计数trans_num的最大值；以及，监测到仿真结束时，对每个IP核对应的栈的栈顶进行peek 操作以返回栈顶数值，所述栈顶数值即为该IP核的outstanding能力仿真值；

所述数据比对单元，用于从仿真监测单元获取各IP核的 outstanding 能力仿真值后，与前述数据文件中对应的outstanding 能力设计值进行比对，以检查IP核的outstanding 能力是否达到预设要求。

进一步，所述数据比对单元被配置为：针对每个IP核，比较该IP核的outstanding能力仿真值与outstanding 能力设计值的大小；当 outstanding 能力仿真值大于等于outstanding 能力设计值时，判定IP核的outstanding 能力达到预设要求，在前述数据文件中标记通过检查；当outstanding 能力仿真值小于outstanding 能力设计值时，判定IP核的outstanding 能力未达到预设要求，将outstanding 能力仿真值在前述数据文件中对应着outstanding 能力设计值记录。

进一步，所述数据文件为表格格式，表格的预设字段至少包括IP核名称字段、outstanding 能力设计值字段和检查结果字段；

所述数据比对单元被配置为：在判定IP核的outstanding 能力达到预设要求时，在检查结果字段的对应行写入通过的标记，以及，在判定IP核的outstanding 能力未达到预设要求时，在检查结果字段的对应行写入outstanding 能力仿真值。

进一步，所述初始化单元包括栈配置子单元，通过所述栈配置子单元配置栈的压入规则，如下：每当当前的outstanding 计数 trans_num 大于当前栈顶的数值时，将当前outstanding 计数trans_num 压入栈中。

进一步，trans_num的计数方法如下：

令写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的初始值均为0；在仿真过程中监测各传输通道的valid和ready信号，当写地址通道的aw_valid信号拉高，且写反馈通道的b_valid 和 b_ready 信号没有同时拉高时，每过一个axi_clk 时钟周期将w_trans_num的值加1；当aw_valid 信号没有拉高，且b_valid 和b_ready信号同时拉高时，就将w_trans_num的值减1；当读地址通道的ar_valid信号拉高，且读数据通道没有r_resp信号返回时，每过一个axi_clk 时钟周期将r_trans_num加1；当收到一个r_resp信号返回时就将r_trans_num减1。

本发明由于采用以上技术方案，与现有技术相比，作为举例，具有以下的优点和积极效果：所述IP核outstanding能力检查方法，通过针对每个IP核配置存储outstanding 计数的栈，能够在仿真过程中自动检查各IP核的outstanding数量并获得IP核实际的outstanding 能力，然后将实际的outstanding 能力与各IP核的outstanding 能力设计值进行比对以验证IP核的outstanding 能力是否达标，检查过程不依赖人工检查和比对，检查效率高，可靠性好，且易于实现，适用性广。

附图说明

图1为本发明实施例提供的IP核outstanding能力检查方法的流程图。

图2为本发明实施例提供的记载IP核的outstanding 能力值的数据文件的数据结果示例图。

图3为本发明实施例提供的写入检查结果后的数据文件的数据结果示例图。

图4为本发明实施例提供的IP核outstanding能力检查装置的模块结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明公开的IP核outstanding能力检查方法及装置作进一步详细说明。应当注意的是，下述实施例中描述的技术特征或者技术特征的组合不应当被认为是孤立的，它们可以被相互组合从而达到更好的技术效果。在下述实施例的附图中，各附图所出现的相同标号代表相同的特征或者部件，可应用于不同实施例中。因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

需说明的是，本说明书所附图中所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定发明可实施的限定条件，任何结构的修饰、比例关系的改变或大小的调整，在不影响发明所能产生的功效及所能达成的目的下，均应落在发明所揭示的技术内容所能涵盖的范围内。本发明的优选实施方式的范围包括另外的实现，其中可以不按所述的或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

实施例

参见图1所示，为本发明提供的一种IP核outstanding能力检查方法，所述方法包括如下步骤。

S100，获取芯片系统中的各IP核的outstanding 能力设计值，基于预设数据格式生成包含有所有IP核的outstanding 能力设计值的数据文件；以及，针对每个IP核配置一个栈，所述栈用于在仿真过程中存储对应IP核的outstanding 计数trans_num的最大值。

其中，所述outstanding 计数trans_num为任意时刻写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的和，所述写outstanding 计数w_trans_num为IP核发送的当前处于outstanding中的写事务数量，所述读outstanding 计数r_trans_num为IP核发送的当前处于outstanding中的读事务数量。在仿真过程中，所述outstanding 计数trans_num的值随着仿真的进行发生变化。

S200，启动前述芯片系统的仿真后，在仿真过程中通过各IP核的栈存储对应IP核的outstanding 计数trans_num的最大值；以及，监测到仿真结束时，对每个IP核对应的栈的栈顶进行peek 操作以返回栈顶数值，所述栈顶数值即为该IP核的outstanding 能力仿真值。

S300，将各IP核的 outstanding 能力仿真值和前述数据文件中对应的outstanding 能力设计值进行比对，以检查IP核的outstanding 能力是否达到预设要求。

本实施例中，步骤S300中，检查IP核的outstanding 能力是否达到预设要求的步骤具体可以如下：针对每个IP核，比较该IP核的outstanding 能力仿真值与outstanding能力设计值的大小；当 outstanding 能力仿真值大于等于outstanding 能力设计值时，判定IP核的outstanding 能力达到预设要求，在前述数据文件中标记通过检查；当outstanding 能力仿真值小于outstanding 能力设计值时，判定IP核的outstanding 能力未达到预设要求，将outstanding 能力仿真值在前述数据文件中对应着outstanding 能力设计值记录。

在优选的实施方式中，所述数据文件优选为表格格式，比如可以采样excel表、word表等。所述表格的预设字段至少包括IP核名称字段、outstanding 能力设计值字段和检查结果字段。

所述IP核名称字段下，记载有各IP核的名称。作为举例而非限制，比如图2中的CPU、AI、PCIE等。

所述outstanding 能力设计值字段下，记载有各IP核的outstanding 能力设计值。作为举例而非限制，比如图2中CPU IP核的outstanding 能力设计值Outstandingvalue等于16，AI IP核的outstanding 能力设计值Outstanding value等于32，PCIE IP核的outstanding 能力设计值Outstanding value等于8。

所述检查结果字段下记载有检查的结果信息；在仿真前，检查结果字段下的数据为空，仿真结束后检查结果字段下写入结果数据。具体的，在判定IP核的outstanding 能力达到预设要求时，在检查结果字段下写入通过的标记——比如PASS，以及在判定IP核的outstanding 能力未达到预设要求时，在检查结果字段下写入outstanding 能力仿真值。作为举例而非限制，参见图3所示，比如CPU IP核仿真得到的实际outstanding 能力（即仿真值）为16，即该IP核的实际outstanding 能力等于outstanding 能力设计值Outstandingvalue，判定检查通过，CPU IP核对应的检查结果字段下写入“PASS”标记。再比如，AI IP核仿真得到的实际outstanding 能力（即仿真值）为29，即该IP核的实际outstanding 能力小于outstanding 能力设计值32，未达到设计的outstanding 能力，判定检查未通过，此时，在AI IP核对应的检查结果字段下写入实际的outstanding 能力值“29”。

本实施例中，通过设置栈的压入规则来实现通过所述栈存储对应IP核的outstanding 计数trans_num的最大值。具体的，所述栈的压入规则被配置为如下：每当当前的outstanding 计数 trans_num 大于当前栈顶的数值时，将当前outstanding 计数trans_num 压入栈中。

当IP核作为Master 端时，Master的写outstanding能力是指Master没有收到Slave传过来的 b_valid信号时，能够将aw_valid信号拉高多少个时钟周期；Master的读outstanding能力是指Master在没有收到r_resp 信号反馈时， master能够发出多少个ar_valid信号。此时，所述outstanding 计数 trans_num的计数方法可以如下。

令写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的初始值均为0。在仿真过程中，监测各传输通道的valid和ready信号，所述传输通道具体包括读地址通道ar，读数据通道r，写地址通道aw，写数据通道w 和写反馈通道b，每个传输通道都有一套valid和ready信号的双向握手机制，各传输通道的valid和ready信号的双向握手机制参考现有的AXI总线协议，在此不再赘述。当写地址通道的aw_valid信号拉高，且写反馈通道的b_valid 和 b_ready 信号没有同时拉高时，每过一个axi_clk 时钟周期将w_trans_num的值加1（即执行w_trans_num=w_trans_num+1）；当aw_valid 信号没有拉高，且b_valid 和b_ready信号同时拉高时，就将w_trans_num的值减1（即执行w_trans_num=w_trans_num-1）；当读地址通道的ar_valid信号拉高，且读数据通道没有r_resp信号返回时，每过一个axi_clk 时钟周期将r_trans_num加1（即执行r_trans_num=r_trans_num+1）；当收到一个r_resp信号返回时就将r_trans_num减1（即执行r_trans_num=r_trans_num-1）。

上述方案中，通过在每个IP核上配置一个栈来保存仿真过程中该IP核的outstanding 计数的最大值，仿真结束时对每一个IP核的栈顶进行peek 操作得到对应IP核的outstanding 能力仿真值，将得到的 IP核的outstanding 能力仿真值和表格文件中的outstanding value 值进行比对，当outstanding 能力仿真值大于等于 outstandingvalue 时标记为PASS，否则就将当前的outstanding 能力仿真值填写到表格文件的结果字段下 （参见图3中的result 列）。如此，当仿真结束时，达到outstanding 能力的IP核自动标示 PASS, 达不到 outstanding 能力的IP核自动标出实际的outstanding 能力值，检查过程不依赖人工检查和比对，检查效率高，可靠性好，且易于实现，适用性广。

优选的，在配置所述数据文件的数据结构时，还可以增加读事务的outstanding计数和写事务的outstanding 计数，以分别记录仿真过程中写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的值。

参见图4所示，为本发明的另一实施例，还提供了一种IP核outstanding能力检查装置。

所述装置包括初始化单元、仿真监测单元和数据比对单元。

所述初始化单元，用于获取芯片系统中的各IP核的outstanding 能力设计值，基于预设数据格式生成包含有所有IP核的outstanding 能力设计值的数据文件；以及，针对每个IP核配置一个栈，所述栈用于在仿真过程中存储对应IP核的outstanding 计数trans_num的最大值。其中，所述outstanding 计数trans_num为任意时刻写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的和，所述写outstanding 计数w_trans_num为IP核发送的当前处于outstanding中的写事务数量，所述读outstanding 计数r_trans_num为IP核发送的当前处于outstanding中的读事务数量，所述outstanding 计数trans_num的值随着仿真的进行发生变化。

所述仿真监测单元，用于在前述芯片系统的仿真过程中，通过各IP核的栈存储对应IP核的outstanding 计数trans_num的最大值；以及，监测到仿真结束时，对每个IP核对应的栈的栈顶进行peek 操作以返回栈顶数值，所述栈顶数值即为该IP核的outstanding能力仿真值。

所述数据比对单元，用于从仿真监测单元获取各IP核的 outstanding 能力仿真值后，与前述数据文件中对应的outstanding 能力设计值进行比对，以检查IP核的outstanding 能力是否达到预设要求。

具体的，所述数据比对单元被配置为：针对每个IP核，比较该IP核的outstanding能力仿真值与outstanding 能力设计值的大小；当 outstanding 能力仿真值大于等于outstanding 能力设计值时，判定IP核的outstanding 能力达到预设要求，在前述数据文件中标记通过检查；当outstanding 能力仿真值小于outstanding 能力设计值时，判定IP核的outstanding 能力未达到预设要求，将outstanding 能力仿真值在前述数据文件中对应着outstanding 能力设计值记录。

本实施例中，所述数据文件为表格格式，表格的预设字段至少包括IP核名称字段、outstanding 能力设计值字段和检查结果字段。

所述数据比对单元被配置为：在判定IP核的outstanding 能力达到预设要求时，在检查结果字段的对应行写入通过的标记；以及，在判定IP核的outstanding 能力未达到预设要求时，在检查结果字段的对应行写入outstanding 能力仿真值。

所述初始化单元包括栈配置子单元，通过所述栈配置子单元配置栈的压入规则，如下：每当当前的outstanding 计数 trans_num 大于当前栈顶的数值时，将当前outstanding 计数trans_num 压入栈中。

本实施例中，所述trans_num的计数方法具体可以如下：令写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的初始值均为0；在仿真过程中监测各传输通道的valid和ready信号，当写地址通道的aw_valid信号拉高，且写反馈通道的b_valid和 b_ready 信号没有同时拉高时，每过一个axi_clk 时钟周期将w_trans_num的值加1；当aw_valid 信号没有拉高，且b_valid 和b_ready信号同时拉高时，就将w_trans_num的值减1；当读地址通道的ar_valid信号拉高，且读数据通道没有r_resp信号返回时，每过一个axi_clk 时钟周期将r_trans_num加1；当收到一个r_resp信号返回时就将r_trans_num减1。

其它技术特征参见在前实施例的描述，在此不再赘述。

在上面的描述中，本发明的公开内容并不旨在将其自身限于这些方面。而是，在本公开内容的目标保护范围内，各组件可以以任意数目选择性地且操作性地进行合并。另外，像“包括”、“囊括”以及“具有”的术语应当默认被解释为包括性的或开放性的，而不是排他性的或封闭性，除非其被明确限定为相反的含义。所有技术、科技或其他方面的术语都符合本领域技术人员所理解的含义，除非其被限定为相反的含义。在词典里找到的公共术语应当在相关技术文档的背景下不被太理想化或太不实际地解释，除非本公开内容明确将其限定成那样。本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种IP核outstanding能力检查方法，其特征在于包括步骤：

获取芯片系统中的各IP核的outstanding 能力设计值，基于预设数据格式生成包含有所有IP核的outstanding 能力设计值的数据文件；以及，针对每个IP核配置一个栈，所述栈用于在仿真过程中存储对应IP核的outstanding 计数trans_num的最大值；其中，所述outstanding 计数trans_num为任意时刻写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的和，所述写outstanding 计数w_trans_num为IP核发送的当前处于outstanding中的写事务数量，所述读outstanding 计数r_trans_num为IP核发送的当前处于outstanding中的读事务数量，所述outstanding 计数trans_num的值随着仿真的进行发生变化；

启动前述芯片系统的仿真后，在仿真过程中通过各IP核的栈存储对应IP核的outstanding 计数trans_num的最大值；以及，监测到仿真结束时，对每个IP核对应的栈的栈顶进行peek 操作以返回栈顶数值，所述栈顶数值即为该IP核的outstanding 能力仿真值；

将各IP核的 outstanding 能力仿真值和前述数据文件中对应的outstanding 能力设计值进行比对，以检查IP核的outstanding 能力是否达到预设要求。

2.根据权利要求1所述的方法，其特征在于，检查IP核的outstanding 能力是否达到预设要求的步骤包括：

针对每个IP核，比较该IP核的outstanding 能力仿真值与outstanding 能力设计值的大小；

当 outstanding 能力仿真值大于等于outstanding 能力设计值时，判定IP核的outstanding 能力达到预设要求，在前述数据文件中标记通过检查；

当outstanding 能力仿真值小于outstanding 能力设计值时，判定IP核的outstanding 能力未达到预设要求，将outstanding 能力仿真值在前述数据文件中对应着outstanding 能力设计值记录。

3.根据权利要求2所述的方法，其特征在于：所述数据文件为表格格式，表格的预设字段至少包括IP核名称字段、outstanding 能力设计值字段和检查结果字段；

所述检查结果字段用于在判定IP核的outstanding 能力达到预设要求时写入通过的标记，以及在判定IP核的outstanding 能力未达到预设要求时写入outstanding 能力仿真值。

4.根据权利要求1所述的方法，其特征在于：通过所述栈存储对应IP核的outstanding计数trans_num的最大值的方式为，

将所述栈的压入规则配置为：每当当前的outstanding 计数 trans_num 大于当前栈顶的数值时，将当前outstanding 计数trans_num 压入栈中。

5.根据权利要求1所述的方法，其特征在于： trans_num的计数方法如下，

令写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的初始值均为0；在仿真过程中监测各传输通道的valid和ready信号，当写地址通道的aw_valid信号拉高，且写反馈通道的b_valid 和 b_ready 信号没有同时拉高时，每过一个axi_clk 时钟周期将w_trans_num的值加1；当aw_valid 信号没有拉高，且b_valid 和b_ready信号同时拉高时，就将w_trans_num的值减1；当读地址通道的ar_valid信号拉高，且读数据通道没有r_resp信号返回时，每过一个axi_clk 时钟周期将r_trans_num加1；当收到一个r_resp信号返回时就将r_trans_num减1。

6.一种IP核outstanding能力检查装置，其特征在于：包括初始化单元、仿真监测单元和数据比对单元；

所述初始化单元，用于获取芯片系统中的各IP核的outstanding 能力设计值，基于预设数据格式生成包含有所有IP核的outstanding 能力设计值的数据文件；以及，针对每个IP核配置一个栈，所述栈用于在仿真过程中存储对应IP核的outstanding 计数trans_num的最大值；其中，所述outstanding 计数trans_num为任意时刻写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的和，所述写outstanding 计数w_trans_num为IP核发送的当前处于outstanding中的写事务数量，所述读outstanding 计数r_trans_num为IP核发送的当前处于outstanding中的读事务数量，所述outstanding 计数trans_num的值随着仿真的进行发生变化；

所述仿真监测单元，用于在前述芯片系统的仿真过程中，通过各IP核的栈存储对应IP核的outstanding 计数trans_num的最大值；以及，监测到仿真结束时，对每个IP核对应的栈的栈顶进行peek 操作以返回栈顶数值，所述栈顶数值即为该IP核的outstanding 能力仿真值；

所述数据比对单元，用于从仿真监测单元获取各IP核的 outstanding 能力仿真值后，与前述数据文件中对应的outstanding 能力设计值进行比对，以检查IP核的outstanding能力是否达到预设要求。

7.根据权利要求6所述的装置，其特征在于：

所述数据比对单元被配置为：针对每个IP核，比较该IP核的outstanding 能力仿真值与outstanding 能力设计值的大小；当 outstanding 能力仿真值大于等于outstanding能力设计值时，判定IP核的outstanding 能力达到预设要求，在前述数据文件中标记通过检查；当outstanding 能力仿真值小于outstanding 能力设计值时，判定IP核的outstanding 能力未达到预设要求，将outstanding 能力仿真值在前述数据文件中对应着outstanding 能力设计值记录。

8.根据权利要求7所述的装置，其特征在于：

所述数据文件为表格格式，表格的预设字段至少包括IP核名称字段、outstanding 能力设计值字段和检查结果字段；

所述数据比对单元被配置为：在判定IP核的outstanding 能力达到预设要求时，在检查结果字段的对应行写入通过的标记，以及，在判定IP核的outstanding 能力未达到预设要求时，在检查结果字段的对应行写入outstanding 能力仿真值。

9.根据权利要求6所述的装置，其特征在于：

所述初始化单元包括栈配置子单元，通过所述栈配置子单元配置栈的压入规则，如下：每当当前的outstanding 计数 trans_num 大于当前栈顶的数值时，将当前outstanding计数trans_num 压入栈中。

10.根据权利要求6所述的装置，其特征在于： trans_num的计数方法如下，

令写outstanding 计数w_trans_num和读outstanding 计数r_trans_num的初始值均为0；在仿真过程中监测各传输通道的valid和ready信号，当写地址通道的aw_valid信号拉高，且写反馈通道的b_valid 和 b_ready 信号没有同时拉高时，每过一个axi_clk 时钟周期将w_trans_num的值加1；当aw_valid 信号没有拉高，且b_valid 和b_ready信号同时拉高时，就将w_trans_num的值减1；当读地址通道的ar_valid信号拉高，且读数据通道没有r_resp信号返回时，每过一个axi_clk 时钟周期将r_trans_num加1；当收到一个r_resp信号返回时就将r_trans_num减1。

Images