CN116431558B - 一种基于axi协议的请求响应方法、装置、系统及介质 - Google Patents
一种基于axi协议的请求响应方法、装置、系统及介质 Download PDFInfo
- Publication number
- CN116431558B CN116431558B CN202310686691.4A CN202310686691A CN116431558B CN 116431558 B CN116431558 B CN 116431558B CN 202310686691 A CN202310686691 A CN 202310686691A CN 116431558 B CN116431558 B CN 116431558B
- Authority
- CN
- China
- Prior art keywords
- request
- response
- bufferable
- host
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 title claims abstract description 231
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000012545 processing Methods 0.000 claims description 16
- 238000013461 design Methods 0.000 claims description 7
- 230000035945 sensitivity Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 238000004891 communication Methods 0.000 abstract description 3
- 230000015654 memory Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 8
- 230000003139 buffering effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Communication Control (AREA)
Abstract
本发明提供一种基于AXI协议的请求响应方法、装置、系统及介质，涉及通信协议领域，该方法包括：向从机发送携带有缓冲位标记的当前请求，缓冲位标记用于表征当前请求对接收实际响应的要求；根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应；若当前请求需要接收实际响应，则在接收到从机返回的实际响应后继续发送下一请求；若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求。通过本发明提供的基于AXI协议的请求响应方法，主机根据缓冲位标记判断是否需要接收实际响应，确定发送下一请求的时机，在不需要接收实际响应时，发送该请求后继续发送下一请求，减少等待从机响应的时间消耗，提高请求传输的效率。
Description
技术领域
本发明涉及通信协议领域，具体涉及一种基于AXI协议的请求响应方法、装置、系统及介质。
背景技术
随着技术的发展，芯片上单纯的总线结构已经无法满足高性能高吞吐量交易的需要，片上网络应运而生。强大的片上网络可以支持多个主机到多个从机的同时访问，通常选用AXI协议或其他协议转换为路由器数据包的方式在网络上传输，再转换回AXI协议或其他协议进行交易处理。其中，如图1所示，片上网络由负责协议转换的NIU（Network interfaceunit，组件网络接口单元）和路由器组成。
在现有技术中，主机发出请求，经过片上网络传输到从机，从机接收到请求之后，处理该请求，并发送响应，经过片上网络传输到主机，主机接收到从机发送的响应，再发出下一个请求，整个过程延迟的时间和周期的消耗较长，导致较长的延迟。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中请求发送延迟较长的问题，从而提供一种基于AXI协议的请求响应方法、装置、系统及介质。
根据第一方面，本发明提供一种基于AXI协议的请求响应方法，应用于主机，所述方法包括：
向从机发送携带有缓冲位标记的当前请求，所述缓冲位标记用于表征所述当前请求对接收实际响应的要求；
根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应；
若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求。
在一实施例中，所述方法还包括：
若当前请求需要接收实际响应，则在接收到从机返回的实际响应后继续发送下一请求。
在一实施例中，所述向从机发送携带有缓冲位标记的当前请求，包括：
通过片上网络的NIUm和NIUs向从机发送携带有缓冲位标记的当前请求。
在一实施例中，在发送当前请求后继续发送下一请求之后，所述方法还包括：
获取下一请求的请求编号对应的响应值，并根据所述响应值判断是否发生响应错误；
若未发生响应错误，则继续发送下一请求；
若发生响应错误，则中断发送下一请求，并将响应错误进行上报。
在一实施例中，所述方法还包括：
获取缓冲区的响应回复，并基于所述响应回复判断缓冲区的空间是否占满；
当缓冲区的空间占满时，停止发送下一请求；
当缓冲区的空间未占满，则继续发送下一请求。
根据第二方面，本发明提供一种基于AXI协议的请求响应方法，应用于从机，所述方法包括：
接收主机发送的带有缓冲位标记的当前请求，所述缓冲位标记用于表征所述当前请求对接收实际响应的要求；
在接收到主机发送的当前请求后，向主机返回实际响应，以使主机根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应；若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求。
根据第三方面，本发明提供一种AXI协议的请求响应装置，应用于主机，所述装置包括：
第一发送模块，用于向从机发送携带有缓冲位标记的当前请求，所述缓冲位标记用于表征所述当前请求对接收实际响应的要求；
判断模块，用于根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应；
第二发送模块，用于若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求。
根据第四方面，本发明提供一种AXI协议的请求响应装置，应用于从机，所述装置包括：
接收模块，用于若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求；
返回模块，用于在接收到主机发送的当前请求后，向主机返回实际响应，以使主机根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应；若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求。
根据第五方面，本发明提供基于AXI协议的请求响应系统，包括主机和从机，其中，
所述主机向从机发送携带有缓冲位标记的当前请求，所述缓冲位标记用于表征所述当前请求对接收实际响应的要求；
所述主机根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应；
若当前请求需要接收实际响应，所述从机在接收到主机发送的当前请求后，向主机返回实际响应，所述主机在接收到从机返回的实际响应后继续发送下一请求；
若当前请求不需要接收实际响应，则所述主机在发送当前请求后继续发送下一请求。
根据第六方面，本发明提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使计算机第一方面及其可选实施方式中任一项所述的基于AXI协议的请求响应方法，或第二方面所述的基于AXI协议的请求响应方法。
本发明技术方案，具有如下优点：
本发明实施例提供了一种基于AXI协议的请求响应方法，主机根据请求中的缓冲位标记判断请求是否需要接收实际响应，以确定发送下一请求的时机，在不需要接收实际响应时，发送该请求后继续发送下一请求，大大减少了等待从机响应的时间消耗，提高了请求传输的效率。
本发明实施例还提供了一种基于AXI协议的请求响应方法，从机在接收到主机发送的请求后，向主机返回实际响应，以保证返回响应的及时性和准确性，提高了系统的兼容性。
本发明实施例还提供了一种基于AXI协议的请求响应系统，主机向从机发送带有缓冲位标记的请求，以使得主机根据缓冲位请求判断该请求是否需要接收实际响应，从而确定主机发送下一请求的时机，使得主机在不需要接收实际响应时，发送该请求后继续发送下一请求，大大减少了等待从机响应的时间消耗，提高了请求传输的效率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提出的片上网络的基本架构图；
图2是本发明实施例提出的现有技术中请求和响应的实际延迟消耗时间示意图；
图3是本发明实施例提出的一种基于AXI协议的请求响应系统的流程图；
图4是本发明实施例提出的改进后请求和响应的消耗时间示意图；
图5是本发明实施例提出的缓存参数化设计的示意图；
图6是本发明实施例提出的一种基于AXI协议的请求响应装置的结构框图；
图7是本发明实施例提出的另一种基于AXI协议的请求响应装置的结构框图；
图8是本发明实施例提出的一种计算机设备的硬件结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
AXI协议是一种总线协议，是一种基于请求和响应的方式进行设计的通信方式，在进行请求传输时，通常主机发出请求后，依赖于请求的接收成功，才会继续下发下一请求。
在现有技术中，如果主机在接收到上一请求的响应之后，才会下发下一请求，则会造成较大的性能损失。如图2所示，t1表示主机发出请求a，通过片上网络传输到从机的传输延时时间，t2表示从机接收到请求a后，处理该请求a，并发送出响应d的延迟时间，t3表示从机发出响应d，经过片上网络传输到主机的传输延迟时间。
当主机经过t1+t2+t3的总延迟后，请求a的操作结束，主机发出请求b，延迟时间与请求a类似。由此可见，整个过程延迟的时间和周期的消耗较长，在实际传输过程中，从机处理请求也有延迟，总体消耗的时间较长。
基于上述问题，本发明实施例提供了一种基于AXI协议的请求响应系统，如图3所示，该系统包括：主机1和从机2。
主机1向从机2发送携带有缓冲位标记的当前请求，缓冲位标记用于表征当前请求对接收实际响应的要求，主机1根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应。
若当前请求需要接收实际响应，从机2在接收到主机1发送的当前请求后，向主机1返回实际响应，主机1在接收到从机2返回的实际响应后继续发送下一请求。
若当前请求不需要接收实际响应，则主机1在发送当前请求后继续发送下一请求。
本发明实施例还提供一种基于AXI协议的请求响应方法，该方法应用于如图3所示的主机1和从机2，其中，主机1用于执行步骤S101至步骤S110，从机2用于执行步骤S201至步骤S202。
步骤S101：向从机发送携带有缓冲位标记的当前请求，缓冲位标记用于表征当前请求对接收实际响应的要求。
在本发明实施例中，主机在发出请求时，对该请求对响应的接收敏感度进行判断，同时，在传输该请求时，携带有请求的缓冲位标记，记为bufferable标记。片上网络的NIUm（主网络接口单元）对接收到的请求进行判别，当判别接收到的请求为bufferable请求时，将请求下发至从机。
步骤S102：根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应。
在本发明实施例中，根据缓冲位标记判断当前请求是否需要接收实际响应，以使得主机根据判断结果确定发送下一请求的时机。当bufferable=0时，该请求为普通请求，即主机在发送下一请求之前需要接收从机返回的实际响应。当bufferable=1时，该请求为特殊请求，即主机在发送下一请求之前不用接收从机返回的实际响应。
步骤S103：若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求。
在本发明实施例中，当bufferable=1时，主机向从机发送请求后，可以直接发送下一请求。如图4所示，主机在发出请求a后，可以直接发送请求b，与图2相比，t1、t2和t3的时间消耗均消除，大大降低了时间消耗。
具体地，片上网络的NIUm判别收到的请求对应的bufferable为1时，请求下发后，从机在接收到请求后立即向主机返回响应。基于AXI协议，从机返回的响应值为2’b00，该响应值代表“OKAY”。其中，bufferable的值为0或1，仅为举例，在实际应用中，bufferable的值可以根据实际情况进行设定，并不限于0或1。基于AXI协议，从机返回的响应值为2’b00，仅为举例，在实际应用中，从机返回的响应值和其代表的含义可以根据实际情况或预先设定进行定义，此处不作限定。
通过上述实施例，主机根据请求中的缓冲位标记判断请求是否需要接收实际响应，以确定发送下一请求的时机，在不需要接收实际响应时，发送该请求后继续发送下一请求，大大减少了等待从机响应的时间消耗，提高了请求传输的效率。
具体地，在一实施例中，本发明实施例提供的基于AXI协议的请求响应方法还包括如下步骤：
步骤S104：若当前请求需要接收实际响应，则在接收到从机返回的实际响应后继续发送下一请求。
在本发明实施例中，当bufferable=0时，主机向从机发送请求后，待从机接收到请求，从机向主机返回响应，主机接收到从机返回的响应后，才可以继续发送下一请求。
无论请求是否需要接收实际响应，从机均会向主机返回响应，均有主机对应发送下一请求的时机，提高了系统的兼容性。
具体地，在一实施例中，上述步骤S101中向从机发送携带有缓冲位标记的当前请求，具体包括如下步骤：
步骤S1011：通过片上网络的NIUm和NIUs向从机发送携带有缓冲位标记的当前请求。
在本发明实施例中，片上网络的NIUm（主网络接口单元）和NIUs（从网络接口单元）配合传输请求功能进行设计，如图1所示，主机发送的请求通过NIUm传输到路由网络，再通过NIUs传输到从机，对应地，从机返回的响应通过NIUs传输到路由网络，再通过NIUm传输到主机。
通过片上网络的NIUm和NIUs采用配合的方式，完成bufferable请求的快速响应，能够提高整体系统的性能。
具体地，在一实施例中，本发明实施例提供的基于AXI协议的请求响应方法还包括如下步骤：
步骤S105：获取下一请求的请求编号对应的响应值，并根据响应值判断是否发生响应错误。
步骤S106：若未发生响应错误，则继续发送下一请求。
步骤S107：若发生响应错误，则中断发送下一请求，并将响应错误进行上报。
在本发明实施例中，当bufferable=1时，NIUs在返回响应时，需要先查询请求编号ID，判断请求编号ID对应的FIFO顶端的数据查询bufferable值是否为1。若bufferable为0，则NIUs正常返回响应。若bufferable为1，则对请求编号对应的响应值进行检测。
具体地，在AXI协议中，响应值为2’b00时，即响应正确，未发生响应错误，可以继续发送下一请求。对响应错误进行判断，能够提高请求连续发送的准确性，以提高系统的整体性能。
响应值为2’b10或2’b11时，即出现了响应错误，NIUs立即中断发送下一请求，并将响应错误上报至上层软件或CPU进行错误处理。
其中，从机返回的响应值和其代表的含义可以根据实际情况或预先设定进行定义，此处不作限定。
当从机实际返回的响应包含响应错误时，NIUs采用中断发送请求的方式将错误上报至上层软件进行处理，从而降低发送错误响应至主机的可能性，提高了响应的正确性，同时保证了系统的正确性。
具体地，在一实施例中，本发明实施例提供的基于AXI协议的请求响应方法还包括如下步骤：
步骤S108：获取缓冲区的响应回复，并基于响应回复判断缓冲区的空间是否占满。
步骤S109：当缓冲区的空间占满时，停止发送下一请求。
步骤S110：当缓冲区的空间未占满，则继续发送下一请求。
在本发明实施例中，如图5所示，参数化的设计参数包括BUFF_SIZE（缓存大小）和BUFF_DEPTH（缓存深度）。BUFF_SIZE表征NIUs能够存储不同ID的个数，BUFF_SIZE的大小往往取决于从机可以同时响应不同ID请求的总流量，典型配置值为32、64、128或256。BUFF_DEPTH表征NIUs能够下发的ID请求个数，BUFF_DEPTH的大小往往取决于主机可以同时发送相同ID请求的个数。
由于相同ID需要保序，因此采用FIFO（First In First Out，先进先出）的方式进行响应回复的保序设计，FIFO是指采用先进先出的方式将数据集中起来进行存储。
当BUFF_SIZE和BUFF_DEPTH任一空间占满时，请求便无法下发，会导致NIUs请求下发的反压。因此，获取缓冲区的响应回复，以判断缓冲区的空间是否占满，反压上游。若无相应的响应回复，即缓冲区的空间已占满，无法发送请求，则停止发送下一请求。直至有相应的响应回复时，即缓冲区的空间未占满，可以继续发送请求，反压结束。
其中，被使用的空间为有效状态，待使用的空间为无效状态，有效/无效用于指示该列是否被使用，例如，ID1的所有请求被处理后，该空间被重新标记为无效，可以被新的ID使用。
需要说明的是，在发送请求时，请求通过片上网络的NIUs，NIUs记录每个请求不同ID的bufferable的值为0还是1，图5中的ID buffer用于记录不同ID，每个ID对应一个有效、无效的标记，每个ID对应包含若干个有bufferable Buffer，每个存储单元包含1bit的存储信息，分别存储每个ID的bufferable的值。
片上网络的NIUs采用bufferable Buffer的结果，记录每个ID请求的需求，按照ID编号进行处理，以保证同ID请求的响应不会产生错误。同时，支持BUFF_SIZE和BUFF_DEPTH的参数化定义，以便于用户根据系统的实际需求进行灵活配置，提高系统整体的灵活性。
步骤S201：接收主机发送的带有缓冲位标记的当前请求，缓冲位标记用于表征当前请求对接收实际响应的要求。
步骤S202：在接收到主机发送的当前请求后，向主机返回实际响应，以使主机根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应；若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求。
在本发明实施例中，从机接收主机发送的请求，并在接收到请求后，向主机返回实际响应，对于普通的请求，按照正常处理流程进行处理，不会造成错误，对于可快速响应的请求，从机依然在接收到主机发送的请求后返回响应，具有较高的兼容性。
通过上述实施例，从机在接收到主机发送的请求后，向主机返回实际响应，以保证返回响应的及时性和准确性，提高了系统的兼容性。
需要说明的是，采用bufferable标记不同请求对于实际响应的需求，对于部分请求，必须接收到从机的实际响应才能继续发送下一请求。同时，包含exclusive类型的请求，即在独占访问操作中，bufferable必须为0，不可使用该功能，不允许bufferable=1，因此不会出现bufferable=0且响应值为2’b10的情况。对于大多数请求，使bufferable=1，采用快速响应的返回方式，大大提升了系统的带宽。同时，主机配置bufferable的值是否为1，支持主机进行灵活的操作，提高了兼容性。
基于相同发明构思，本发明还提供一种基于AXI协议的请求响应装置，应用于如图3所示的主机，图6是根据一示例性实施例提出的一种基于AXI协议的请求响应装置的结构框图。如图6所示，该装置包括：
第一发送模块101，用于向从机发送携带有缓冲位标记的当前请求，缓冲位标记用于表征当前请求对接收实际响应的要求。具体内容参见上述步骤S101的相关描述，在此不再进行赘述。
判断模块102，用于根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应。具体内容参见上述步骤S102的相关描述，在此不再进行赘述。
第二发送模块103，用于若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求。具体内容参见上述步骤S103的相关描述，在此不再进行赘述。
本发明实施例提供的基于AXI协议的请求响应装置，主机根据请求中的缓冲位标记判断请求是否需要接收实际响应，以确定发送下一请求的时机，在不需要接收实际响应时，发送该请求后继续发送下一请求，大大减少了等待从机响应的时间消耗，提高了请求传输的效率。
本发明实施例还提供了一种基于AXI协议的请求响应装置，应用于如图3所示的从机，图7根据一示例性实施例提出的一种基于AXI协议的请求响应装置的结构框图。如图7所示，该装置包括：
接收模块201，用于若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求。具体内容参见上述步骤S201的相关描述，在此不再进行赘述。
返回模块202，用于在接收到主机发送的当前请求后，向主机返回实际响应，以使主机根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应；若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求。具体内容参见上述步骤S202的相关描述，在此不再进行赘述。
本发明实施例提供的基于AXI协议的请求响应装置，从机在接收到主机发送的请求后，向主机返回实际响应，以保证返回响应的及时性和准确性，提高了系统的兼容性。
上述基于AXI协议的请求响应装置的具体限定以及有益效果可以参见上文中对于基于AXI协议的请求响应方法的限定，在此不再赘述。上述各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
图8是根据一示例性实施例提出的一种计算机设备的硬件结构示意图。如图8所示，该设备包括一个或多个处理器1310以及存储器1320，存储器1320包括持久内存、易失内存和硬盘，图8中以一个处理器1310为例。该设备还可以包括：输入装置1330和输出装置1340。
处理器1310、存储器1320、输入装置1330和输出装置1340可以通过总线或者其他方式连接，图8中以通过总线连接为例。
处理器1310可以为中央处理器（Central Processing Unit，CPU）。处理器1310还可以为其他通用处理器、数字信号处理器（Digital Signal Processor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field-Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片，或者上述各类芯片的组合。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器1320作为一种非暂态计算机可读存储介质，包括持久内存、易失内存和硬盘，可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块，如本申请实施例中的基于AXI协议的请求响应方法对应的程序指令/模块。处理器1310通过运行存储在存储器1320中的非暂态软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述任意一种基于AXI协议的请求响应方法。
存储器1320可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据、需要使用的数据等。此外，存储器1320可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中，存储器1320可选包括相对于处理器1310远程设置的存储器，这些远程存储器可以通过网络连接至数据处理装置。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置1330可接收输入的数字或字符信息，以及产生与用户设置以及功能控制有关的信号输入。输出装置1340可包括显示屏等显示设备。
一个或者多个模块存储在存储器1320中，当被一个或者多个处理器1310执行时，执行如图3所示的基于AXI协议的请求响应方法。
上述产品可执行本发明实施例所提供的方法，具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，具体可参见如图3所示的实施例中的相关描述。
本发明实施例还提供了一种非暂态计算机存储介质，计算机存储介质存储有计算机可执行指令，该计算机可执行指令可执行上述任意方法实施例中的方法。其中，存储介质可为磁碟、光盘、只读存储记忆体（Read-Only Memory，ROM）、随机存储记忆体（RandomAccess Memory，RAM）、快闪存储器（Flash Memory）、硬盘（Hard Disk Drive，缩写：HDD）或固态硬盘（Solid-State Drive，SSD)等；存储介质还可以包括上述种类的存储器的组合。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (9)
1.一种基于AXI协议的请求响应方法，其特征在于，应用于主机，所述方法包括：
向从机发送携带有缓冲位标记的当前请求，所述缓冲位标记用于表征所述当前请求对接收实际响应的要求，所述缓冲位标记记为bufferable标记，所述主机发送的当前请求通过主网络接口单元NIUm传输到路由网络，再通过从网络接口单元NIUs传输到从机，主机在发出请求时，对当前请求对响应的接收敏感度进行判断；
根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应，其中，片上网络的NIUm对接收到的当前请求进行判别，当判别接收到的请求为bufferable请求时，将请求下发至从机；
若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求；
其中，主机在发出请求时，请求通过片上网络的NIUs，片上网络的NIUs采用bufferableBuffer的结果，记录每个ID请求的bufferable值，bufferable值包括0和1，按照ID编号进行处理，采用先进先出方式进行响应回复的保序设计；对接收到的当前请求进行bufferable值的判别，当bufferable值为1时，NIUs在返回响应时，需要先查询请求编号ID，并判断请求编号ID对应的先进先出顶端的数据查询bufferable值是否为1，若bufferable值为0，则NIUs正常返回响应；若bufferable值为1，则对请求编号对应的响应值进行检测，未发生响应错误时继续发送下一请求。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若当前请求需要接收实际响应，则在接收到从机返回的实际响应后继续发送下一请求。
3.根据权利要求1所述的方法，其特征在于，在发送当前请求后继续发送下一请求之后，所述方法还包括：
获取下一请求的请求编号对应的响应值，并根据所述响应值判断是否发生响应错误；
若未发生响应错误，则继续发送下一请求；
若发生响应错误，则中断发送下一请求，并将响应错误进行上报。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
获取缓冲区的响应回复，并基于所述响应回复判断缓冲区的空间是否占满；
当缓冲区的空间占满时，停止发送下一请求；
当缓冲区的空间未占满，则继续发送下一请求。
5.一种基于AXI协议的请求响应方法，其特征在于，应用于从机，所述方法包括：
接收主机发送的带有缓冲位标记的当前请求，所述缓冲位标记用于表征所述当前请求对接收实际响应的要求，所述缓冲位标记记为bufferable标记，其中，主机发送的当前请求通过主网络接口单元NIUm传输到路由网络，再通过从网络接口单元NIUs传输到从机，主机在发出请求时，对当前请求对响应的接收敏感度进行判断；
在接收到主机发送的当前请求后，向主机返回实际响应，以使主机根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应；若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求，其中，片上网络的NIUm对接收到的当前请求进行判别，当判别接收到的请求为bufferable请求时，将请求下发至从机；
其中，采用bufferable标记不同请求对于实际响应的需求，主机配置bufferable的值是否为1，包含exclusive类型的请求，即在独占访问操作中，bufferable必须为0；
其中，主机在发出请求时，请求通过片上网络的NIUs，片上网络的NIUs采用bufferableBuffer的结果，记录每个ID请求的bufferable值，bufferable值包括0和1，按照ID编号进行处理，采用先进先出方式进行响应回复的保序设计；对接收到的当前请求进行bufferable值的判别，当bufferable值为1时，NIUs在返回响应时，需要先查询请求编号ID，并判断请求编号ID对应的先进先出顶端的数据查询bufferable值是否为1，若bufferable值为0，则NIUs正常返回响应；若bufferable值为1，则对请求编号对应的响应值进行检测，未发生响应错误时继续发送下一请求。
6.一种基于AXI协议的请求响应装置，其特征在于，应用于主机，所述装置包括：
第一发送模块，用于向从机发送携带有缓冲位标记的当前请求，所述缓冲位标记用于表征所述当前请求对接收实际响应的要求，所述缓冲位标记记为bufferable标记，所述主机发送的当前请求通过主网络接口单元NIUm传输到路由网络，再通过从网络接口单元NIUs传输到从机，主机在发出请求时，对当前请求对响应的接收敏感度进行判断；
判断模块，用于根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应，其中，片上网络的NIUm对接收到的当前请求进行判别，当判别接收到的请求为bufferable请求时，将请求下发至从机；
第二发送模块，用于若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求；
其中，主机在发出请求时，请求通过片上网络的NIUs，片上网络的NIUs采用bufferableBuffer的结果，记录每个ID请求的bufferable值，bufferable值包括0和1，按照ID编号进行处理，采用先进先出方式进行响应回复的保序设计；对接收到的当前请求进行bufferable值的判别，当bufferable值为1时，NIUs在返回响应时，需要先查询请求编号ID，并判断请求编号ID对应的先进先出顶端的数据查询bufferable值是否为1，若bufferable值为0，则NIUs正常返回响应；若bufferable值为1，则对请求编号对应的响应值进行检测，未发生响应错误时继续发送下一请求。
7.一种基于AXI协议的请求响应装置，其特征在于，应用于从机，所述装置包括：
接收模块，用于接收主机发送的带有缓冲位标记的当前请求，所述缓冲位标记用于表征所述当前请求对接收实际响应的要求，所述缓冲位标记记为bufferable标记，其中，主机发送的当前请求通过主网络接口单元NIUm传输到路由网络，再通过从网络接口单元NIUs传输到从机，主机在发出请求时，对当前请求对响应的接收敏感度进行判断；
返回模块，用于在接收到主机发送的当前请求后，向主机返回实际响应，以使主机根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应；若当前请求不需要接收实际响应，则在发送当前请求后继续发送下一请求，其中，片上网络的NIUm对接收到的当前请求进行判别，当判别接收到的请求为bufferable请求时，将请求下发至从机；
其中，采用bufferable标记不同请求对于实际响应的需求，主机配置bufferable的值是否为1，包含exclusive类型的请求，即在独占访问操作中，bufferable必须为0；
其中，主机在发出请求时，请求通过片上网络的NIUs，片上网络的NIUs采用bufferableBuffer的结果，记录每个ID请求的bufferable值，bufferable值包括0和1，按照ID编号进行处理，采用先进先出方式进行响应回复的保序设计；对接收到的当前请求进行bufferable值的判别，当bufferable值为1时，NIUs在返回响应时，需要先查询请求编号ID，并判断请求编号ID对应的先进先出顶端的数据查询bufferable值是否为1，若bufferable值为0，则NIUs正常返回响应；若bufferable值为1，则对请求编号对应的响应值进行检测，未发生响应错误时继续发送下一请求。
8.一种基于AXI协议的请求响应系统，其特征在于，包括主机和从机，其中，
所述主机向从机发送携带有缓冲位标记的当前请求，所述缓冲位标记用于表征所述当前请求对接收实际响应的要求，所述缓冲位标记记为bufferable标记，所述主机发送的当前请求通过主网络接口单元NIUm传输到路由网络，再通过从网络接口单元NIUs传输到从机，主机在发出请求时，对当前请求对响应的接收敏感度进行判断；
所述主机根据当前请求中的缓冲位标记，判断当前请求是否需要接收实际响应，其中，片上网络的NIUm对接收到的当前请求进行判别，当判别接收到的请求为bufferable请求时，将请求下发至从机；
若当前请求需要接收实际响应，所述从机在接收到主机发送的当前请求后，向主机返回实际响应，所述主机在接收到从机返回的实际响应后继续发送下一请求；
若当前请求不需要接收实际响应，则所述主机在发送当前请求后继续发送下一请求；
其中，采用bufferable标记不同请求对于实际响应的需求，主机配置bufferable的值是否为1，包含exclusive类型的请求，即在独占访问操作中，bufferable必须为0；
其中，主机在发出请求时，请求通过片上网络的NIUs，片上网络的NIUs采用bufferableBuffer的结果，记录每个ID请求的bufferable值，bufferable值包括0和1，按照ID编号进行处理，采用先进先出方式进行响应回复的保序设计；对接收到的当前请求进行bufferable值的判别，当bufferable值为1时，NIUs在返回响应时，需要先查询请求编号ID，并判断请求编号ID对应的先进先出顶端的数据查询bufferable值是否为1，若bufferable值为0，则NIUs正常返回响应；若bufferable值为1，则对请求编号对应的响应值进行检测，未发生响应错误时继续发送下一请求。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使计算机执行权利要求1-4中任一项所述的基于AXI协议的请求响应方法，或执行权利要求5中所述的基于AXI协议的请求响应方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310686691.4A CN116431558B (zh) | 2023-06-12 | 2023-06-12 | 一种基于axi协议的请求响应方法、装置、系统及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310686691.4A CN116431558B (zh) | 2023-06-12 | 2023-06-12 | 一种基于axi协议的请求响应方法、装置、系统及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116431558A CN116431558A (zh) | 2023-07-14 |
| CN116431558B true CN116431558B (zh) | 2023-09-29 |
Family
ID=87089397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310686691.4A Active CN116431558B (zh) | 2023-06-12 | 2023-06-12 | 一种基于axi协议的请求响应方法、装置、系统及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116431558B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118092815B (zh) * | 2024-04-23 | 2024-07-12 | 沐曦集成电路(上海)有限公司 | 一种写操作的保序方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016177144A1 (zh) * | 2015-07-16 | 2016-11-10 | 中兴通讯股份有限公司 | 网元监测方法和装置 |
| CN107688515A (zh) * | 2016-12-23 | 2018-02-13 | 北京国睿中数科技股份有限公司 | 一种Bufferable模式的验证方法 |
| CN109327511A (zh) * | 2018-09-18 | 2019-02-12 | 网宿科技股份有限公司 | 一种基于http协议的数据请求方法和服务器 |
| CN109936588A (zh) * | 2017-12-15 | 2019-06-25 | 华为技术有限公司 | 一种物联网数据传输方法、设备及系统 |
| CN114651242A (zh) * | 2019-11-15 | 2022-06-21 | Arm有限公司 | 用于处理有序事务的装置和方法 |
| CN115600532A (zh) * | 2022-10-25 | 2023-01-13 | 眸芯科技（上海）有限公司（Cn） | IP核outstanding能力检查方法及装置 |
| CN115617718A (zh) * | 2022-12-19 | 2023-01-17 | 芯动微电子科技(珠海)有限公司 | 一种基于AXI总线的读写保序方法及SoC系统 |
| CN116009770A (zh) * | 2022-12-08 | 2023-04-25 | 上海天数智芯半导体有限公司 | 读响应电路、方法、数据传输系统及相关设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016031547A (ja) * | 2014-07-25 | 2016-03-07 | 株式会社リコー | 信号転送装置及び信号転送装置の制御方法 |
-
2023
- 2023-06-12 CN CN202310686691.4A patent/CN116431558B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016177144A1 (zh) * | 2015-07-16 | 2016-11-10 | 中兴通讯股份有限公司 | 网元监测方法和装置 |
| CN107688515A (zh) * | 2016-12-23 | 2018-02-13 | 北京国睿中数科技股份有限公司 | 一种Bufferable模式的验证方法 |
| CN109936588A (zh) * | 2017-12-15 | 2019-06-25 | 华为技术有限公司 | 一种物联网数据传输方法、设备及系统 |
| CN109327511A (zh) * | 2018-09-18 | 2019-02-12 | 网宿科技股份有限公司 | 一种基于http协议的数据请求方法和服务器 |
| CN114651242A (zh) * | 2019-11-15 | 2022-06-21 | Arm有限公司 | 用于处理有序事务的装置和方法 |
| CN115600532A (zh) * | 2022-10-25 | 2023-01-13 | 眸芯科技（上海）有限公司（Cn） | IP核outstanding能力检查方法及装置 |
| CN116009770A (zh) * | 2022-12-08 | 2023-04-25 | 上海天数智芯半导体有限公司 | 读响应电路、方法、数据传输系统及相关设备 |
| CN115617718A (zh) * | 2022-12-19 | 2023-01-17 | 芯动微电子科技(珠海)有限公司 | 一种基于AXI总线的读写保序方法及SoC系统 |
Non-Patent Citations (2)
| Title |
|---|
| 刘宇翔 ; 鲁士文 ; .基于流式传输模式的可靠多播协议.计算机工程.2006,(06), * |
| 基于流式传输模式的可靠多播协议;刘宇翔;鲁士文;;计算机工程(06) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116431558A (zh) | 2023-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7526593B2 (en) | Packet combiner for a packetized bus with dynamic holdoff time | |
| US20050240688A1 (en) | Efficient data transfer from an ASIC to a host using DMA | |
| CN116431558B (zh) | 一种基于axi协议的请求响应方法、装置、系统及介质 | |
| CN108848006B (zh) | 一种端口状态的监测方法与装置 | |
| CN114265800B (zh) | 中断消息处理方法、装置、电子设备及可读存储介质 | |
| CN101930416A (zh) | 硬件协助处理器间的沟通 | |
| CN102388583B (zh) | 一种串口波特率配置方法及相关设备、系统 | |
| WO2020168933A1 (zh) | 一种网络请求的处理方法、装置、终端及存储介质 | |
| JPH0824320B2 (ja) | 通信制御装置における緩衝域連鎖の方法およびその装置 | |
| WO2024113704A1 (zh) | 一种pcie数据传输方法及相关装置 | |
| CN112749113A (zh) | 一种数据交互的方法、系统、设备及介质 | |
| CN112711550A (zh) | Dma自动配置模块和片上系统soc | |
| CN112131155A (zh) | 一种高扩展性的基于fpga的pcie事务层传输方法 | |
| US9116881B2 (en) | Routing switch apparatus, network switch system, and routing switching method | |
| CN115827524A (zh) | 一种数据传输方法以及装置 | |
| CN112422485B (zh) | 一种传输控制协议的通信方法及装置 | |
| KR20170117326A (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
| CN113961489A (zh) | 数据访问的方法、装置、设备及存储介质 | |
| CN113609041A (zh) | 一种数据传输方法及系统 | |
| CN116601616A (zh) | 一种数据处理装置、方法及相关设备 | |
| US7702838B2 (en) | Method and apparatus for configuration space extension bus | |
| CN113468081B (zh) | 基于ebi总线的串口转udp的装置及方法 | |
| JP2006119724A (ja) | Ｃｐｕシステム、バスブリッジ、その制御方法、及びコンピュータシステム | |
| US12124709B2 (en) | Computing system and associated method | |
| WO2024082563A1 (zh) | 射频前端控制方法、装置、设备及计算机可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |