CN112131155A - 一种高扩展性的基于fpga的pcie事务层传输方法 - Google Patents

一种高扩展性的基于fpga的pcie事务层传输方法 Download PDF

Info

Publication number
CN112131155A
CN112131155A CN202011048279.2A CN202011048279A CN112131155A CN 112131155 A CN112131155 A CN 112131155A CN 202011048279 A CN202011048279 A CN 202011048279A CN 112131155 A CN112131155 A CN 112131155A
Authority
CN
China
Prior art keywords
channel
tag
module
data
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011048279.2A
Other languages
English (en)
Other versions
CN112131155B (zh
Inventor
徐鹏
黄镠
曹元将
吕卫祥
张信民
牛戴楠
周升国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
724th Research Institute of CSIC
Original Assignee
724th Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 724th Research Institute of CSIC filed Critical 724th Research Institute of CSIC
Priority to CN202011048279.2A priority Critical patent/CN112131155B/zh
Publication of CN112131155A publication Critical patent/CN112131155A/zh
Application granted granted Critical
Publication of CN112131155B publication Critical patent/CN112131155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种高扩展性的基于FPGA的PCIE事务层传输方法，本方法在存储器写过程时实时统计各通道的传输速率，并动态调整发送通道的优先级。存储器读过程根据已知的数据速率特性在各自通道例化不同数量的接收子通道模块，每个接收子模块具有独有的TAG标志号，每个TAG标志对应的接收数据使用FIFO进行缓存。该方法降低了扩展传输需求带来的复杂度以及FPGA资源的消耗量，解决了接收数据乱序的问题，同时能够将PCIE传输带宽利用率提高。

Description

一种高扩展性的基于FPGA的PCIE事务层传输方法
技术领域
本发明涉及雷达及通信中的数据传输领域。
背景技术
随着计算机外设性能的不断提升，外设与处理器之间交互的数据量大幅增加，例如目前的高性能显卡、网卡等设备均具有产生快速大数据量的能力，迫使处理器和外设之间的传输总线必须具有高速可靠传输的能力。与此同时，机器学习、大数据等新兴技术对实时数据传输性能也具有很严苛的要求。近年来，在雷达领域，随着相控阵雷达、软件化雷达等新型体质雷达的出现及发展，雷达通道数量骤增、前端数据实时软件化处理等将成为常态，大量的数据汇流到后端，对后端的传输能力提出极高的要求，此时，具有更高传输速率的计算机传输总线显得十分重要。因此PCIE(PCI-Express)总线应运而生，作为最新的总线和接口标准，其超高的传输速率以及高效的服务质量解决了大数据量实时可靠传输的问题。
在雷达系统中，前后端设备之间往往需要交互多种用途数据，比如前端向后端需要发送回波数据、采样数据、故检信息、回读数据等，后端需要发送各种类型的控制命令、bit文件、校准参数等，而这些数据在时间、数据量上完全独立，使用报文加入标志字的方法会增加后端的处理负担，因此采用可扩展多通道的方法，每种通道传输一种任务数据，逻辑清晰简单，同时也适合后期拓展。但是存在以下问题：其一是需要最大化的提高收发传输带宽利用率，其二是读通道存在乱序到达的问题，若采用等待当前读存储器事务的请求数据返回之后再进行下一次读写将会极大地浪费带宽，若采用对Tag进行实时管理的方法将会需要很大的RAM对数据进行缓存，资源消耗量大，并且逻辑复杂，不适合FPGA处理。
发明内容
本发明提供一种高扩展性的基于FPGA的PCIE事务层传输方法，目的在于提高目前工程中PCIE传输模块的扩展性以及收发带宽的利用率，并有效解决完成包乱序的问题。
为了达到以上目的，本发明提供了一种高扩展性的基于FPGA的PCIE事务层传输方法，包括存储器写过程和存储器读过程；其中所述存储器写过程按处理过程依次包括写通道模块、优先级管理模块以及写通道汇流模块；其中：所述写通道模块按照存储器写事务对待发送数据进行封装，将封装的数据发送到写通道汇流模块，同时对各自通道内单位时间数据量进行统计供优先级控制模块使用；所述优先级控制模块根据模式选择以及统计的数据量进行确定优先级的工作；所述写通道汇流模块在优先级管理模块的控制下将写通道输出的存储器写事物事务按照优先级顺序发送到PCIE总线；所述存储器读过程按处理过程依次包括读请求通道模块、Tag管理模块、读通道分发汇流模块、接收子通道模块、读完成通道模块；其中，所述读请求通道模块负责存储器读事务的组包工作，组包结果发送到读通道分发汇流模块；组包过程中使用的Tag号从Tag管理模块获取；Tag管理模块对Tag资源进行已使用和未使用的统计和标记，并对Tag资源进行锁定和释放，每个通道对应的Tag管理模块所能作用的Tag区间预先进行设定，设定的准则是通道单位时间内接收的数据量越大，预设的Tag区间越大；读通道分发汇流模块负责将存储器读请求事务按照通道号依次进行发送到PCIE总线；同时对读完成事务进行拆包，并按照Tag号将数据送入对应的接收子通道中；接收子通道模块负责对该子通道的数据进行缓存及计数，并在Tag管理模块的控制下将数据送往读完成通道；读完成通道负责对属于本通道的所有子通道的数据进行接收。
进一步的，所述存储器写过程的优先级控制模块包括：接收写通道模块传来的统计结果，并根据结果确定各写通道的优先级；优先级控制模块具有三种优先级控制模式，第一种是将统计结果较大的通道作为优先级最高的通道，第二种是将任意通道的优先级进行自定义，第三种是将统计结果较大的通道作为优先级最低的通道；三种控制模式可以通过设置参数实现选择；在第一种模式下，各通道的优先级依次是通道1>通道2>通道3>......>通道N；在第二种模式下，可将通道1、2、3的优先级直接进行定义；在第三种模式下，各通道的优先级依次是通道1<通道2<通道3<......<通道N，优先级产生模块的更新周期就是统计周期；写通道汇流模块将按优先级的先后顺序依次封装当前数据并输出。
进一步的，所述存储器读过程的Tag管理模块包括：Tag管理模块针对每一个Tag值都有一个USED标志位、一个RD标志位、一个ENABLE标志位；USED标志位表示所指示Tag是否正在使用；当该Tag值已被存储器读请求事务使用且对应请求地址的数据未完全返回到FIFO中时，则该标志位为1，否则为0；RD标志位表示所指示Tag对应的通道缓存中的数据是否可读；如果当前Tag处于未使用状态且在该Tag管理模块中比该Tag值小的Tag资源都处于未使用状态中，则该标志位为1，否则为0；ENABLE标志位表示所指示Tag是否能用，当对应Tag处于未使用状态，并且对应子通道缓存中的数据已经被读完，该标志位为1，否则为0；在没有发送读存储器请求之前，所有通道的USED标志位均为0，RD标志位均为0，ENABLE标志位均为1；当从读请求模块处获得需要发送读请求的任务时，Tag管理模块根据读通道号从对应的Tag管理模块获取可以使用的Tag字段封装存储器读事务；如果Tag管理模块中所有的ENABLE字段都为0，表示没有可使用的Tag字段，则暂停发送存储器读请求，直至有可用的Tag字段为止；如果读请求通道使用了某个Tag号，则将相应Tag的USED标志置1，ENABLE标志置0，RD标志保持不变；当对应Tag接收的数据达到请求的数据量之后，将相应Tag的USED标志位置0，并判断比当前Tag值小的Tag资源的USED标志位是否都为0，如果都是0则将该Tag的RD标志位置1，通知相应的读完成通道读取Tag指示的子通道数据，否则不执行任何操作；当读取完该子通道中FIFO数据后，将ENABLE标志位置高，释放该Tag资源。
本发明提供的一种高扩展性的基于FPGA的PCIE事务层传输方法，该发明相比已有方法有以下优点：其一，该传输方法扩展性很强，一套固有的程序很难适应工程中的各种需求，该方法可以随意扩展读通道、写通道以及接收子通道，在FPGA平台上扩展方法简单。其二，在存储器写过程中优先级管理模块可以有效降低链路的堵塞程度，提高链路的利用率。其三，通过增加Tag管理模块并且为每个接收子通道分配独有Tag的方法，在保证较高接收带宽利用率的前提下解决了完成包乱序到达的问题。
附图说明
图1是基于FPGA的PCIE事务层的高扩展性传输方法框图。
图2是Tag管理模块中标志位的初始化状态。
图3是使用Tag1发送时的标志位状态。
图4是继续使用Tag2发送时的标志位状态。
图5是Tag2先于Tag1返回包接收结束时的标志位状态。
图6是Tag1返回包接收结束时的标志位状态。
图7是子通道1和子通道2缓存数据被读取结束时的标志位状态。
具体实施方式
本发明涉及一种高扩展性的基于FPGA的PCIE事务层传输方法，该传输方法主要包括存储器写过程和存储器读过程两部分。如图1所示为基于FPGA的PCIE事务层的高扩展性传输方法框图。存储器写通道和读通道均使用多通道进行传输，每个通道传输一种用途的数据，如果需要增加新用途数据，只需要多例化写通道模块即可，读和写通道理论上可以达到256通道。每个写通道的数据分别写到不同的DMA WR buffer中，每个读通道分别从不同的DMA RD buffer中读取数据。下面将对读和写两个过程的具体方法实现进行阐述。
存储器写过程是将待发送的数据按照存储器写事务进行组包，并以本发明设计的方法将数据发送到PCIE的IP核的过程。写过程包括以下步骤：
S1：待发送数据分别进入预先定义的写通道，在写通道模块中按照MWR事务进行封装，其中写通道1的基地址为DMA WR buffer1的PCI域基地址，写通道2的基地址为DMA WRbuffer2的PCI域基地址，以此类推，写通道N的基地址为DMA WR bufferN的PCI域基地址。
S2：与此同时，在每个写通道中完成对固定时间内的数据量的统计，并将统计结果传输到优先级控制模块。
S3：优先级控制模块具有三种优先级控制模式，第一种是将统计结果较大的通道作为优先级最高的通道，第二种是将任意通道的优先级进行自定义，第三种是将统计结果较大的通道作为优先级最低的通道。三种控制模式可以通过设置参数实现选择。比如，在第一种模式下，通道1的统计结果为A，通道2的统计结果为B，通道3的统计结果为C，并且A>C>B，则在下次统计结果出来之前通道1、通道2、通道3的优先级为通道1>通道3>通道2。在第二种模式下，可将通道1、2、3的优先级直接定义为通道3>通道2>通道1。优先级产生模块的更新周期就是统计周期。写通道汇流模块将按优先级的先后顺序依次封装当前数据并输出。
S4：在写通道汇流模块中，各个通道在优先级管理模块的控制下，将MWR事务按优先级顺序进行发送。即在同一时刻，如果写通道1中有需要发送的数据，则优先发送写通道1的数据。只有当通道1中没有待发送的MWR事务时，才会发送写通道2中的数据。
存储器读过程主要完成从DMA RD buffer读取数据到FPGA端的功能。整个读过程首先需要由端点发送存储器读请求(MRD)到计算机，随后计算机会产生相应的带数据完成包(CPLD)到FPGA。
发送存储器读请求(MRD)的具体方法是，首先获取需要使用的读通道号，并从对应的Tag管理模块获取可以使用的Tag字段封装存储器读事务，如果Tag管理模块告知没有可使用的Tag字段，则暂停发送存储器读请求，直至有可用的Tag字段为止。各个通道在读通道分发汇流模块中按照通道1到通道N优先级依次降低的方法将发送的存储器读请求汇流成一路并发送。Tag管理模块主要对Tag资源进行已使用和未使用的统计和标记，并对Tag资源进行锁定和释放。每个通道对应的Tag管理模块所能作用的Tag区间是预先设定好的，设定的准则是通道单位时间内接收的数据量越大，预设的Tag区间越大。如图2所示，在本实施例中，通道1由于需要传输高速回波信号(周期性数据量大)，因此预定义Tag区间为1～4，通道2由于需要传输故检信息(周期性但数据量不大)，预设的Tag区间为5～6，通道3由于需要传输校正系数(非周期，传输次数有限)，预设的Tag值区间为7。Tag管理模块针对每一个Tag值都有一个USED标志位、一个RD标志位、一个ENABLE标志位。USED标志位表示所指示Tag是否正在使用。当该Tag值已被存储器读请求事务使用且对应请求地址的数据未完全返回到FIFO中时，则该标志位为1，否则为0；RD标志位表示所指示Tag对应的通道缓存中的数据是否可读。如果当前Tag处于未使用状态中且在该Tag管理模块中比该Tag值小的Tag资源都处于未使用状态中，则该标志位为1，否则为0；ENABLE标志位表示所指示Tag是否能用，当对应Tag处于未使用状态，并且对应子通道缓存中的数据已经被读完，该标志位为1，否则为0；
MRD发送步骤：
S1：如图2所示，在没有发送读存储器请求之前，所有通道的USED标志位均为0，RD标志位均为0，ENABLE标志位均为1。
S2：如图3所示。当通道1需要发送MRD时，Tag管理模块首先从Tag1～Tag4依次检索ENABLE标志为1的Tag，由于Tag1的该标志为1，因此，MRD使用Tag＝1进行封装发送MRD。同时，将Tag1的USED标志置1，此时ENABLE标志为0，RD标志为0。
S3：如图4所示。当通道1仍需要发送MRD时，遵从S2的步骤依次检索，此时检索到Tag2的ENABLE标志位为1，因此，MRD使用Tag＝2进行封装发送MRD。同时，将Tag2的USED标志置1，此时，ENABLE标志为0，RD标志为0。如果通道1仍然需要发送MRD，则遵循S2和S3的步骤依次进行。
S4：当通道1中的所有Tag的ENABLE标志位为0时，此时暂停发送MRD，直到有Tag字段的所有ENABLE标志均变为1为止。
S5：与S2同步，当通道2和通道3需要发送MRD时，其方法和S2～S4一致，不同处仅在于可用的Tag区间不同。
S6：各个通道在读通道分发汇流模块中按照通道1到通道N优先级依次降低的方法将发送的存储器读请求汇流成一路并发送。
当端点发送完存储器读请求之后，会在一定延时之后收到相应的CPLD数据包，CPLD数据包在读通道分发汇流模块中进行拆包，并解析出该CPLD完成包的Tag字段，根据Tag字段将CPLD完成包解析出来的数据传送到相应的接收子通道模块中进行缓存处理。接收子通道模块主要完成对该子通道的数据进行缓存及计数，并在Tag管理模块的控制下将数据送往读完成通道。一个通道对应的子通道数量可以根据需求扩展，在FPGA中只需要配置参数即可实现多子通道例化，扩展性强。当对应Tag数据达到请求的数据量之后，将相应Tag的USED标志位置0，并判断比当前Tag值小的Tag资源的USED标志位是否都为0，如果都是0则将该Tag的RD标志位置1，通知相应的读完成通道读取Tag指示的子通道数据，否则不执行任何操作。当读取完该子通道数据之后，将ENABLE标志位置高，释放该Tag资源。
CPLD接收步骤：
S1：在端点发送MRD之后，端点会接收到读取的CPLD，在对CPLD解包的过程中，会通过获取的Tag字段，将解析出的数据传送到相应的接收子通道模块，接收子通道模块会将接收的数据做缓存处理并进行计数。
S2：如图5所示。返回的CPLD并不会按照发送的先后顺序返回，假设当Tag2字段的MRD事务请求的数据量与返回的数据量相同时，将Tag2对应的USED标志位清0，表示此Tag已经不在使用中。同时，由于Tag1字段的RD标志位为0且ENABLE标志位为0，因此Tag2字段的RD标志位仍然为0。
S3：如图6所示。当Tag1字段的MRD事务请求的数据完全返回之后，将Tag1对应的USED标志位清0，表示此Tag已经不在使用中。同时，由于Tag1的USED标志位为0，因此，将Tag1的RD标志位置1，又由于Tag2的USED标志位为0且ENABLE标志位为0，因此，将Tag2的RD标志位置1。后续收到CPLD都将类似于S2～S3的方法执行。
S4：读完成通道会根据各自子通道的RD标志位依次触发读取子通道数据。首先，当Tag1的RD标志位为1时，读完成通道1读取接收子通道模块1中缓存的数据，并将对应的RD标志位清零，当读取结束之后，将对应的ENABLE标志位清零。当接收子通道模块1读取结束之后会以接收子通道模块2的RD标志进行触发，以此类推，并且单向循环。如图7所示。
S5：通道2和通道3接收到CPLD时的处理方法和S2～S4类似。区别仅在于Tag区间不同。

Claims (3)

1.一种高扩展性的基于FPGA的PCIE事务层传输方法，其特征在于：包括存储器写过程和存储器读过程；
所述存储器写过程按处理过程依次包括写通道模块、优先级管理模块以及写通道汇流模块；其中：所述写通道模块按照存储器写事务对待发送数据进行封装，将封装的数据发送到写通道汇流模块，同时对各自通道内单位时间数据量进行统计供优先级控制模块使用；所述优先级控制模块根据模式选择以及统计的数据量进行确定优先级的工作；所述写通道汇流模块在优先级管理模块的控制下将写通道输出的存储器写事物事务按照优先级顺序发送到PCIE总线；
所述存储器读过程按处理过程依次包括读请求通道模块、Tag管理模块、读通道分发汇流模块、接收子通道模块、读完成通道模块；其中，所述读请求通道模块负责存储器读事务的组包工作，组包结果发送到读通道分发汇流模块；组包过程中使用的Tag号从Tag管理模块获取；Tag管理模块对Tag资源进行已使用和未使用的统计和标记，并对Tag资源进行锁定和释放，每个通道对应的Tag管理模块所能作用的Tag区间预先进行设定，设定的准则是通道单位时间内接收的数据量越大，预设的Tag区间越大；读通道分发汇流模块负责将存储器读请求事务按照通道号依次进行发送到PCIE总线；同时对读完成事务进行拆包，并按照Tag号将数据送入对应的接收子通道中；接收子通道模块负责对该子通道的数据进行缓存及计数，并在Tag管理模块的控制下将数据送往读完成通道；读完成通道负责对属于本通道的所有子通道的数据进行接收。
2.根据权利要求1所述的一种高扩展性的基于FPGA的PCIE事务层传输方法，其特征在于：所述存储器写过程的优先级控制模块包括：接收写通道模块传来的统计结果，并根据结果确定各写通道的优先级；优先级控制模块具有三种优先级控制模式，第一种是将统计结果较大的通道作为优先级最高的通道，第二种是将任意通道的优先级进行自定义，第三种是将统计结果较大的通道作为优先级最低的通道；三种控制模式可以通过设置参数实现选择；在第一种模式下，各通道的优先级依次是通道1>通道2>通道3>......>通道N；在第二种模式下，可将通道1、2、3的优先级直接进行定义；在第三种模式下，各通道的优先级依次是通道1<通道2<通道3<......<通道N，优先级产生模块的更新周期就是统计周期；写通道汇流模块将按优先级的先后顺序依次封装当前数据并输出。
3.根据权利要求1所述的一种高扩展性的基于FPGA的PCIE事务层传输方法，其特征在于：所述存储器读过程的Tag管理模块包括：Tag管理模块针对每一个Tag值都有一个USED标志位、一个RD标志位、一个ENABLE标志位；USED标志位表示所指示Tag是否正在使用；当该Tag值已被存储器读请求事务使用且对应请求地址的数据未完全返回到FIFO中时，则该标志位为1，否则为0；RD标志位表示所指示Tag对应的通道缓存中的数据是否可读；如果当前Tag处于未使用状态且在该Tag管理模块中比该Tag值小的Tag资源都处于未使用状态中，则该标志位为1，否则为0；ENABLE标志位表示所指示Tag是否能用，当对应Tag处于未使用状态，并且对应子通道缓存中的数据已经被读完，该标志位为1，否则为0；在没有发送读存储器请求之前，所有通道的USED标志位均为0，RD标志位均为0，ENABLE标志位均为1；当从读请求模块处获得需要发送读请求的任务时，Tag管理模块根据读通道号从对应的Tag管理模块获取可以使用的Tag字段封装存储器读事务；如果Tag管理模块中所有的ENABLE字段都为0，表示没有可使用的Tag字段，则暂停发送存储器读请求，直至有可用的Tag字段为止；如果读请求通道使用了某个Tag号，则将相应Tag的USED标志置1，ENABLE标志置0，RD标志保持不变；当对应Tag接收的数据达到请求的数据量之后，将相应Tag的USED标志位置0，并判断比当前Tag值小的Tag资源的USED标志位是否都为0，如果都是0则将该Tag的RD标志位置1，通知相应的读完成通道读取Tag指示的子通道数据，否则不执行任何操作；当读取完该子通道中FIFO数据后，将ENABLE标志位置高，释放该Tag资源。
CN202011048279.2A 2020-09-29 2020-09-29 一种高扩展性的基于fpga的pcie事务层传输方法 Active CN112131155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011048279.2A CN112131155B (zh) 2020-09-29 2020-09-29 一种高扩展性的基于fpga的pcie事务层传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011048279.2A CN112131155B (zh) 2020-09-29 2020-09-29 一种高扩展性的基于fpga的pcie事务层传输方法

Publications (2)

Publication Number Publication Date
CN112131155A true CN112131155A (zh) 2020-12-25
CN112131155B CN112131155B (zh) 2024-04-26

Family

ID=73844532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011048279.2A Active CN112131155B (zh) 2020-09-29 2020-09-29 一种高扩展性的基于fpga的pcie事务层传输方法

Country Status (1)

Country Link
CN (1) CN112131155B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114553776A (zh) * 2022-02-28 2022-05-27 深圳市风云实业有限公司 一种信号乱序控制与速率自适应的传输装置及其传输方法
CN116319158A (zh) * 2023-05-23 2023-06-23 南京芯驰半导体科技有限公司 基于菊花链网络的节点数据处理方法、装置、设备及介质
CN117724833A (zh) * 2023-12-06 2024-03-19 无锡众星微系统技术有限公司 一种基于流属性的PCIe tag缓存自适应资源分配方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103532807A (zh) * 2013-10-12 2014-01-22 江苏华丽网络工程有限公司 一种用于pcie数据服务质量管理的技术
WO2015184706A1 (zh) * 2014-06-05 2015-12-10 中兴通讯股份有限公司 统计计数设备及其实现方法、具有统计计数设备的系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103532807A (zh) * 2013-10-12 2014-01-22 江苏华丽网络工程有限公司 一种用于pcie数据服务质量管理的技术
WO2015184706A1 (zh) * 2014-06-05 2015-12-10 中兴通讯股份有限公司 统计计数设备及其实现方法、具有统计计数设备的系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HOSSEIN KAVIANIPOUR: "High Performance FPGA-based Scatter/Gather DMA Interface for PCIe", 《IEEE》, 15 December 2012 (2012-12-15), pages 1 - 4 *
吴腾: "基于VxWorks的星载实时量子通信软件设计与实现", 《中国优秀硕士论文全文数据库工程科技II辑》, 15 February 2018 (2018-02-15), pages 031 - 482 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114553776A (zh) * 2022-02-28 2022-05-27 深圳市风云实业有限公司 一种信号乱序控制与速率自适应的传输装置及其传输方法
CN114553776B (zh) * 2022-02-28 2023-10-10 深圳市风云实业有限公司 一种信号乱序控制与速率自适应的传输装置及其传输方法
CN116319158A (zh) * 2023-05-23 2023-06-23 南京芯驰半导体科技有限公司 基于菊花链网络的节点数据处理方法、装置、设备及介质
CN116319158B (zh) * 2023-05-23 2023-08-29 南京芯驰半导体科技有限公司 基于菊花链网络的节点数据处理方法、装置、设备及介质
CN117724833A (zh) * 2023-12-06 2024-03-19 无锡众星微系统技术有限公司 一种基于流属性的PCIe tag缓存自适应资源分配方法和装置
CN117724833B (zh) * 2023-12-06 2024-05-28 无锡众星微系统技术有限公司 一种基于流属性的PCIe tag缓存自适应资源分配方法和装置

Also Published As

Publication number Publication date
CN112131155B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
CN112131155B (zh) 一种高扩展性的基于fpga的pcie事务层传输方法
US7526593B2 (en) Packet combiner for a packetized bus with dynamic holdoff time
CN101930416B (zh) 硬件协助处理器间的沟通
CN105320632B (zh) 一种自主仲裁的高速差分总线实现方法
CN102866971B (zh) 传输数据的装置、系统及方法
CN106951388A (zh) 一种基于PCIe的DMA数据传输方法及系统
CN102185750A (zh) 封装体
CN102122652A (zh) 封装体
CN109165178B (zh) 一种基于RapidIO的弹上系统SoC芯片间高速通信方法
CN104378161A (zh) 一种基于AXI4总线架构的FCoE协议加速引擎IP核
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN108664335B (zh) 通过代理进行队列通信的方法与装置
CN110058207B (zh) 一种用于雷达信号传输的多lane数据同步及重组系统与方法
US10095643B2 (en) Direct memory access control device for at least one computing unit having a working memory
CN115904259B (zh) 非易失性存储器标准NVMe指令的处理方法及相关装置
CN102130099A (zh) 封装体
US7865645B2 (en) Bus arbiter, bus device and system for granting successive requests by a master without rearbitration
US10764409B2 (en) Data communication device, arithmetic processing device, and control method of data communication device
EP4322016A1 (en) Integrated circuit, and data processing apparatus and method
CN111190840A (zh) 基于现场可编程门阵列控制的多方中央处理器通信架构
CN113316230B (zh) 一种发送数据任务调度方法、装置、电子设备及存储介质
CN106407307A (zh) 一种分布式数据库节点数据交互方法及装置
CN112131154A (zh) 一种通道与业务动态匹配的dma传输控制方法
CN116684506B (zh) 数据处理方法、系统、电子设备及计算机可读存储介质
CN116431558B (zh) 一种基于axi协议的请求响应方法、装置、系统及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 210003 No. 346, Zhongshan North Road, Jiangsu, Nanjing

Applicant after: 724 Research Institute of China Shipbuilding Corp.

Address before: 210003 No. 346, Zhongshan North Road, Jiangsu, Nanjing

Applicant before: 724TH RESEARCH INSTITUTE OF CHINA SHIPBUILDING INDUSTRY Corp.

GR01 Patent grant
GR01 Patent grant