CN116684506B - 数据处理方法、系统、电子设备及计算机可读存储介质 - Google Patents
数据处理方法、系统、电子设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN116684506B CN116684506B CN202310961853.0A CN202310961853A CN116684506B CN 116684506 B CN116684506 B CN 116684506B CN 202310961853 A CN202310961853 A CN 202310961853A CN 116684506 B CN116684506 B CN 116684506B
- Authority
- CN
- China
- Prior art keywords
- data
- data packet
- digital chip
- type
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 58
- 230000005540 biological transmission Effects 0.000 claims abstract description 157
- 238000012545 processing Methods 0.000 claims abstract description 73
- 230000004044 response Effects 0.000 claims abstract description 55
- 238000004806 packaging method and process Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 29
- 230000007246 mechanism Effects 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 8
- 238000004891 communication Methods 0.000 abstract description 13
- 238000011161 development Methods 0.000 abstract description 11
- 238000005516 engineering process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000005012 migration Effects 0.000 description 8
- 238000013508 migration Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100205847 Mus musculus Srst gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种数据处理方法、系统、电子设备及计算机可读存储介质，涉及通信领域，为解决现有处理系统仅包括单块数字芯片导致的逻辑资源不足的问题，本发明的数据处理方法包括：当获取到操作命令，根据操作命令获取传输数据；基于目标传输协议对传输数据进行封装得到访问数据包，并将访问数据包发送至第二数字芯片，以便第二数字芯片返回基于访问数据包得到的响应数据包；第二数字芯片为多个数字芯片中与第一数字芯片对应的数字芯片；解析响应数据包得到第一返回数据，将第一返回数据发送给目标设备。本发明能够保证数字芯片的逻辑资源充足，满足加速开发应用的要求。
Description
技术领域
本发明涉及通信领域，特别涉及数据处理方法、系统、电子设备及计算机可读存储介质。
背景技术
随着5G（5th Generation Mobile Communication Technology，第五代移动通信技术）、AI（Artificial Intelligence，人工智能）、大数据、云计算等先进技术的发展，数据中心的算力逐渐不足，FPGA（Field Programmable Gate Array，现场可编程门阵列）硬件加速是弥补数据中心的算力不足的一种有效方式。但是，随着需要硬件加速的应用规模不断扩大，出现单块FPGA芯片的逻辑资源不足的情况，难以满足加速应用开发的要求。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种数据处理方法、系统、电子设备及计算机可读存储介质，能够保证数字芯片的逻辑资源充足，满足加速开发应用的要求。
为解决上述技术问题，本发明提供了一种数据处理方法，应用于处理系统的第一数字芯片，所述第一数字芯片为所述处理系统中多个数字芯片中的任意一个所述数字芯片，所述数据处理方法包括：
当获取到操作命令，根据所述操作命令获取传输数据；
基于目标传输协议对所述传输数据进行封装得到访问数据包，并将所述访问数据包发送至第二数字芯片，以便所述第二数字芯片返回基于所述访问数据包得到的响应数据包；所述第二数字芯片为多个所述数字芯片中与所述第一数字芯片对应的所述数字芯片；
解析所述响应数据包得到第一返回数据，将所述第一返回数据发送给目标设备。
在一示例性实施例中，获取操作命令的过程包括：
获取所述第一数字芯片的内部描述符和/或外部描述符；
确定与所述内部描述符和/或所述外部描述符对应的操作命令。
在一示例性实施例中，获取所述第一数字芯片的外部描述符的过程包括：
获取与所述目标设备对应的传输总线数据；
基于所述传输总线数据确定所述目标设备配置的寄存器值；
将所述寄存器值转换为外部描述符。
在一示例性实施例中，所述数据处理方法还包括：
获取所述第二数字芯片发送的中断报文并解析，得到第二返回数据；
将所述第二返回数据发送给所述目标设备。
在一示例性实施例中，将所述第二返回数据发送给所述目标设备的过程包括：
基于预设中断机制将所述第二返回数据发送给目标设备。
在一示例性实施例中，所述预设中断机制为高速串行计算机扩展总线标准的信息信号中断机制。
在一示例性实施例中，所述数据处理方法还包括：
获取所述第二数字芯片的状态信息；
当所述状态信息满足复位条件，生成复位命令；
基于所述目标传输协议对所述复位命令进行封装得到复位数据包，将所述复位数据包发送至所述第二数字芯片，以便所述第二数字芯片基于所述复位数据包执行复位操作。
在一示例性实施例中，所述目标传输协议对应的帧头格式包括格式类型字段、当前帧标签字段、转换传输字段、复位号/中断号字段、源标识符字段、目的标识符字段、源路由字段、目的路由字段、位置字段、长度字段、地址字段及保留字段。
在一示例性实施例中，格式类型包括寄存器写类型、寄存器读类型、存储器写类型、存储器读类型、软复位类型、寄存器读返回类型、读返回数据类型、存储器写完成标签返回包类型及中断类型中的任一种。
在一示例性实施例中，所述存储器写类型对应的数据长度至少为1；
和/或，
所述存储器读类型对应的数据长度至少为1。
在一示例性实施例中，当所述格式类型为所述软复位类型，所述复位号/中断号字段的值对应复位号，当所述格式类型为所述中断类型，所述复位号/中断号字段的值对应中断号。
在一示例性实施例中，当所述源路由字段的值为第一预设值，所述数据源为标识符路由，当所述源路由字段的值为第二预设值，所述数据源为地址路由。
在一示例性实施例中，当所述目的路由字段的值为第一预设值，所述数据目的为标识符路由，当所述目的路由字段的值为第二预设值，所述数据目的为地址路由。
在一示例性实施例中，所述第二数字芯片返回基于所述访问数据包得到的响应数据包的过程包括：
所述第二数字芯片确定所述访问数据包对应的转换传输字段的值及格式类型字段对应的格式类型；
根据所述转换传输字段的值和所述格式类型确定返回类型；
按所述返回类型返回基于所述访问数据包得到的响应数据包。
在一示例性实施例中，根据所述转换传输字段的值和所述格式类型确定返回类型的过程包括：
当所述转换传输字段的值为第二预设值，且所述格式类型为存储器读类型，确定所述返回类型为所述存储器写类型；
和/或，
当所述转换传输字段的值为第一预设值，确定所述返回类型为所述读返回数据类型。
在一示例性实施例中，根据所述操作命令获取传输数据之后，所述数据处理方法包括：
确定所述传输数据的长度；
基于目标传输协议对所述传输数据进行封装得到访问数据包的过程包括：
当所述长度大于预设值，将所述传输数据划分为多个子传输数据；
基于所述目标传输协议对各个所述子传输数据进行封装得到各个子访问数据包。
在一示例性实施例中，将所述访问数据包发送至第二数字芯片的过程包括：
将第i个子访问数据包发送至第二数字芯片后，当接收到所述第二数字芯片返回的处理标识信息，将第i+1个子访问数据包发送至所述第二数字芯片，直至将最后一个子访问数据包发送至所述第二数字芯片，i=1，2，…，n-1，第n个所述子访问数据包为所述最后一个子访问数据包。
在一示例性实施例中，所述数据处理方法还包括：
当接收到所述访问数据包，解析所述访问数据包获取所述传输数据，对所述传输数据进行处理，得到返回数据；
将所述返回数据按所述目标传输协议封装成响应数据包，将所述响应数据包返回给目标数字芯片，所述目标数字芯片为发送所述访问数据包的所述数字芯片。
在一示例性实施例中，所述数据处理方法还包括：
当接收到所述访问数据包后，缓存所述访问数据包，并返回处理标识信息至所述目标数字芯片。
在一示例性实施例中，所述当接收到所述访问数据包，解析所述访问数据包获取所述传输数据，对所述传输数据进行处理，得到返回数据的同时，所述数据处理方法还包括：
生成中断报文，将所述中断报文发送至所述目标数字芯片。
为解决上述技术问题，本发明还提供了一种数据处理系统，应用于处理系统的第一数字芯片，所述第一数字芯片为所述处理系统中多个数字芯片中的任意一个所述数字芯片，所述数据处理系统包括：
获取模块，用于当获取到操作命令，根据所述操作命令获取传输数据；
处理模块，用于基于目标传输协议对所述传输数据进行封装得到访问数据包，并将所述访问数据包发送至第二数字芯片，以便所述第二数字芯片返回基于所述访问数据包得到的响应数据包；所述第二数字芯片为多个所述数字芯片中与所述第一数字芯片对应的所述数字芯片；
解析模块，用于解析所述响应数据包得到第一返回数据，将所述第一返回数据发送给目标设备。
为解决上述技术问题，本发明还提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上文任意一项所述的数据处理方法的步骤。
为解决上述技术问题，本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任意一项所述的数据处理方法的步骤。
本发明提供了一种数据处理方法，处理系统包括多个数字芯片，获取到操作命令的数字芯片根据操作命令进行数据搬移得到传输数据，按照目标传输协议对传输协议进行封装得到访问数据包，将访问数据包传输给其他数字芯片进行处理，获取其他数字芯片处理后的响应数据包，解析响应数据包得到第一返回数据发送给目标设备，由至少两个数字芯片完成数据搬移和数据处理，保证数字芯片的逻辑资源充足，满足加速开发应用的要求。本发明还提供了一种数据处理系统、电子设备及计算机可读存储介质，具有和上述数据处理方法相同的有益效果。
附图说明
为了更清楚地说明本发明实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1本发明所提供的一种数据处理方法的步骤流程图；
图2为本发明所提供的一种FPGA加速器板卡的结构示意图；
图3为本发明所提供的一种FPGA芯片的内部结构示意图；
图4为本发明所提供的一种FPGA芯片的数据控制器模块的结构示意图；
图5为本发明所提供的一种传输帧头格式示意图；
图6为本发明所提供的另一种FPGA芯片的数据控制器模块的结构示意图；
图7为本发明所提供的一种数据处理系统的结构示意图。
具体实施方式
本发明的核心是提供一种数据处理方法、系统、电子设备及计算机可读存储介质，能够保证数字芯片的逻辑资源充足，满足加速开发应用的要求。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
第一方面，请参照图1，图1为本发明所提供的一种数据处理方法的步骤流程图，该数据处理方法包括：
S101：当获取到操作命令，根据操作命令获取传输数据；
可以理解，本实施例的数据处理方法应用于处理系统，该处理系统包括至少两个数字芯片，各个数字芯片之间可以实现数据交互，处理系统基于板卡实现，参照图2所示，以FPGA加速器板卡为例，该FPGA加速器板卡上设置有两块FPGA芯片，分别为第一数字芯片和第二数字芯片，两块FPGA芯片利用速率为4x25Gbps（千兆比特每秒）的高速通道连接，利用高速通道连接两者的目的是满足高带宽通信需求，图2所示的FPGA加速器板卡还包括电源管理模块、指示灯、微控制单元、带电可擦可编程只读存储器、温度传感器、电源传感器、四通道小型可插拔光模块、微型通用串行总线、接口转换芯片、锁相环、真随机数发生器、串行闪存、晶振、第四代双倍数据率动态随机存取存储器。
可以理解，数字芯片除了可以为FPGA芯片，还可以为其他数字芯片本实施例在此不作具体限定。
本实施例中，处理系统包括至少两个数字芯片，各个数字芯片均可以实现本发明所提供的数据处理方法。下面以处理系统包括两个数字芯片，且数字芯片为FPGA芯片为例进行说明，两个数字芯片分别为FPGA芯片A和FPGA芯片B，二者通过速率为4x25Gbps的高速通道连接，假设FPGA芯片A为第一数字芯片，FPGA芯片B为与FPGA芯片A对应的第二数字芯片，当FPGA芯片A获取到操作命令后，FPGA芯片A基于操作命令进行数据搬移，以获取传输数据。可以理解，一个存储系统中可以包括多个第一数字芯片，每一第一数字芯片可以对应一个第二数字芯片，也可以对应多个第二数字芯片，本实施例在此不作具体限定。
S102：基于目标传输协议对传输数据进行封装得到访问数据包，并将访问数据包发送至第二数字芯片，以便第二数字芯片返回基于访问数据包得到的响应数据包；第二数字芯片为多个数字芯片中与第一数字芯片对应的数字芯片；
参照图3所示，两块FPGA芯片通过4x25Gbps高速通道连接（物理层），100G MAC为数据链路层与网络层，本目标传输协议为传输层协议，根据本目标传输协议设计出基于板级交互协议的数据控制器模块，该数据控制器模块用于两个FPGA芯片之间交互。FPGA芯片A获取到传输数据之后，通过数据控制器模块对传输数据按照目标传输协议的帧格式进行封装，得到访问数据包，将访问数据包发送给FPGA芯片B，由FPGA芯片B对传输数据进行加速处理，得到响应数据包，将响应数据包返回给FPGA芯片A。
S103：解析响应数据包得到第一返回数据，将第一返回数据发送给目标设备。
可以理解，FPGA芯片A基于目标传输协议对接收到的响应数据包进行解析，得到第一返回数据，将第一返回数据发送给目标设备，目标设备可以为上位机。示例性地，假设目标设备发出对某一位置数据进行加速处理的操作命令，FPGA芯片A获取到该操作命令后，基于操作命令进行数据搬移，获取传输数据并按目标传输协议封装成访问数据包发送给FPGA芯片B，由FPGA芯片B完成对传输数据的加速操作，本实施例通过两个FPGA芯片分别完成数据搬移和数据加速处理，保证处理系统中的FPGA芯片的逻辑资源充足。
可见，本实施例中，处理系统包括多个数字芯片，获取到操作命令的数字芯片根据操作命令进行数据搬移得到传输数据，按照目标传输协议对传输协议进行封装得到访问数据包，将访问数据包传输给其他数字芯片进行处理，获取其他数字芯片处理后的响应数据包，解析响应数据包得到第一返回数据发送给目标设备，由至少两个数字芯片完成数据搬移和数据处理，保证数字芯片的逻辑资源充足，满足加速开发应用的要求。
在上述实施例的基础上：
在一些实施例中，获取操作命令的过程包括：
获取第一数字芯片的内部描述符和/或外部描述符；
确定与内部描述符和/或外部描述符对应的操作命令。
在一些实施例中，获取第一数字芯片的外部描述符的过程包括：
获取与目标设备对应的传输总线数据；
基于传输总线数据确定目标设备配置的寄存器值；
将寄存器值转换为外部描述符。
在一些实施例中，数据处理方法还包括：
获取第二数字芯片发送的中断报文并解析，得到第二返回数据；
将第二返回数据发送给目标设备。
在一些实施例中，将第二返回数据发送给目标设备的过程包括：
基于预设中断机制将第二返回数据发送给目标设备。
在一些实施例中，预设中断机制为高速串行计算机扩展总线标准的信息信号中断机制。
参照图4所示，图4为FPGA芯片A内部的数据控制器模块的结构示意图，包括描述符管理模块、数据搬移模块、中断管理模块、寄存器管理模块（含软复位）、总线聚合拆分模块，Apb（Advanced Peripheral Bus，外围总线）接口是上位机寄存器配置的接口，APB2REG模块（即图4中的转化模块）用于将apb总线数据转化为寄存器，描述符管理模块将上位机配置的寄存器转化为外部描述符，此外还负责将内部描述符与上位机配置的外部描述符合并，寄存器管理模块用于将上位机的寄存器读写或者软复位转化为报文发送到FPGA芯片B内部的数据控制器模块。数据搬移模块负责将FPGA芯片A获取到的传输数据组包发送到后端，中断管理模块负责将FPGA芯片B上报的中断报文进行解析，通过pcie msi中断机制报给上位机。
在一些实施例中，数据处理方法还包括：
获取第二数字芯片的状态信息；
当状态信息满足复位条件，生成复位命令；
基于目标传输协议对复位命令进行封装得到复位数据包，将复位数据包发送至第二数字芯片，以便第二数字芯片基于复位数据包执行复位操作。
可以理解，FPGA芯片A对FPGA芯片B进行状态监控，获取FPGA芯片B的状态信息，当判定状态该信息满足复位条件，则生成复位命令，基于目标传输协议对复位命令进行封装得到复位数据包，将复位数据包发送至FPGA芯片B，FPGA芯片B解析复位数据包，对复位数据包对应的目标应用进行复位处理。
在一些实施例中，目标传输协议对应的帧头格式包括格式类型字段、当前帧标签字段、转换传输字段、复位号/中断号字段、源标识符字段、目的标识符字段、源路由字段、目的路由字段、位置字段、长度字段、地址字段及保留字段。
在一些实施例中，格式类型包括寄存器写类型、寄存器读类型、存储器写类型、存储器读类型、软复位类型、寄存器读返回类型、读返回数据类型、存储器写完成标签返回包类型及中断类型中的任一种。
在一些实施例中，存储器写类型对应的数据长度至少为1；
和/或，
存储器读类型对应的数据长度至少为1。
在一些实施例中，当格式类型为软复位类型，复位号/中断号字段的值对应复位号，当格式类型为中断类型，复位号/中断号字段的值对应中断号。
在一些实施例中，当源路由字段的值为第一预设值，数据源为标识符路由，当源路由字段的值为第二预设值，数据源为地址路由。
在一些实施例中，当目的路由字段的值为第一预设值，数据目的为标识符路由，当目的路由字段的值为第二预设值，数据目的为地址路由。
在一些实施例中，第二数字芯片返回基于访问数据包得到的响应数据包的过程包括：
第二数字芯片确定访问数据包对应的转换传输字段的值及格式类型字段对应的格式类型；
根据转换传输字段的值和格式类型确定返回类型；
按返回类型返回基于访问数据包得到的响应数据包。
在一些实施例中，根据转换传输字段的值和格式类型确定返回类型的过程包括：
当转换传输字段的值为第二预设值，且格式类型为存储器读类型，确定返回类型为存储器写类型；
和/或，
当转换传输字段的值为第一预设值，确定返回类型为读返回数据类型。
请参照图5所示，图5为本发明所提供的一种帧头格式示意图，可以理解，如有数据，跟在帧头后面。对帧头格式说明如下：
格式类型字段，代表当前帧的事务类型。
格式类型定义：
0000：Rwr，寄存器写类型，必须基于地址路由，长度固定为1。
0001：Rrd，寄存器读类型，必须基于地址路由，长度固定为1。
0010：Mwr，存储器写类型，长度至少为1。
0011：Mrd，存储器读类型，长度至少为1。
0100：Srst，软复位类型。
0101：RcplD，寄存器读返回类型。
0110：CplD，读返回数据类型。
0111：McplT，存储器写完成Tag返回包类型。
1101：Irq，中断类型。
读/写标签字段，代表当前帧的标签。
转换传输字段，当该bit为1，且格式类型为Mrd，接收方用Mwr返回数据，而不是用CplD类型返回。
复位号/中断号字段，当格式类型为软复位类型，代表复位号，当格式类型为中断类型，代表中断号。
源标识符字段，代表帧数据的来源标识符。
目的标识符字段，代表帧数据需要传输到的目的标识符。
源路由字段，当该bit为0，代表数据源为ID路由，为1则代表数据源为地址路由。
目的路由字段，当该bit为0，代表数据目的为ID路由，为1则代表数据目的为地址路由。
位置字段，定义数据包最大maxpayloadszie（最大传输数据量）以及maxpayloadreq（最大接收数据量），为1024DW=4096byte。当传输数据过长时，需要将包拆分为多个包，包的位置定义如下：
00：独立包数据；
01：第一包数据（非独立包）；
10：中间包数据；
11：结束包数据；
长度字段，代表读数据长度或者写数据长度，单位为DW，该处的长度代表传输数据的总长度，而不是拆分后的长度。
保留字段。
地址字段，代表一次传输的读写的初始地址，不是拆分数据后的地址。
在一些实施例中，根据操作命令获取传输数据之后，数据处理方法包括：
确定传输数据的长度；
基于目标传输协议对传输数据进行封装得到访问数据包的过程包括：
当长度大于预设值，将传输数据划分为多个子传输数据；
基于目标传输协议对各个子传输数据进行封装得到各个子访问数据包。
为了保证数据正常传输，且接收方由足够的空间获取数据，本实施例对传输数据的长度进行确定，具体可通过描述符确定传输数据的长度，如果传输数据的长度大于预设值，则将传输数据划分为多个子传输数据，使每个子传输数据的长度小于或等于预设值，然后基于目标传输协议分别对各个子传输数据进行封装得到多个子访问数据包，将各个子访问数据包依次发送至FPGA芯片B。
在一些实施例中，将访问数据包发送至第二数字芯片的过程包括：
将第i个子访问数据包发送至第二数字芯片后，当接收到第二数字芯片返回的处理标识信息，将第i+1个子访问数据包发送至第二数字芯片，直至将最后一个子访问数据包发送至第二数字芯片，i=1，2，…，n-1，第n个子访问数据包为最后一个子访问数据包。
可以理解，FPGA芯片B在接收到一个子访问数据包后，对该子访问数据包进行处理或进行缓存都会向FPGA芯片A返回一个处理标识信息，FPGA芯片A接收到处理标识信息后在向FPGA芯片B发送下一个子访问数据包，以此类推，直至发送完所有子访问数据包。
在一些实施例中，数据处理方法还包括：
当接收到访问数据包，解析访问数据包获取传输数据，对传输数据进行处理，得到返回数据；
将返回数据按目标传输协议封装成响应数据包，将响应数据包返回给目标数字芯片，目标数字芯片为发送访问数据包的数字芯片。
在一些实施例中，数据处理方法还包括：
当接收到访问数据包后，缓存访问数据包，并返回处理标识信息至目标数字芯片。
在一些实施例中，当接收到访问数据包，解析访问数据包获取传输数据，对传输数据进行处理，得到返回数据的同时，数据处理方法还包括：
生成中断报文，将中断报文发送至目标数字芯片。
参照图6所示，图6为FPGA芯片B中的数据控制器模块的结构示意图，该数据控制器模块包括数据链路层与网络层、总线聚合拆分模块，中断上报模块、复位解析模块、寄存器读写解析模块、标识符路由写数据解析与读数据返回模块、地址路由写数据解析与读数据返回模块，FPGA芯片B中的数据控制器模块需要解析FPGA芯片A中的数据控制器模块发送的报文或者返回相应的报文即可，除此之外，该FPGA芯片内产生的中断也需要该数据控制器模块传输。
在一些实施例中，FPGA芯片A也可以实现接收访问数据包对访问数据包进行解析并返回响应数据包的操作，也即FPGA芯片B可以实现接收操作命令，根据操作命令得到访问数据包的操作，假设FPGA芯片A中的数据控制器模块为主控模块，假设FPGA芯片B中的数据控制器模块为从控模块，那么可以在FPGA芯片A中和FPGA芯片B中均设置主控模块和从控模块，以使每一FPGA芯片可以根据实际工程需要配置其工作模式，实现不同的主控或从控的功能。
综上所述，本发明在一块硬件板卡上扩展FPGA的逻辑容量，可以使两块FPGA高带宽低延迟通信，两块FPGA应用看到的接口均为标准axis协议，在使用上可以看作同一个FPGA，同一个系统，降低了应用开发复杂度。本发明设计的双FPGA通信协议，是一种高带宽、低延时的基于包交换的点对点通讯技术，协议简单，高效，功能丰富实用，便于用户基于该协议开发。主要应用于嵌入式系统的高速互联，支持芯片到芯片以及板卡到板卡间的高速通讯。
第二方面，请参照图7，图7为本发明所提供的一种数据处理系统的结构示意图，应用于处理系统的第一数字芯片，第一数字芯片为处理系统中多个数字芯片中的任意一个数字芯片，数据处理系统包括：
获取模块71，用于当获取到操作命令，根据操作命令获取传输数据；
处理模块72，用于基于目标传输协议对传输数据进行封装得到访问数据包，并将访问数据包发送至第二数字芯片，以便第二数字芯片返回基于访问数据包得到的响应数据包；第二数字芯片为多个数字芯片中与第一数字芯片对应的数字芯片；
解析模块73，用于解析响应数据包得到第一返回数据，将第一返回数据发送给目标设备。
可见，本实施例中，处理系统包括多个数字芯片，获取到操作命令的数字芯片根据操作命令进行数据搬移得到传输数据，按照目标传输协议对传输协议进行封装得到访问数据包，将访问数据包传输给其他数字芯片进行处理，获取其他数字芯片处理后的响应数据包，解析响应数据包得到第一返回数据发送给目标设备，由至少两个数字芯片完成数据搬移和数据处理，保证数字芯片的逻辑资源充足，满足加速开发应用的要求。
在一些实施例中，获取操作命令的过程包括：
获取第一数字芯片的内部描述符和/或外部描述符；
确定与内部描述符和/或外部描述符对应的操作命令。
在一些实施例中，获取第一数字芯片的外部描述符的过程包括：
获取与目标设备对应的传输总线数据；
基于传输总线数据确定目标设备配置的寄存器值；
将寄存器值转换为外部描述符。
在一些实施例中，解析模块73还用于：
获取第二数字芯片发送的中断报文并解析，得到第二返回数据；
将第二返回数据发送给目标设备。
在一些实施例中，将第二返回数据发送给目标设备的过程包括：
基于预设中断机制将第二返回数据发送给目标设备。
在一些实施例中，预设中断机制为高速串行计算机扩展总线标准的信息信号中断机制。
在一些实施例中，数据处理系统还包括：
监控模块，用于获取第二数字芯片的状态信息；
复位模块，用于当状态信息满足复位条件，生成复位命令；
处理模块72，还用于基于目标传输协议对复位命令进行封装得到复位数据包，将复位数据包发送至第二数字芯片，以便第二数字芯片基于复位数据包执行复位操作。
在一些实施例中，目标传输协议对应的帧头格式包括格式类型字段、当前帧标签字段、转换传输字段、复位号/中断号字段、源标识符字段、目的标识符字段、源路由字段、目的路由字段、位置字段、长度字段、地址字段及保留字段。
在一些实施例中，格式类型包括寄存器写类型、寄存器读类型、存储器写类型、存储器读类型、软复位类型、寄存器读返回类型、读返回数据类型、存储器写完成标签返回包类型及中断类型中的任一种。
在一些实施例中，存储器写类型对应的数据长度至少为1；
和/或，
存储器读类型对应的数据长度至少为1。
在一些实施例中，当格式类型为软复位类型，复位号/中断号字段的值对应复位号，当格式类型为中断类型，复位号/中断号字段的值对应中断号。
在一些实施例中，当源路由字段的值为第一预设值，数据源为标识符路由，当源路由字段的值为第二预设值，数据源为地址路由。
在一些实施例中，当目的路由字段的值为第一预设值，数据目的为标识符路由，当目的路由字段的值为第二预设值，数据目的为地址路由。
在一些实施例中，第二数字芯片返回基于访问数据包得到的响应数据包的过程包括：
第二数字芯片确定访问数据包对应的转换传输字段的值及格式类型字段对应的格式类型；
根据转换传输字段的值和格式类型确定返回类型；
按返回类型返回基于访问数据包得到的响应数据包。
在一些实施例中，根据转换传输字段的值和格式类型确定返回类型的过程包括：
当转换传输字段的值为第二预设值，且格式类型为存储器读类型，确定返回类型为存储器写类型；
和/或，
当转换传输字段的值为第一预设值，确定返回类型为读返回数据类型。
在一些实施例中，数据处理系统包括：
确定模块，用于确定传输数据的长度；
基于目标传输协议对传输数据进行封装得到访问数据包的过程包括：
当长度大于预设值，将传输数据划分为多个子传输数据；
基于目标传输协议对各个子传输数据进行封装得到各个子访问数据包。
在一些实施例中，将访问数据包发送至第二数字芯片的过程包括：
将第i个子访问数据包发送至第二数字芯片后，当接收到第二数字芯片返回的处理标识信息，将第i+1个子访问数据包发送至第二数字芯片，直至将最后一个子访问数据包发送至第二数字芯片，i=1，2，…，n-1，第n个子访问数据包为最后一个子访问数据包。
在一些实施例中，数据处理系统还包括：
响应模块，用于当接收到访问数据包，解析访问数据包获取传输数据，对传输数据进行处理，得到返回数据；将返回数据按目标传输协议封装成响应数据包，将响应数据包返回给目标数字芯片，目标数字芯片为发送访问数据包的数字芯片。
在一些实施例中，数据处理系统还包括：
缓存模块，用于当接收到访问数据包后，缓存访问数据包，并返回处理标识信息至目标数字芯片。
在一些实施例中，数据处理系统还包括：
反馈模块，用于生成中断报文，将中断报文发送至目标数字芯片。
第三方面，本发明还提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时实现如的任意一个实施例所描述的数据处理方法的步骤。
其中，存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机可读命令，该内存储器为非易失性存储介质中的操作系统和计算机可读命令的运行提供环境。处理器执行存储器中保存的计算机程序时，可以实现以下步骤：当获取到操作命令，根据操作命令获取传输数据；基于目标传输协议对传输数据进行封装得到访问数据包，并将访问数据包发送至第二数字芯片，以便第二数字芯片返回基于访问数据包得到的响应数据包；第二数字芯片为多个数字芯片中与第一数字芯片对应的数字芯片；解析响应数据包得到第一返回数据，将第一返回数据发送给目标设备。
可见，本实施例中，处理系统包括多个数字芯片，获取到操作命令的数字芯片根据操作命令进行数据搬移得到传输数据，按照目标传输协议对传输协议进行封装得到访问数据包，将访问数据包传输给其他数字芯片进行处理，获取其他数字芯片处理后的响应数据包，解析响应数据包得到第一返回数据发送给目标设备，由至少两个数字芯片完成数据搬移和数据处理，保证数字芯片的逻辑资源充足，满足加速开发应用的要求。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：获取第一数字芯片的内部描述符和/或外部描述符；确定与内部描述符和/或外部描述符对应的操作命令。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：获取与目标设备对应的传输总线数据；基于传输总线数据确定目标设备配置的寄存器值；将寄存器值转换为外部描述符。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：获取第二数字芯片发送的中断报文并解析，得到第二返回数据；将第二返回数据发送给目标设备。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：基于预设中断机制将第二返回数据发送给目标设备。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：基于预设中断机制将第二返回数据发送给目标设备；预设中断机制为高速串行计算机扩展总线标准的信息信号中断机制。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：获取第二数字芯片的状态信息；当状态信息满足复位条件，生成复位命令；基于目标传输协议对复位命令进行封装得到复位数据包，将复位数据包发送至第二数字芯片，以便第二数字芯片基于复位数据包执行复位操作。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：设置目标传输协议对应的帧头格式包括格式类型字段、当前帧标签字段、转换传输字段、复位号/中断号字段、源标识符字段、目的标识符字段、源路由字段、目的路由字段、位置字段、长度字段、地址字段及保留字段。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：设置格式类型包括寄存器写类型、寄存器读类型、存储器写类型、存储器读类型、软复位类型、寄存器读返回类型、读返回数据类型、存储器写完成标签返回包类型及中断类型中的任一种。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：设置存储器写类型对应的数据长度至少为1；和/或，设置存储器读类型对应的数据长度至少为1。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：当格式类型为软复位类型，设置复位号/中断号字段的值对应复位号，当格式类型为中断类型，设置复位号/中断号字段的值对应中断号。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：当源路由字段的值为第一预设值，设置数据源为标识符路由，当源路由字段的值为第二预设值，设置数据源为地址路由。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：当目的路由字段的值为第一预设值，设置数据目的为标识符路由，当目的路由字段的值为第二预设值，设置数据目的为地址路由。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：第二数字芯片确定访问数据包对应的转换传输字段的值及格式类型字段对应的格式类型；根据转换传输字段的值和格式类型确定返回类型；按返回类型返回基于访问数据包得到的响应数据包。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：当转换传输字段的值为第二预设值，且格式类型为存储器读类型，确定返回类型为存储器写类型；和/或，当转换传输字段的值为第一预设值，确定返回类型为读返回数据类型。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：确定传输数据的长度；当长度大于预设值，将传输数据划分为多个子传输数据；基于目标传输协议对各个子传输数据进行封装得到各个子访问数据包。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：将第i个子访问数据包发送至第二数字芯片后，当接收到第二数字芯片返回的处理标识信息，将第i+1个子访问数据包发送至第二数字芯片，直至将最后一个子访问数据包发送至第二数字芯片，i=1，2，…，n-1，第n个子访问数据包为最后一个子访问数据包。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：当接收到访问数据包，解析访问数据包获取传输数据，对传输数据进行处理，得到返回数据；将返回数据按目标传输协议封装成响应数据包，将响应数据包返回给目标数字芯片，目标数字芯片为发送访问数据包的数字芯片。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：当接收到访问数据包后，缓存访问数据包，并返回处理标识信息至目标数字芯片。
在一些实施例中，处理器执行存储器中保存的计算机子程序时，可以实现以下步骤：生成中断报文，将中断报文发送至目标数字芯片。
在上述实施例的基础上，该电子设备还包括：
输入接口，与处理器相连，用于获取外部导入的计算机程序、参数和命令，经处理器控制保存至存储器中。该输入接口可以与输入装置相连，接收用户手动输入的参数或命令。该输入装置可以是显示屏上覆盖的触摸层，也可以是终端外壳上设置的按键、轨迹球或触控板。
显示单元，与处理器相连，用于显示处理器发送的数据。该显示单元可以为液晶显示屏或者电子墨水显示屏等。
网络端口，与处理器相连，用于与外部各终端设备进行通信连接。该通信连接所采用的通信技术可以为有线通信技术或无线通信技术，如移动高清链接技术（MHL）、通用串行总线（USB）、高清多媒体接口（HDMI）、无线保真技术（WiFi）、蓝牙通信技术、低功耗蓝牙通信技术、基于IEEE802.11s的通信技术等。
第四方面，本发明还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上文任意一个实施例所描述的数据处理方法的步骤。
其中，计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器（Read-OnlyMemory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。该存储介质上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：当获取到操作命令，根据操作命令获取传输数据；基于目标传输协议对传输数据进行封装得到访问数据包，并将访问数据包发送至第二数字芯片，以便第二数字芯片返回基于访问数据包得到的响应数据包；第二数字芯片为多个数字芯片中与第一数字芯片对应的数字芯片；解析响应数据包得到第一返回数据，将第一返回数据发送给目标设备。
可见，本实施例中，处理系统包括多个数字芯片，获取到操作命令的数字芯片根据操作命令进行数据搬移得到传输数据，按照目标传输协议对传输协议进行封装得到访问数据包，将访问数据包传输给其他数字芯片进行处理，获取其他数字芯片处理后的响应数据包，解析响应数据包得到第一返回数据发送给目标设备，由至少两个数字芯片完成数据搬移和数据处理，保证数字芯片的逻辑资源充足，满足加速开发应用的要求。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：获取第一数字芯片的内部描述符和/或外部描述符；确定与内部描述符和/或外部描述符对应的操作命令。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：获取与目标设备对应的传输总线数据；基于传输总线数据确定目标设备配置的寄存器值；将寄存器值转换为外部描述符。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：获取第二数字芯片发送的中断报文并解析，得到第二返回数据；将第二返回数据发送给目标设备。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：基于预设中断机制将第二返回数据发送给目标设备。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：基于预设中断机制将第二返回数据发送给目标设备；预设中断机制为高速串行计算机扩展总线标准的信息信号中断机制。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：获取第二数字芯片的状态信息；当状态信息满足复位条件，生成复位命令；基于目标传输协议对复位命令进行封装得到复位数据包，将复位数据包发送至第二数字芯片，以便第二数字芯片基于复位数据包执行复位操作。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：设置目标传输协议对应的帧头格式包括格式类型字段、当前帧标签字段、转换传输字段、复位号/中断号字段、源标识符字段、目的标识符字段、源路由字段、目的路由字段、位置字段、长度字段、地址字段及保留字段。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：设置格式类型包括寄存器写类型、寄存器读类型、存储器写类型、存储器读类型、软复位类型、寄存器读返回类型、读返回数据类型、存储器写完成标签返回包类型及中断类型中的任一种。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：设置存储器写类型对应的数据长度至少为1；和/或，设置存储器读类型对应的数据长度至少为1。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：当格式类型为软复位类型，设置复位号/中断号字段的值对应复位号，当格式类型为中断类型，设置复位号/中断号字段的值对应中断号。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：当源路由字段的值为第一预设值，设置数据源为标识符路由，当源路由字段的值为第二预设值，设置数据源为地址路由。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：当目的路由字段的值为第一预设值，设置数据目的为标识符路由，当目的路由字段的值为第二预设值，设置数据目的为地址路由。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：第二数字芯片确定访问数据包对应的转换传输字段的值及格式类型字段对应的格式类型；根据转换传输字段的值和格式类型确定返回类型；按返回类型返回基于访问数据包得到的响应数据包。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：当转换传输字段的值为第二预设值，且格式类型为存储器读类型，确定返回类型为存储器写类型；和/或，当转换传输字段的值为第一预设值，确定返回类型为读返回数据类型。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：确定传输数据的长度；当长度大于预设值，将传输数据划分为多个子传输数据；基于目标传输协议对各个子传输数据进行封装得到各个子访问数据包。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：将第i个子访问数据包发送至第二数字芯片后，当接收到第二数字芯片返回的处理标识信息，将第i+1个子访问数据包发送至第二数字芯片，直至将最后一个子访问数据包发送至第二数字芯片，i=1，2，…，n-1，第n个子访问数据包为最后一个子访问数据包。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：当接收到访问数据包，解析访问数据包获取传输数据，对传输数据进行处理，得到返回数据；将返回数据按目标传输协议封装成响应数据包，将响应数据包返回给目标数字芯片，目标数字芯片为发送访问数据包的数字芯片。
在一些实施例中计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：当接收到访问数据包后，缓存访问数据包，并返回处理标识信息至目标数字芯片。
在一些实施例中，计算机可读存储介质中存储的计算机子程序被处理器执行时，具体可以实现以下步骤：生成中断报文，将中断报文发送至目标数字芯片。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (23)
1.一种数据处理方法，其特征在于，应用于处理系统的第一数字芯片，所述第一数字芯片为所述处理系统中多个数字芯片中的任意一个所述数字芯片，所述数据处理方法包括：
当获取到操作命令，根据所述操作命令获取传输数据；
基于目标传输协议对所述传输数据进行封装得到访问数据包，并将所述访问数据包发送至第二数字芯片，以便所述第二数字芯片返回基于所述访问数据包得到的响应数据包；所述第二数字芯片为多个所述数字芯片中与所述第一数字芯片对应的所述数字芯片；
解析所述响应数据包得到第一返回数据，将所述第一返回数据发送给目标设备。
2.根据权利要求1所述的数据处理方法，其特征在于，获取操作命令的过程包括：
获取所述第一数字芯片的内部描述符和/或外部描述符；
确定与所述内部描述符和/或所述外部描述符对应的操作命令。
3.根据权利要求2所述的数据处理方法，其特征在于，获取所述第一数字芯片的外部描述符的过程包括：
获取与所述目标设备对应的传输总线数据；
基于所述传输总线数据确定所述目标设备配置的寄存器值；
将所述寄存器值转换为外部描述符。
4.根据权利要求1所述的数据处理方法，其特征在于，所述数据处理方法还包括：
获取所述第二数字芯片发送的中断报文并解析，得到第二返回数据；
将所述第二返回数据发送给所述目标设备。
5.根据权利要求4所述的数据处理方法，其特征在于，将所述第二返回数据发送给所述目标设备的过程包括：
基于预设中断机制将所述第二返回数据发送给目标设备。
6.根据权利要求5所述的数据处理方法，其特征在于，所述预设中断机制为高速串行计算机扩展总线标准的信息信号中断机制。
7.根据权利要求1所述的数据处理方法，其特征在于，所述数据处理方法还包括：
获取所述第二数字芯片的状态信息；
当所述状态信息满足复位条件，生成复位命令；
基于所述目标传输协议对所述复位命令进行封装得到复位数据包，将所述复位数据包发送至所述第二数字芯片，以便所述第二数字芯片基于所述复位数据包执行复位操作。
8.根据权利要求1所述的数据处理方法，其特征在于，所述目标传输协议对应的帧头格式包括格式类型字段、当前帧标签字段、转换传输字段、复位号/中断号字段、源标识符字段、目的标识符字段、源路由字段、目的路由字段、位置字段、长度字段、地址字段及保留字段。
9.根据权利要求8所述的数据处理方法，其特征在于，格式类型包括寄存器写类型、寄存器读类型、存储器写类型、存储器读类型、软复位类型、寄存器读返回类型、读返回数据类型、存储器写完成标签返回包类型及中断类型中的任一种。
10.根据权利要求9所述的数据处理方法，其特征在于，所述存储器写类型对应的数据长度至少为1；
和/或，
所述存储器读类型对应的数据长度至少为1。
11.根据权利要求9所述的数据处理方法，其特征在于，当所述格式类型为所述软复位类型，所述复位号/中断号字段的值对应复位号，当所述格式类型为所述中断类型，所述复位号/中断号字段的值对应中断号。
12.根据权利要求9所述的数据处理方法，其特征在于，当所述源路由字段的值为第一预设值，数据源为标识符路由，当所述源路由字段的值为第二预设值，所述数据源为地址路由。
13.根据权利要求9所述的数据处理方法，其特征在于，当所述目的路由字段的值为第一预设值，所述数据目的为标识符路由，当所述目的路由字段的值为第二预设值，所述数据目的为地址路由。
14.根据权利要求9所述的数据处理方法，其特征在于，所述第二数字芯片返回基于所述访问数据包得到的响应数据包的过程包括：
所述第二数字芯片确定所述访问数据包对应的转换传输字段的值及格式类型字段对应的格式类型；
根据所述转换传输字段的值和所述格式类型确定返回类型；
按所述返回类型返回基于所述访问数据包得到的响应数据包。
15.根据权利要求14所述的数据处理方法，其特征在于，根据所述转换传输字段的值和所述格式类型确定返回类型的过程包括：
当所述转换传输字段的值为第二预设值，且所述格式类型为存储器读类型，确定所述返回类型为所述存储器写类型；
和/或，
当所述转换传输字段的值为第一预设值，确定所述返回类型为所述读返回数据类型。
16.根据权利要求8所述的数据处理方法，其特征在于，根据所述操作命令获取传输数据之后，所述数据处理方法包括：
确定所述传输数据的长度；
基于目标传输协议对所述传输数据进行封装得到访问数据包的过程包括：
当所述长度大于预设值，将所述传输数据划分为多个子传输数据；
基于所述目标传输协议对各个所述子传输数据进行封装得到各个子访问数据包。
17.根据权利要求16所述的数据处理方法，其特征在于，将所述访问数据包发送至第二数字芯片的过程包括：
将第i个子访问数据包发送至第二数字芯片后，当接收到所述第二数字芯片返回的处理标识信息，将第i+1个子访问数据包发送至所述第二数字芯片，直至将最后一个子访问数据包发送至所述第二数字芯片，i=1，2，…，n-1，第n个所述子访问数据包为所述最后一个子访问数据包。
18.根据权利要求1-17任意一项所述的数据处理方法，其特征在于，所述数据处理方法还包括：
当所述第一数字芯片处于从控工作模式，若接收到目标数字芯片发送的访问数据包，解析所述访问数据包获取所述传输数据，对所述传输数据进行处理，得到返回数据；
将所述返回数据按所述目标传输协议封装成响应数据包，将所述响应数据包返回给目标数字芯片，所述目标数字芯片为向所述第一数字芯片发送访问数据包的其他第一数字芯片。
19.根据权利要求18所述的数据处理方法，其特征在于，所述数据处理方法还包括：
当接收到所述访问数据包后，缓存所述访问数据包，并返回处理标识信息至所述目标数字芯片。
20.根据权利要求18所述的数据处理方法，其特征在于，所述若接收到目标数字芯片发送的访问数据包，解析所述访问数据包获取所述传输数据，对所述传输数据进行处理，得到返回数据的同时，所述数据处理方法还包括：
生成中断报文，将所述中断报文发送至所述目标数字芯片。
21.一种数据处理系统，其特征在于，应用于处理系统的第一数字芯片，所述第一数字芯片为所述处理系统中多个数字芯片中的任意一个所述数字芯片，所述数据处理系统包括：
获取模块，用于当获取到操作命令，根据所述操作命令获取传输数据；
处理模块，用于基于目标传输协议对所述传输数据进行封装得到访问数据包，并将所述访问数据包发送至第二数字芯片，以便所述第二数字芯片返回基于所述访问数据包得到的响应数据包；所述第二数字芯片为多个所述数字芯片中与所述第一数字芯片对应的所述数字芯片；
解析模块，用于解析所述响应数据包得到第一返回数据，将所述第一返回数据发送给目标设备。
22.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1-20任意一项所述的数据处理方法的步骤。
23.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1-20任意一项所述的数据处理方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310961853.0A CN116684506B (zh) | 2023-08-02 | 2023-08-02 | 数据处理方法、系统、电子设备及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310961853.0A CN116684506B (zh) | 2023-08-02 | 2023-08-02 | 数据处理方法、系统、电子设备及计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116684506A CN116684506A (zh) | 2023-09-01 |
| CN116684506B true CN116684506B (zh) | 2023-11-07 |
Family
ID=87782298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310961853.0A Active CN116684506B (zh) | 2023-08-02 | 2023-08-02 | 数据处理方法、系统、电子设备及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116684506B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102495568A (zh) * | 2011-12-05 | 2012-06-13 | 南京大学 | 基于四片fpga的验证片上网络多核处理器的开发板 |
| CN102508808A (zh) * | 2011-11-14 | 2012-06-20 | 北京北大众志微系统科技有限责任公司 | 一种实现主芯片与扩展芯片通信的系统及方法 |
| CN107493245A (zh) * | 2017-09-22 | 2017-12-19 | 锐捷网络股份有限公司 | 交换机的板卡以及数据流转发方法 |
| CN108092753A (zh) * | 2017-12-15 | 2018-05-29 | 北京航天测控技术有限公司 | 一种采用硬件内存搬移同步的热备冗余系统 |
| CN108737259A (zh) * | 2018-05-08 | 2018-11-02 | 平安证券股份有限公司 | 网关设备、数据传输方法及存储介质 |
| CN111262917A (zh) * | 2020-01-13 | 2020-06-09 | 苏州浪潮智能科技有限公司 | 一种基于fpga云平台的远端数据搬移装置和方法 |
| CN114579487A (zh) * | 2022-03-10 | 2022-06-03 | 上海登临科技有限公司 | 一种计算芯片、电子设备及计算芯片间的数据传输方法 |
| CN115129657A (zh) * | 2022-06-27 | 2022-09-30 | 苏州浪潮智能科技有限公司 | 一种可编程逻辑资源扩展装置和服务器 |
| CN115344527A (zh) * | 2022-10-18 | 2022-11-15 | 上海特高信息技术有限公司 | 一种基于fpga的高速行情数据缓存方法 |
| CN115454757A (zh) * | 2022-09-23 | 2022-12-09 | 上海金卓科技有限公司 | 芯片总线调试装置及方法、soc芯片、计算设备、介质 |
| CN116069711A (zh) * | 2023-04-07 | 2023-05-05 | 浪潮电子信息产业股份有限公司 | 直接内存访问控制器、异构设备、内存访问方法及介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105243344B (zh) * | 2015-11-02 | 2020-09-01 | 上海兆芯集成电路有限公司 | 具有硬盘加密功能的芯片组以及主机控制器 |
| CN112860612B (zh) * | 2021-02-05 | 2022-09-16 | 中国电子科技集团公司第五十八研究所 | 互联裸芯与mpu的接口系统及其通信方法 |
-
2023
- 2023-08-02 CN CN202310961853.0A patent/CN116684506B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102508808A (zh) * | 2011-11-14 | 2012-06-20 | 北京北大众志微系统科技有限责任公司 | 一种实现主芯片与扩展芯片通信的系统及方法 |
| CN102495568A (zh) * | 2011-12-05 | 2012-06-13 | 南京大学 | 基于四片fpga的验证片上网络多核处理器的开发板 |
| CN107493245A (zh) * | 2017-09-22 | 2017-12-19 | 锐捷网络股份有限公司 | 交换机的板卡以及数据流转发方法 |
| CN108092753A (zh) * | 2017-12-15 | 2018-05-29 | 北京航天测控技术有限公司 | 一种采用硬件内存搬移同步的热备冗余系统 |
| CN108737259A (zh) * | 2018-05-08 | 2018-11-02 | 平安证券股份有限公司 | 网关设备、数据传输方法及存储介质 |
| CN111262917A (zh) * | 2020-01-13 | 2020-06-09 | 苏州浪潮智能科技有限公司 | 一种基于fpga云平台的远端数据搬移装置和方法 |
| CN114579487A (zh) * | 2022-03-10 | 2022-06-03 | 上海登临科技有限公司 | 一种计算芯片、电子设备及计算芯片间的数据传输方法 |
| CN115129657A (zh) * | 2022-06-27 | 2022-09-30 | 苏州浪潮智能科技有限公司 | 一种可编程逻辑资源扩展装置和服务器 |
| CN115454757A (zh) * | 2022-09-23 | 2022-12-09 | 上海金卓科技有限公司 | 芯片总线调试装置及方法、soc芯片、计算设备、介质 |
| CN115344527A (zh) * | 2022-10-18 | 2022-11-15 | 上海特高信息技术有限公司 | 一种基于fpga的高速行情数据缓存方法 |
| CN116069711A (zh) * | 2023-04-07 | 2023-05-05 | 浪潮电子信息产业股份有限公司 | 直接内存访问控制器、异构设备、内存访问方法及介质 |
Non-Patent Citations (2)
| Title |
|---|
| Akihiro Fukuhara ; Soichiro Shohata ; Hiroaki Nishi.FPGA Context-based Live Migration Maintaining Network Consistency.2020 Eighth International Symposium on Computing and Networking Workshops (CANDARW).2021,全文. * |
| 易冬柏 ; 陈恒 ; 何乐年.嵌入式神经网络加速器及SoC芯片.仪器仪表学报.2021,全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116684506A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120303846A1 (en) | Method for implementing audio transmission and mobile terminal | |
| CN103888293A (zh) | 多通道fc网络数据仿真系统的数据通道调度方法 | |
| CN116069711B (zh) | 直接内存访问控制器、异构设备、内存访问方法及介质 | |
| US20220358075A1 (en) | Pcie-based data transmission method and apparatus | |
| CN115657553A (zh) | Pcie拓扑和pcie设备模拟方法、装置、设备及介质 | |
| CN112131155A (zh) | 一种高扩展性的基于fpga的pcie事务层传输方法 | |
| US10216664B2 (en) | Remote resource access method and switching device | |
| CN114490467B (zh) | 一种多核网络处理器的报文处理dma系统及方法 | |
| CN105512005A (zh) | 控制/远程节点与总线监控节点同步工作的电路及方法 | |
| CN114244915A (zh) | 一种支持多种协议的数据传输方法、装置及存储介质 | |
| CN116185499B (zh) | 寄存器数据传输方法、寄存器缓存模块、智能设备和介质 | |
| CN112328520B (zh) | 一种pcie设备、基于pcie设备的数据传输方法和系统 | |
| CN113010381A (zh) | 一种部件管理的方法和设备 | |
| CN116684506B (zh) | 数据处理方法、系统、电子设备及计算机可读存储介质 | |
| CN115904259B (zh) | 非易失性存储器标准NVMe指令的处理方法及相关装置 | |
| CN113691466A (zh) | 一种数据的传输方法、智能网卡、计算设备及存储介质 | |
| CN112328519B (zh) | 一种pcie设备、基于sr-iov的数据包有序传输方法和系统 | |
| CN114281499A (zh) | 一种总线互连时的中断传递处理方法及系统 | |
| CN113609041A (zh) | 一种数据传输方法及系统 | |
| CN112637027B (zh) | 基于uart的帧边界界定装置及发送方法和接收方法 | |
| CN118138558B (zh) | 基于直接内存访问的报文发包方法、计算机设备及介质 | |
| CN117971135B (zh) | 存储设备的访问方法、装置、存储介质和电子设备 | |
| WO2024198573A1 (zh) | 一种流量控制方法、装置及系统 | |
| US20240045827A1 (en) | Management system, processing chip, apparatus, device, and method | |
| Song et al. | Design of Communication Software Based on FC-AE-ASM Protocol |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |