CN114553776B - 一种信号乱序控制与速率自适应的传输装置及其传输方法 - Google Patents

一种信号乱序控制与速率自适应的传输装置及其传输方法 Download PDF

Info

Publication number
CN114553776B
CN114553776B CN202210190453.XA CN202210190453A CN114553776B CN 114553776 B CN114553776 B CN 114553776B CN 202210190453 A CN202210190453 A CN 202210190453A CN 114553776 B CN114553776 B CN 114553776B
Authority
CN
China
Prior art keywords
module
read
disorder
data
rate self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210190453.XA
Other languages
English (en)
Other versions
CN114553776A (zh
Inventor
袁结全
罗仁昌
陈世伟
胡裕赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Forward Industrial Co Ltd
Original Assignee
Shenzhen Forward Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Forward Industrial Co Ltd filed Critical Shenzhen Forward Industrial Co Ltd
Priority to CN202210190453.XA priority Critical patent/CN114553776B/zh
Publication of CN114553776A publication Critical patent/CN114553776A/zh
Application granted granted Critical
Publication of CN114553776B publication Critical patent/CN114553776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6245—Modifications to standard FIFO or LIFO
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种信号乱序控制与速率自适应的传输装置及其传输方法，其装置包括速率自适应模块、请求发送模块、外部主机模块、数据接收模块和乱序控制模块；速率自适应模块用于根据不同的TAG字段区分读请求，并根据乱序控制模块的剩余缓存和存储TAG字段的先进先出队列进行速率自适应；请求发送模块用于将读请求发送至外部主机模块；外部主机模块用于发送对应的读数据至数据接收模块；数据接收模块用于将读数据发送至乱序控制模块；乱序控制模块用于进行乱序分流和二级缓存。本发明的传输装置解决了数据的乱序与速率自适应问题，同时在乱序分流缓存的基础上采用了二级缓存模块，减小了系统的缓存压力，具有结构简单和速率自适应等优势。

Description

一种信号乱序控制与速率自适应的传输装置及其传输方法
技术领域
本发明属于数字通信技术领域，具体涉及一种信号乱序控制与速率自适应的传输装置及其传输方法。
背景技术
在PCIE高速数据传输系统设备中，由于总线速率较高，一般都会通过控制读请求的发送频率来进行速率控制，同时由于数据报文存在乱序和分片的情况，因此这里就涉及到了乱序与速率控制的处理问题。目前很多技术都是将不同的TAG请求数据存放于不同的缓存空间中，但是当TAG类别很多时，就会使用大量的缓存空间，对设备的缓存空间要求较高；同时还有些设备一次发送固定数量的读请求，然而这种技术会导致请求回来的读数据存在突发，从而导致后级数据不连续。
发明内容
本发明的目的是为了解决数据的乱序与速率自适应的问题，提出了一种信号乱序控制与速率自适应的传输装置及其传输方法。
本发明的技术方案是：一种信号乱序控制与速率自适应的传输装置包括速率自适应模块、请求发送模块、外部主机模块、数据接收模块和乱序控制模块；
速率自适应模块包括读请求子模块；读请求子模块用于发送读请求；速率自适应模块用于根据不同的TAG字段区分读请求，并根据乱序控制模块的剩余缓存和存储TAG字段的先进先出队列进行速率自适应；
请求发送模块用于将速率自适应模块产生的读请求发送至外部主机模块；
外部主机模块用于根据接收的读请求，发送对应的读数据至数据接收模块；
数据接收模块用于接收从外部主机模块发送的读数据，并将读数据发送至乱序控制模块；
乱序控制模块用于对接收的读数据依次进行乱序分流和二级缓存，并将二级缓存调度后的TAG字段存入先进先出队列中供速率自适应模块发送读请求。
进一步地，乱序控制模块包括缓存子模块；缓存子模块用于进行二级缓存。
本发明的有益效果是：本发明的传输装置解决了数据的乱序与速率自适应问题，同时在乱序分流缓存的基础上采用了二级缓存模块，减小了系统的缓存压力，具有结构简单和速率自适应等优势。
基于以上系统，本发明还提出一种信号乱序控制与速率自适应的传输方法，包括以下步骤：
S1：利用速率自适应模块中的读请求子模块发送连续的读请求，并进入等待模式，利用请求发送模块将产生的读请求发送至外部主机模块；
S2：根据接收的读请求，利用外部主机模块发送对应的读数据至数据接收模块，并利用数据接收模块接收外部主机模块发送的读数据；
S3：根据读数据的TAG字段，利用乱序分流技术将读数据存入乱序控制模块的8路缓存中；
S4：利用二级缓存技术将8路缓存调度为1路缓存；
S5：利用乱序控制模块的缓存子模块提取调度后的读数据中的TAG字段，并将其写入速率控制模块中存储TAG字段的先进先出队列中；
S6：利用进入等待模块的读请求子模块检测缓存子模块是否存在可用缓存空间且存储TAG字段的先进先出队列中是否存在可用的TAG字段，若是，则从先进先出队列中读出TAG字段并发起新的读请求，否则读请求子模块保持等待模式，直到可以发起新的读请求。
进一步地，步骤S3中，利用乱序分流技术将读数据按照接收顺序依次存入乱序控制模块的8路缓存中的具体方法为：按照读数据的接收顺序，依次将其存入乱序控制模块的8路缓存中。
进一步地，步骤S4中，利用二级缓存技术进行调度的具体方法为：在检测到8路缓存中存在完成的数据报文时，以包为单位，利用缓存子模块进行均匀调度。
本发明的有益效果是：
(1)本发明的传输方法利用速率自适应方法，可根据设备的处理能力，动态的调整发起读请求的频率，具有灵活性高和动态调整速度快的优点。
(2)本发明的传输方法利用乱序分流技术，可将同一时间段内处于乱序的多个不同TAG数据包，分别存入8个缓存中，具有缓存空间小、处理能力快的优点。
(3)本发明的传输方法利用二级缓存技术，可吸收数据突发，保证了后级数据报文的连续性。
附图说明
图1为信号乱序控制与速率自适应的传输装置的结构图；
图2为信号乱序控制与速率自适应的传输方法的流程图。
具体实施方式
下面结合附图对本发明的实施例作进一步的说明。
在描述本发明的具体实施例之前，为使本发明的方案更加清楚完整，首先对本发明中出现的缩略语和关键术语定义进行说明：
TAG FIFO：存储TAG字段的先进先出队列。
如图1所示，本发明提供了一种信号乱序控制与速率自适应的传输装置，包括速率自适应模块、请求发送模块、外部主机模块、数据接收模块和乱序控制模块；
速率自适应模块包括读请求子模块；读请求子模块用于发送读请求；速率自适应模块用于根据不同的TAG字段区分读请求，并根据乱序控制模块的剩余缓存和存储TAG字段的先进先出队列进行速率自适应；读请求可连续发送；
请求发送模块用于将速率自适应模块产生的读请求发送至外部主机模块；
外部主机模块用于根据接收的读请求，发送对应的读数据至数据接收模块；
数据接收模块用于接收从外部主机模块发送的读数据，并将读数据发送至乱序控制模块；
乱序控制模块用于对接收的读数据依次进行乱序分流和二级缓存，并将二级缓存调度后的TAG字段存入先进先出队列中供速率自适应模块发送读请求。
在本发明实施例中，如图1所示，述乱序控制模块包括缓存子模块；缓存子模块用于进行二级缓存。
使用乱序分流技术，对接收到的数据使用TAG分流缓存的方法，进行分片和乱序的处理；使用二级缓存实现对TAG分流后的0-7个缓存实现均匀调度，并将调度后的TAG字段存入TAG FIFO中供速率自适应模块发送读请求。
基于以上系统，本发明还提出一种信号乱序控制与速率自适应的传输方法，如图1所示，包括以下步骤：
S1：利用速率自适应模块中的读请求子模块发送连续的读请求，并进入等待模式，利用请求发送模块将产生的读请求发送至外部主机模块；
读请求次数为N次(依次对应TAG0-TAGN-1)，发送完N个读请求后读请求模块进入等待模式；
S2：根据接收的读请求，利用外部主机模块发送对应的读数据至数据接收模块，并利用数据接收模块接收外部主机模块发送的读数据；
S3：根据读数据的TAG字段，利用乱序分流技术将读数据存入乱序控制模块的8路缓存中；
S4：利用二级缓存技术将8路缓存调度为1路缓存；同时可以吸收线路上的数据突发；
S5：利用乱序控制模块的缓存子模块提取调度后的读数据中的TAG字段，并将其写入速率控制模块中存储TAG字段的先进先出队列中；
S6：利用进入等待模块的读请求子模块检测缓存子模块是否存在可用缓存空间且存储TAG字段的先进先出队列中是否存在可用的TAG字段，若是，则从先进先出队列中读出TAG字段并发起新的读请求，否则读请求子模块保持等待模式，直到可以发起新的读请求。剩余1/4缓存空间表示可用。
在本发明实施例中，利用二级缓存技术与速率控制模块，可以实现动态的调整线路上的速率，保证线路上读请求的利用率达到最高，同时也保证了后级数据的连续。
设备启动初始化后，读请求模块首先会连续发送N个读请求分别对应标记TAG0-TAGN-1，当发送完N个请求后读请求模块进入等待模式；数据接收模块接收到一开始发送的TAG0-TAGN-1的读请求，然后经过乱序分流技术后，由缓存模块将接收到的TAG字段存入到TAG FIFO中，同时缓存模块还会给出一个满指示信号；读请求模块进入等待模式后，此时如果缓存模块非满，同时TAG FIFO中有TAG字段时，将会从TAG FIFO中读出TAG标签作为读请求TAG。
这样可以保证线路上不会存在相同的两个TAG，同时会对乱序后的TAG进行重排，提高了线路上的带宽利用率。
在本发明实施例中，步骤S3中，利用乱序分流技术将读数据按照接收顺序依次存入乱序控制模块的8路缓存中的具体方法为：按照读数据的接收顺序，依次将其存入乱序控制模块的8路缓存中。
由于PCIE总线的乱序特性，因此需要做乱序处理，本发明中采用乱序分流技术，根据数据报文中的TAG字段，将多个TAG字段按照先后顺序存入到0-7个缓存中。
采用八个缓存(缓存0-7)最大可以支持同时处于8个乱序的读数据，这里使用16个读数据报文(例如：按照读数据返回的先后顺序标记为D0-D15)为例详细的说明乱序分流技术的特点。当设备启动后按照读数据返回的先后顺序依次存入缓存0-7中，读数据返回的先后顺序D0-D7分别对应存入缓存0-7中，D8-D15分别对应存入缓存8-15中。例如：第一次返回D0报文的第一个分片，此时将报文存入缓存0中；第二次返回D1报文的第一个分片，此时将报文存入缓存1中；第三次返回D0报文的第二个分片，此时将报文存入缓存0中；按照如上方法依次缓存，直到将分片和乱序的整个报文接收完毕。
在本发明实施例中，步骤S4中，利用二级缓存技术进行调度的具体方法为：在检测到8路缓存中存在完成的数据报文时，以包为单位，利用缓存子模块进行均匀调度。
在乱序分流的8个缓存后，增加一个二级缓存，当检测到前级的缓存0-7中存在有一个完整的数据报文时，缓存模块对8个缓存实现以包为单位的均匀调度，并吸收高速总线上的突发，保证后级数据连续不断，同时还会提取出处理完毕的TAG写入TAG FIFO中以供发送端使用。
本发明的工作原理及过程为：利用速率自适应模块，根据反馈回来的TAG字段和缓存模块发起读请求；使用乱序控制模块缓存和调度接收数据，最后将数据发送给到后级，从而实现乱序控制与速率自适应的功能。
本发明的有益效果为：
(1)本发明的传输装置解决了数据的乱序与速率自适应问题，同时在乱序分流缓存的基础上采用了二级缓存模块，减小了系统的缓存压力，具有结构简单和速率自适应等优势。
(2)本发明的传输方法利用速率自适应方法，可根据设备的处理能力，动态的调整发起读请求的频率，具有灵活性高和动态调整速度快的优点。
(3)本发明的传输方法利用乱序分流技术，可将同一时间段内处于乱序的多个不同TAG数据包，分别存入8个缓存中，具有缓存空间小、处理能力快的优点。
(4)本发明的传输方法利用二级缓存技术，可吸收数据突发，保证了后级数据报文的连续性。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种信号乱序控制与速率自适应的传输方法，其信号乱序控制与速率自适应的传输装置包括速率自适应模块、请求发送模块、外部主机模块、数据接收模块和乱序控制模块；所述速率自适应模块包括读请求子模块；所述读请求子模块用于发送读请求；所述速率自适应模块用于根据不同的TAG字段区分读请求，并根据乱序控制模块的剩余缓存和存储TAG字段的先进先出队列进行速率自适应；所述请求发送模块用于将速率自适应模块产生的读请求发送至外部主机模块；所述外部主机模块用于根据接收的读请求，发送对应的读数据至数据接收模块；所述数据接收模块用于接收从外部主机模块发送的读数据，并将读数据发送至乱序控制模块；所述乱序控制模块用于对接收的读数据依次进行乱序分流和二级缓存，并将二级缓存调度后的TAG字段存入先进先出队列中供速率自适应模块发送读请求，所述乱序控制模块包括缓存子模块；所述缓存子模块用于进行二级缓存，其特征在于，包括以下步骤：
S1：利用速率自适应模块中的读请求子模块发送连续的读请求，并进入等待模式，利用请求发送模块将产生的读请求发送至外部主机模块；
S2：根据接收的读请求，利用外部主机模块发送对应的读数据至数据接收模块，并利用数据接收模块接收外部主机模块发送的读数据；
S3：根据读数据的TAG字段，利用乱序分流技术将读数据存入乱序控制模块的8路缓存中；
S4：利用二级缓存技术将8路缓存调度为1路缓存；
S5：利用乱序控制模块的缓存子模块提取调度后的读数据中的TAG字段，并将其写入速率控制模块中存储TAG字段的先进先出队列中；
S6：利用进入等待模块的读请求子模块检测缓存子模块是否存在可用缓存空间且存储TAG字段的先进先出队列中是否存在可用的TAG字段，若是，则从先进先出队列中读出TAG字段并发起新的读请求，否则读请求子模块保持等待模式，直到可以发起新的读请求。
2.根据权利要求1所述的信号乱序控制与速率自适应的传输方法，其特征在于，所述步骤S3中，利用乱序分流技术将读数据按照接收顺序依次存入乱序控制模块的8路缓存中的具体方法为：按照读数据的接收顺序，依次将其存入乱序控制模块的8路缓存中。
3.根据权利要求1所述的信号乱序控制与速率自适应的传输方法，其特征在于，所述步骤S4中，利用二级缓存技术进行调度的具体方法为：在检测到8路缓存中存在完成的数据报文时，以包为单位，利用缓存子模块进行均匀调度。
CN202210190453.XA 2022-02-28 2022-02-28 一种信号乱序控制与速率自适应的传输装置及其传输方法 Active CN114553776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210190453.XA CN114553776B (zh) 2022-02-28 2022-02-28 一种信号乱序控制与速率自适应的传输装置及其传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210190453.XA CN114553776B (zh) 2022-02-28 2022-02-28 一种信号乱序控制与速率自适应的传输装置及其传输方法

Publications (2)

Publication Number Publication Date
CN114553776A CN114553776A (zh) 2022-05-27
CN114553776B true CN114553776B (zh) 2023-10-10

Family

ID=81662295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210190453.XA Active CN114553776B (zh) 2022-02-28 2022-02-28 一种信号乱序控制与速率自适应的传输装置及其传输方法

Country Status (1)

Country Link
CN (1) CN114553776B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117724833B (zh) * 2023-12-06 2024-05-28 无锡众星微系统技术有限公司 一种基于流属性的PCIe tag缓存自适应资源分配方法和装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8738860B1 (en) * 2010-10-25 2014-05-27 Tilera Corporation Computing in parallel processing environments
CN205263799U (zh) * 2015-12-11 2016-05-25 中国航空工业集团公司西安航空计算技术研究所 一种PCIe链路乱序响应包的处理电路
CN105681222A (zh) * 2016-03-03 2016-06-15 深圳市同创国芯电子有限公司 一种数据接收缓存方法、装置及通信系统
CN107766270A (zh) * 2017-10-20 2018-03-06 深圳市风云实业有限公司 用于PCIe设备的数据读取管理方法及装置
CN111651396A (zh) * 2020-04-26 2020-09-11 尧云科技(西安)有限公司 一种优化的pcie完成包乱序管理电路实现方法
CN112035898A (zh) * 2020-08-20 2020-12-04 郑州信大捷安信息技术股份有限公司 多节点多通道高速并行处理方法及系统
CN112131155A (zh) * 2020-09-29 2020-12-25 中国船舶重工集团公司第七二四研究所 一种高扩展性的基于fpga的pcie事务层传输方法
CN112181887A (zh) * 2019-07-05 2021-01-05 迈普通信技术股份有限公司 数据传输方法及装置
CN113204515A (zh) * 2021-06-02 2021-08-03 郑州信大捷安信息技术股份有限公司 Pcie应用层数据接收过程中的流控系统及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110246686A1 (en) * 2010-04-01 2011-10-06 Cavanagh Jr Edward T Apparatus and system having pci root port and direct memory access device functionality

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8738860B1 (en) * 2010-10-25 2014-05-27 Tilera Corporation Computing in parallel processing environments
CN205263799U (zh) * 2015-12-11 2016-05-25 中国航空工业集团公司西安航空计算技术研究所 一种PCIe链路乱序响应包的处理电路
CN105681222A (zh) * 2016-03-03 2016-06-15 深圳市同创国芯电子有限公司 一种数据接收缓存方法、装置及通信系统
CN107766270A (zh) * 2017-10-20 2018-03-06 深圳市风云实业有限公司 用于PCIe设备的数据读取管理方法及装置
CN112181887A (zh) * 2019-07-05 2021-01-05 迈普通信技术股份有限公司 数据传输方法及装置
CN111651396A (zh) * 2020-04-26 2020-09-11 尧云科技(西安)有限公司 一种优化的pcie完成包乱序管理电路实现方法
CN112035898A (zh) * 2020-08-20 2020-12-04 郑州信大捷安信息技术股份有限公司 多节点多通道高速并行处理方法及系统
CN112131155A (zh) * 2020-09-29 2020-12-25 中国船舶重工集团公司第七二四研究所 一种高扩展性的基于fpga的pcie事务层传输方法
CN113204515A (zh) * 2021-06-02 2021-08-03 郑州信大捷安信息技术股份有限公司 Pcie应用层数据接收过程中的流控系统及方法

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
"Ozone (O3): An out-of-order flash memory controller architecture";EH Nam等;《IEEE》;全文 *
"基于PCIe总线的髙速数据传输技术研究";彭涛;《中国优秀硕士学位论文全文数据库》;全文 *
"基于PCIe接口的高速数据传输系统技术研究";都乐;《中国优秀硕士学位论文全文数据库》;全文 *
"Ozone (O3): An out-of-order flash memory controller architecture";EH Nam;《IEEE》;全文 *
PCIE交换芯片的交换核心设计;赵姣;;中国集成电路(第Z2期);全文 *
基于FPGA的DMA数据传输系统设计;王炳辉;何小海;卿粼波;熊淑华;;电子设计工程(第08期);全文 *
赵姣 ; .PCIE交换芯片的交换核心设计.中国集成电路.2020,(Z2),全文. *

Also Published As

Publication number Publication date
CN114553776A (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN111694785B (zh) 反馈型的uart自适应波特率系统及自适应波特率方法
US6615282B1 (en) Adaptive messaging
US9459829B2 (en) Low latency first-in-first-out (FIFO) buffer
CN114553776B (zh) 一种信号乱序控制与速率自适应的传输装置及其传输方法
WO2011026353A1 (zh) 一种路由交换设备及其数据缓存的方法
CN105635005A (zh) 一种基于描述符的blvds总线数据传送装置及其方法
CN116431079A (zh) 数据读取、写入方法及装置、带宽转换装置和电子设备
TW201319819A (zh) 使用資料傳輸率節流來執行序列ａｔａ連接的資料傳輸之方法、電腦可讀媒體和計算裝置
CN103442091B (zh) 一种数据传输方法及装置
CN100591067C (zh) 一种用逻辑实现sdh和以太网速率适配的方法
US10031884B2 (en) Storage apparatus and method for processing plurality of pieces of client data
CN116470886A (zh) 一种流水线反压控制方法、装置和电路
CN104714832A (zh) 一种用于机载数据网络异步数据交互区的缓冲管理方法
CN102932265A (zh) 数据缓存管理装置和方法
CN111857817B (zh) 数据读取方法、数据读取装置及数据读取系统
CN110865891B (zh) 一种异步消息编排方法和装置
US10891084B2 (en) Apparatus and method for providing data to a master device
CN113342724A (zh) 一种基于fpga的数据传输方法与装置
US20170034069A1 (en) Reduction Of Silicon Area for Ethernet PFC Protocol Implementation In Queue Based Network Processors
CN101877622B (zh) 提升数据传输效能的方法
US7321593B1 (en) Fibre channel SERDES with elastic transmitter FIFO
CN111694773A (zh) AXI-Stream接口写控制电路及方法
CN114902619B (zh) 一种存储管理装置及芯片
CN113220620B (zh) 一种用于数据流格式转换的系统以及数据流传输系统
US6651114B1 (en) DMA controller which optimizes transfer rate of data and method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant