CN105635005A - 一种基于描述符的blvds总线数据传送装置及其方法 - Google Patents
一种基于描述符的blvds总线数据传送装置及其方法 Download PDFInfo
- Publication number
- CN105635005A CN105635005A CN201610168563.0A CN201610168563A CN105635005A CN 105635005 A CN105635005 A CN 105635005A CN 201610168563 A CN201610168563 A CN 201610168563A CN 105635005 A CN105635005 A CN 105635005A
- Authority
- CN
- China
- Prior art keywords
- data
- descriptor
- frame
- blvds
- descriptor register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种基于描述符的BLVDS总线数据传送装置及其方法，其中，装置包括多个板卡，每个板卡上设有CPU、通过GPMC接口与CPU进行数据交互的FPGA芯片和通过BLVDS总线与FPGA芯片进行通信的匹配电阻；FPGA芯片包括BLVDS编解码模块、与BLVDS编解码模块进行通信的数据收发模块、分别与数据收发模块进行通信的RAM以及多个接收描述符寄存器/发送描述符寄存器。本发明在以BLVDS总线进行数据通信的基础上，通过增加多个描述符寄存器，可以缓存多帧数据，从而避免BLVDS数据总线上数据帧丢失，并解决了CPU与FPGA速率匹配问题。
Description
技术领域
本发明涉及一种基于描述符的BLVDS总线数据传送装置及其方法，属于通信技术领域。
背景技术
目前，解决丢失数据帧问题有两种方案，通过FIFO方式缓存数据，以及通过乒乓原理的双RAM缓存数据。FIFO缓存数据只能缓存接收到的数据，而不能实现断帧功能，造成多帧数据存在一起的现象。乒乓原理的双RAM缓存方案，可以在一定程度上解决丢帧问题，但在数据通信速率过快时，也可能丢帧。
BLVDS(总线型低电压差分信号)总线具备250mV的低电压差分信号以及快速的过渡时间，其抗干扰特性与数据高速传输特点，使其在多点电缆以及背板有广泛的应用。在BLVDS总线进行数据通信的过程中，往往由于CPU处理数据速度不够快，从而导致不能及时处理总线上的数据，造成数据帧的丢失。描述符是32位的寄存器，包括数据帧长度，帧状态，帧存储地址等信息。
名词解释如下：
FPGA：现场可编程门阵列
BLVDS(buslowvoltagedifferentialsignaling)总线型低压差分信号，其专门用于实现多点电缆或背板应用，BLVDS具备大约250mV的低压差分信号以及快速的过渡时间。
RAM：随机存取存储器(randomaccessmemory，RAM)又称作“随机存储器”，它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。
GPMC：通用内存管理。TI公司的用于与其他设备进行数据交互的总线。
发明内容
针对现有技术存在的不足，本发明目的是提供一种基于描述符的BLVDS总线数据传送装置及其方法，在以BLVDS总线进行数据通信的基础上，通过增加多个描述符寄存器，可以缓存多帧数据，从而保证设备正常通信，解决丢帧问题。
为了实现上述目的，本发明是通过如下的技术方案来实现：
本发明的一种基于描述符的BLVDS总线数据传送装置，包括多个板卡，每个所述板卡上设有CPU、通过GPMC接口与CPU进行数据交互的FPGA芯片和通过BLVDS总线与FPGA芯片进行通信的匹配电阻；所述FPGA芯片包括用于将BLVDS总线信号转换为数字信号并传递到数据接收模块的BLVDS编解码模块、用于处理报文帧实现报文CRC校验及断帧功能的数据收发模块、分别与数据收发模块进行通信的RAM以及多个接收描述符寄存器/发送描述符寄存器。
上述接收描述符寄存器采用的是32位寄存器，其中，1-16位为RAM接收地址位，17-27位为数据帧长度位，28位为接收状态位，29位为CRC校验状态位，30位为清除控制位，31-32位为保留位；上述发送描述符寄存器采用的也是32位寄存器，其中，1-16位为RAM接收地址位，17-27位为数据帧长度位，28位为发送状态位，29位为清除控制位，30-32位为保留位。
具体采用的是八个接收描述符寄存器和八个发送描述符寄存器。
上述BLVDS总线数据传送装置的传送方法，包括以下步骤：
在接收数据过程中，将接收到的数据帧存入到所述接收描述符寄存器前16位设定的RAM接收地址中，断帧后，将所述接收描述符寄存器第28位置1，表示接收到一帧数据；然后，进行CRC校验，如果CRC校验正确，将所述接收描述符寄存器第29位置1，否则置0；并将数据帧长度存入到接收描述符寄存器27-17位中；
如果上述步骤完成一帧数据接收工作，等到下一帧数据来到时，将对下一接收描述符寄存器进行设置，如此循环，直到查询最后一个接收描述符寄存器；如果所述接收描述符寄存器第28位是1，则根据接收描述符寄存器中帧长度、CRC状态以及帧存储地址，取出帧数据，然后向所述接收描述符寄存器第30位写入1，清除所述接收描述符寄存器接收状态位为0；
在发送数据过程中，将要发送的报文帧存入到发送描述符寄存器所设置的RAM地址中，同时设置所述发送描述符寄存器第28位发送状态为1，并设置27-17位数据帧长度；FPGA内部的数据收发模块，时刻查询发送描述符寄存器发送状态是否为1，若为1，则根据RAM地址，以及发送数据帧长度，将发送数据发送至所述BLVDS编解码模块，由所述BLVDS编解码模块将数据帧发送到BLVDS总线上。
本发明的优点在于：1、灵活性高，接收描述符寄存器与发送描述符寄存器在FPGA中定义方便；利用接收描述符寄存器，缓存多帧数据，避免BLVDS数据总线上数据帧丢失；利用发送描述符寄存器，缓存多帧发送数据，解决了CPU与FPGA速率匹配问题。2、可扩展性强，一片FPGA可以扩展多条BLVDS总线，节省资源。
附图说明
图1为本发明的基于描述符的BLVDS总线数据传送装置原理框图；
图2为接收部分原理图；
图3为发送部分原理图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
参见图1，本发明是在Altera公司生产的EP4CE系列FPGA芯片的基础上，通过增加描述符寄存器的方式，解决在基于BLVDS总线的数据通信过程中，由于CPU处理速度不够造成的丢帧问题。在接收过程中，FPGA通过BLVDS总线，将接收到的数据帧根据描述符寄存器中设定的地址，存储到RAM相应的位置，并设置该描述符寄存器相应的接收状态标志。CPU通过GPMC接口与FPGA进行通信，通过读取该描述符寄存器内状态标志，与帧存储地址，从而取出数据帧进行处理。在发送数据过程中，CPU通过GPMC接口，将要发送的数据存储到描述符寄存器设定地址的RAM中，并设置相应的发送状态标志，达到数据发送的目的。通过上述方式解决在数据通信过程中，丢帧问题。
本发明的优点如下：1、利用接收描述符寄存器，在RAM中缓存接收数据帧解决BLVDS总线数据通信过程中丢失帧问题。2、利用发送描述符寄存器，在RAM中缓存发送数据帧，解决发送过程速率匹配问题。
表一接收描述符寄存器
| 32-31 | 30 | 29 | 28 | 27-17 | 16-1 |
| 保留 | 清除控制 | CRC校验状态 | 接收状态 | 数据帧长度 | RAM接收地址 |
本实施例采用Altera公司的EP4CE系列FPGA芯片基于描述符的BLVDS总线数据收发装置。表一是接收描述符各位功能定义。
参见图2，BLVDS编解码模块负责处理BLVDS总线上的数据，将BLVDS总线信号转换为数字信号传递到数据接收模块。数据接收模块处理报文帧，实现报文CRC校验，断帧功能等功能。该模块将接收到的数据帧存入到接收描述符前16位设定的RAM地址中，待该模块实现断帧后，将接收描述符寄存器第28位置1，表示接收到一帧数据。通过校验CRC，如果CRC校验正确，描述符第29位置1，否则置0。数据帧长度存入到描述符27-17位中。如上述步骤完成一帧数据接收工作。等到下一帧数据来到时，将对下一接收描述符寄存器进行设置，如此循环，共8个。通过设置接收描述符寄存器，实现对数据帧的缓存处理，CPU通过GPMC接口与FPGA进行数据交互，依次查询8个接收描述符寄存器，如果接收描述符寄存器第28位是1，则根据描述符中帧长度，CRC状态，以及帧存储地址，取出帧数据，然后通过向该描述符第30位写入1，清除描述符接收状态位为0，以便下次使用。通过上述方案避免数据通信过程中丢帧问题。
表二发送描述符寄存器
| 32-30 | 29 | 28 | 27-17 | 16-1 |
| 保留 | 清除控制 | 发送状态 | 数据帧长度 | RAM接收地址 |
表二是发送描述符各位功能定义。
参见图3，CPU通过GPMC接口与FPGA交互数据。当CPU有数据要发送时，将要发送的报文帧存入到发送描述符所设置的RAM地址中，同时设置描述符第28位发送状态为1，以及设置数据帧长度。FPGA内部的数据发送模块，时刻查询发送描述符发送状态为是否为1，若为1，则根据RAM地址，以及发送数据帧长度，将发送数据发送至BLVDS编解码模块，由BLVDS编解码模块实现将数据帧发送到BLVDS总线上。通过增加发送描述符寄存器，可以缓存8帧发送数据，解决CPU与FPGA速率匹配问题。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (4)
1.一种基于描述符的BLVDS总线数据传送装置，其特征在于，包括多个板卡，每个所述板卡上设有CPU、通过GPMC接口与CPU进行数据交互的FPGA芯片和通过BLVDS总线与FPGA芯片进行通信的匹配电阻；
所述FPGA芯片包括用于将BLVDS总线信号转换为数字信号并传递到数据接收模块的BLVDS编解码模块、用于处理报文帧实现报文CRC校验及断帧功能的数据收发模块、分别与数据收发模块进行通信的RAM以及多个接收描述符寄存器/发送描述符寄存器。
2.根据权利要求1所述的基于描述符的BLVDS总线数据传送装置，其特征在于，所述接收描述符寄存器采用的是32位寄存器，其中，1-16位为RAM接收地址位，17-27位为数据帧长度位，28位为接收状态位，29位为CRC校验状态位，30位为清除控制位，31-32位为保留位；
所述发送描述符寄存器采用的也是32位寄存器，其中，1-16位为RAM接收地址位，17-27位为数据帧长度位，28位为发送状态位，29位为清除控制位，30-32位为保留位。
3.根据权利要求1所述的基于描述符的BLVDS总线数据传送装置，其特征在于，具体采用的是八个接收描述符寄存器和八个发送描述符寄存器。
4.根据权利要求2所述BLVDS总线数据传送装置的传送方法，其特征在于，包括以下步骤：
在接收数据过程中，将接收到的数据帧存入到所述接收描述符寄存器前16位设定的RAM接收地址中，断帧后，将所述接收描述符寄存器第28位置1，表示接收到一帧数据；然后，进行CRC校验，如果CRC校验正确，将所述接收描述符寄存器第29位置1，否则置0；并将数据帧长度存入到接收描述符寄存器27-17位中；
如果上述步骤完成一帧数据接收工作，等到下一帧数据来到时，将对下一接收描述符寄存器进行设置，如此循环，直到查询最后一个接收描述符寄存器；如果所述接收描述符寄存器第28位是1，则根据接收描述符寄存器中帧长度、CRC状态以及帧存储地址，取出帧数据，然后向所述接收描述符寄存器第30位写入1，清除所述接收描述符寄存器接收状态位为0；
在发送数据过程中，将要发送的报文帧存入到发送描述符寄存器所设置的RAM地址中，同时设置所述发送描述符寄存器第28位发送状态为1，并设置27-17位数据帧长度；FPGA内部的数据收发模块，时刻查询发送描述符寄存器发送状态是否为1，若为1，则根据RAM地址，以及发送数据帧长度，将发送数据发送至所述BLVDS编解码模块，由所述BLVDS编解码模块将数据帧发送到BLVDS总线上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610168563.0A CN105635005A (zh) | 2016-03-23 | 2016-03-23 | 一种基于描述符的blvds总线数据传送装置及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610168563.0A CN105635005A (zh) | 2016-03-23 | 2016-03-23 | 一种基于描述符的blvds总线数据传送装置及其方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105635005A true CN105635005A (zh) | 2016-06-01 |
Family
ID=56049515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610168563.0A Pending CN105635005A (zh) | 2016-03-23 | 2016-03-23 | 一种基于描述符的blvds总线数据传送装置及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105635005A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109375532A (zh) * | 2018-09-10 | 2019-02-22 | 中国科学院上海应用物理研究所 | 一种信号采集处理器及其多数据量读取方法 |
| CN109814925A (zh) * | 2018-12-24 | 2019-05-28 | 合肥君正科技有限公司 | 一种硬件模块通用自配置的方法及装置 |
| CN111050107A (zh) * | 2019-11-11 | 2020-04-21 | 湖南君瀚信息技术有限公司 | 一种无线高清低延迟视频传输装置、系统及方法 |
| CN111444125A (zh) * | 2020-05-15 | 2020-07-24 | 华大半导体有限公司 | 一种扩展总线系统 |
| CN112579490A (zh) * | 2020-12-21 | 2021-03-30 | 太原智林信息技术股份有限公司 | 一种可编程电子积木连接总线 |
| CN113590431A (zh) * | 2021-09-27 | 2021-11-02 | 联想长风科技(北京)有限公司 | 一种cpu与fpga的数据传输动态监测方法及系统 |
-
2016
- 2016-03-23 CN CN201610168563.0A patent/CN105635005A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109375532A (zh) * | 2018-09-10 | 2019-02-22 | 中国科学院上海应用物理研究所 | 一种信号采集处理器及其多数据量读取方法 |
| CN109814925A (zh) * | 2018-12-24 | 2019-05-28 | 合肥君正科技有限公司 | 一种硬件模块通用自配置的方法及装置 |
| CN111050107A (zh) * | 2019-11-11 | 2020-04-21 | 湖南君瀚信息技术有限公司 | 一种无线高清低延迟视频传输装置、系统及方法 |
| CN111444125A (zh) * | 2020-05-15 | 2020-07-24 | 华大半导体有限公司 | 一种扩展总线系统 |
| CN111444125B (zh) * | 2020-05-15 | 2024-03-29 | 小华半导体有限公司 | 一种扩展总线系统 |
| CN112579490A (zh) * | 2020-12-21 | 2021-03-30 | 太原智林信息技术股份有限公司 | 一种可编程电子积木连接总线 |
| CN113590431A (zh) * | 2021-09-27 | 2021-11-02 | 联想长风科技(北京)有限公司 | 一种cpu与fpga的数据传输动态监测方法及系统 |
| CN113590431B (zh) * | 2021-09-27 | 2022-01-21 | 联想长风科技(北京)有限公司 | 一种cpu与fpga的数据传输动态监测方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105635005A (zh) | 一种基于描述符的blvds总线数据传送装置及其方法 | |
| CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
| CN106063198A (zh) | 总线系统的用户站和改善总线系统中的发送质量的方法 | |
| US10567194B2 (en) | User station for a bus system and method for increasing the transmission capacity in a bus system | |
| US9678904B2 (en) | PCI express data transmission | |
| CN105356988A (zh) | 一种基于PCIe的全双工DMA传输方法 | |
| CN103885910B (zh) | 多设备在主模式下进行iic通信的方法 | |
| CN111221757B (zh) | 一种低延迟pcie dma数据传输方法及控制器 | |
| CN101304296B (zh) | 网络装置及其传输方法 | |
| US20100262754A1 (en) | Cpu data bus pld/fpga interface using dual port ram structure built in pld | |
| CN205510102U (zh) | 一种基于描述符的blvds总线数据传送装置 | |
| CN114553776B (zh) | 一种信号乱序控制与速率自适应的传输装置及其传输方法 | |
| CN115004587B (zh) | 用于数据传输的位反转 | |
| CN101741667A (zh) | 一种逻辑适配的方法、系统和逻辑适配接口 | |
| CN204695304U (zh) | 一种1553b总线pc104接口板 | |
| CN203658995U (zh) | 一种串行数据传输系统 | |
| CN204189162U (zh) | 一种dfti总线编解码电路 | |
| CN104883286A (zh) | 一种基于fpga的blvds总线数据传送装置 | |
| CN103678217A (zh) | 基于pcie高速扫描接口装置 | |
| CN206181067U (zh) | 一种mii接口与gpmc接口数据通信系统 | |
| CN104850517A (zh) | 一种dma传输报文数据的方法及装置 | |
| CN103235770B (zh) | 基于超位宽数字接口界面的固态存储器 | |
| US20210303496A1 (en) | Actuation of data transmission lanes between states | |
| TW201502794A (zh) | 訊號轉發器及訊號轉發方法 | |
| CN202748782U (zh) | 双通道板卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 210032 Jiangsu province Nanjing city Pukou high tech Zone Huidalu No. 9 Applicant after: Nanjing Guodian Nanzi 710086 Automation Co. Ltd. Address before: Nanjing City, Jiangsu province 210032 Spark Road, Pukou hi tech Development Zone No. 8 Applicant before: Nanjing Guodian Nanzi Meizhuo Control System Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160601 |