CN204256732U - 基于PCI-Express接口的高速数据传输装置 - Google Patents
基于PCI-Express接口的高速数据传输装置 Download PDFInfo
- Publication number
- CN204256732U CN204256732U CN201420677547.0U CN201420677547U CN204256732U CN 204256732 U CN204256732 U CN 204256732U CN 201420677547 U CN201420677547 U CN 201420677547U CN 204256732 U CN204256732 U CN 204256732U
- Authority
- CN
- China
- Prior art keywords
- module
- data transmission
- express interface
- interface
- transmission apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型公开一种基于PCI-Express接口的高速数据传输装置，包括有依次连接的视频编解码模块和FPGA模块，所述FPGA模块包括有与所述视频编解码模块连接的数据传输单元、与该数据传输单元连接的PCI-Express接口模块、以及与该数据传输单元连接的DMA控制器。本实用新型可大大提高与PC机之间的传输速度和数据吞吐量，且容易实现、稳定性好。
Description
技术领域
本实用新型涉及一种高速数据传输技术，尤其涉及一种基于PCI-Express接口的高速数据传输装置。
背景技术
在高速采集系统、高清视频采集系统等高速数据传输系统的环境下，如何将大容量的数据快速地传入计算机进行分析与处理，并且保证数据的实时性和有效性，成为了保证整个数据传输系统正常工作的重要因素。
随着万兆网的普及，高速存储设备的应用(如DDR3，传输速率可达800M)对系统带宽带来极大的挑战。而传统的总线架构，虽历经多年发展，但其带宽已经成为制约系统性能的主要瓶颈。
PCI-Express作为新一代的高速I/O总线接口，是Intel公司提出的用于取代PCI总线和多种芯片互连的新一代I/O总线技术。PCI-Express技术的产生给业界带来了巨大的变化。它采用可扩展的点对点高速差分信号传输技术，实现极高的单位管脚带宽，并且能够以经济的价格升级到铜信号技术的极限带宽，使得基于传统PCI架构的计算机能够突破I/O带宽瓶颈，同时为将来的系统I/O需求保留充足的扩展余地。传统的PCI总线接口采用的是共享计算机总线的并行架构，在单一时间周期内只能实现单向传输，这样大大降低了计算机的传输效率，而PCI-Express采用的点对点串行全双工连接能实现更高的传输吞吐量。
现有技术的PCI-Express总线接口有两种实现方式，一种是采用专用IC，另一种是采用FPGA，由于专用IC的灵活性受到限制，不便于调试和升级，所以提出了另一种基于FPGA设计的PCI-Express总线接口高速数据传输卡方案。
PCI-Express总线主要用于高吞吐量，高带宽的数据传输系统。然而，在高速串行I/O互联技术领域，如果PCI-Express总线依然沿用现有的I/O读写传输模式来与PC机通信，那么以基于PCI-Express规范1.0的单路架构为例，其能实现的最大带宽也不超过10MB，这使得PCI-Express总线的带宽和数据吞吐量受到了极大的限制。
实用新型内容
本实用新型所解决的技术问题是，提供一种基于PCI-Express接口的高速数据传输装置，该装置可大大提高与PC机之间的传输速率和数据吞吐量，且容易实现、稳定性好。
为了解决上述技术问题，本实用新型公开了以下方案：
一种基于PCI-Express接口的高速数据传输装置，包括有依次连接的视频编解码模块和FPGA模块，所述FPGA模块包括有与所述视频编解码模块连接的数据传输单元、与该数据传输单元连接的PCI-Express接口模块、以及与该数据传输单元连接的DMA控制器。
优选地，所述数据传输单元包括有分别与所述PCI-Express接口模块连接的视频数据发送模块和视频数据接收模块，而所述DMA控制器则设于所述视频数据发送模块和视频数据接收模块之间。
优选地，所述FPGA模块还包括有与所述视频数据发送模块和视频数据接收模块连接的时钟域逻辑同步接口。
优选地，所述时钟域逻辑同步接口包括有：设于所述视频编解码模块和视频数据发送模块之间的发送时钟域逻辑同步接口；与所述视频数据接收模块连接的接收时钟域逻辑同步接口。
优选地，所述FPGA模块还包括有与所述接收时钟域逻辑同步接口连接的存储器。
优选地，该装置还包括有与所述视频编解码模块连接的LVDS接口。
优选地，所述DMA控制器包括有传输控制模块和数据寄存模块。
优选地，所述FPGA模块的型号为XILINX的FPGA XC6SLX45T。
本实用新型的有益效果是：
本实用新型的实施例通过采用DMA控制器来实现PCI-Express接口和PC机之间的通信传输控制，从而大大提高了与PC机之间的传输速率和数据吞吐量，且容易实现、稳定性好。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型的基于PCI-Express接口的高速数据传输装置一个实施例的结构示意图。
具体实施方式
下面参考图1详细描述本实用新型提供的基于PCI-Express接口的高速数据传输装置的一个实施例；如图所示，本实施例主要包括有依次连接的视频编解码模块1和FPGA模块2。其中，所述FPGA模块2具体包括有与所述视频编解码模块1连接的数据传输单元21、与该数据传输单元21连接的PCI-Express接口模块22、以及与该数据传输单元22连接的DMA控制器23。工作时，PCI-Express接口模块3与PC机之间通过PCI-Express接口连接，视频信号经过视频编解码模块1编解码，编解码后的数据通过FPGA模块2传输到PCI-Express接口模块3，最后通过PCI-Express接口到达PC机。而所述DMA控制器23主要用于控制PCI-Express接口和PC机之间的通信传输，通过DMA控制器23实现传输控制，一方面可以增大系统的传输带宽和数据吞吐量；另一方面可以减少PC机CPU的负荷，从而提高整个系统的处理性能。具体实现时，DMA控制器23可具体包括有传输控制模块和数据寄存模块(图中未示出)。
具体实现时，所述数据传输单元21可具体包括有分别与所述PCI-Express接口模块3连接的视频数据发送模块211和视频数据接收模块212，而所述DMA控制器23则设于所述视频数据发送模块211和视频数据接收模块212之间。
进一步地，所述FPGA模块2还可包括有与所述视频数据发送模块211和视频数据接收模块212连接的时钟域逻辑同步接口22，时钟域逻辑同步接口22主要用于同步不同时钟域的逻辑，并且缓存视频数据。
更进一步地，所述时钟域逻辑同步接口22可具体包括有：设于所述视频编解码模块1和视频数据发送模块211之间的发送时钟域逻辑同步接口221；与所述视频数据接收模块212连接的接收时钟域逻辑同步接口222。
更进一步地，所述FPGA模块2还可包括有与所述接收时钟域逻辑同步接口22连接的存储器24，存储器24用于存储接收时钟域逻辑同步接口24缓存的视频数据。
另外，本实施例还可包括有与所述视频编解码模块1连接的LVDS接口(图中未示出)。
具体实现时，所述FPGA模块2可采用XILINX的FPGAXC6SLX45T芯片，该型号的FPGA芯片提供了PCI-Express硬核，该PCI-Express硬核可实现上述PCI-Express接口模块3、数据传输单元21、DMA控制器23、存储器24等的配置；且其标准FIFO接口Tx_FIFO和Rx_FIFO还可实现所述时钟域逻辑同步接口22的配置。
将本实施例实现的基于PCI-Express接口的高速数据传输卡与PC机连接后，通过该传输卡传输标清视频信号到计算机，并在计算机端实时显示。在此过程中对其传输速率进行测试，所得到的最终速率测试结果如下表1所示。
表1、基于PCI-Express接口的高速数据传输卡速率测试结果
| A | B | C | D |
| 一次传输数据量：MB | 传输时间：us | 速率：Gbps | 平均速率：Gbps |
| 1 | 4998 | 1.56312525 | 1.563237527 |
| 2 | 9996 | 1.56312525 | |
| 4 | 19987 | 1.563516286 | |
| 8 | 39973 | 1.5635554 | |
| 16 | 79975 | 1.562988434 | |
| 20 | 99960 | 1.56312525 | |
| 30 | 149932 | 1.563208655 | |
| 40 | 199907 | 1.563226901 | |
| 50 | 249882 | 1.563237848 | |
| 60 | 299853 | 1.563266 |
从上表1的测试结果数据得出，本实施例的平均速率可达到1.56Gbps左右，传输速度远远大于传统的PCI设备的传输速度，满足PCI-Express高速数据传输卡的要求。并且，由于本实施例的FPGA模块采用的是XILINX的Spartan6系列的xc6slx45t芯片，该芯片的PCI-Express core是基于PCI-Express规范1.0，单路传输通道架构的。如果采用PCI-Express core为基于PCI-E 2.0规范或者PCI-E 3.0规范、多路传输通道架构的FPGA芯片，那么本实施例的传输速率还可得到更大的提升，其速率还会远远超过表1所示的测试结果。
与现有技术相比，本实用新型以LVDS接口来高速接收、发送数据，并且通过PCI-Express总线实现了将外部数据通过DMA控制器传入计算机以及将计算机内部数据通过DMA控制器传出，从而大大提高了系统的传输效率及数据吞吐量，且容易实现、稳定性好。本实用新型可广泛应用于服务器传输、音视频数据传输等场合，在网络、多媒体、军事、医疗等领域有着十分重要的应用价值。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。
Claims (8)
1.一种基于PCI-Express接口的高速数据传输装置，包括有依次连接的视频编解码模块、FPGA模块，其特征在于，所述FPGA模块包括有与所述视频编解码模块连接的数据传输单元、与该数据传输单元连接的PCI-Express接口模块、以及与该数据传输单元连接的DMA控制器。
2.如权利要求1所述的基于PCI-Express接口的高速数据传输装置，其特征在于，所述数据传输单元包括有分别与所述PCI-Express接口模块连接的视频数据发送模块和视频数据接收模块，而所述DMA控制器则设于所述视频数据发送模块和视频数据接收模块之间。
3.如权利要求2所述的基于PCI-Express接口的高速数据传输装置，其特征在于，所述FPGA模块还包括有与所述视频数据发送模块和视频数据接收模块连接的时钟域逻辑同步接口。
4.如权利要求3所述的基于PCI-Express接口的高速数据传输装置，其特征在于，所述时钟域逻辑同步接口包括有：设于所述视频编解码模块和视频数据发送模块之间的发送时钟域逻辑同步接口；与所述视频数据接收模块连接的接收时钟域逻辑同步接口。
5.如权利要求4所述的基于PCI-Express接口的高速数据传输装置，其特征在于，所述FPGA模块还包括有与所述接收时钟域逻辑同步接口的存储器。
6.如权利要求5所述的基于PCI-Express接口的高速数据传输装置，其特征在于，该装置还包括有与所述视频编解码模块连接的LVDS接口。
7.如权利要求1-6中任一项所述的基于PCI-Express接口的高速数据传输装置，其特征在于，所述DMA控制器包括有传输控制模块和数据寄存模块。
8.如权利要求7所述的基于PCI-Express接口的高速数据传输装置，其特征在于，所述FPGA模块采用型号为XILINX的FPGA XC6SLX45T芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420677547.0U CN204256732U (zh) | 2014-11-13 | 2014-11-13 | 基于PCI-Express接口的高速数据传输装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420677547.0U CN204256732U (zh) | 2014-11-13 | 2014-11-13 | 基于PCI-Express接口的高速数据传输装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204256732U true CN204256732U (zh) | 2015-04-08 |
Family
ID=52961018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420677547.0U Expired - Fee Related CN204256732U (zh) | 2014-11-13 | 2014-11-13 | 基于PCI-Express接口的高速数据传输装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204256732U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106445869A (zh) * | 2016-09-20 | 2017-02-22 | 烟台大学 | 一种基于FPGA和PCIe的高速数据交换构架 |
| CN106997059A (zh) * | 2017-03-23 | 2017-08-01 | 中国科学技术大学 | 一种应用于海洋地震勘探拖缆系统的高速数据传输通用接口卡 |
| CN108052478A (zh) * | 2017-12-28 | 2018-05-18 | 苏州联视泰电子信息技术有限公司 | 一种基于fpga的桥接装置 |
| WO2021217356A1 (zh) * | 2020-04-27 | 2021-11-04 | 深圳市特博赛科技有限公司 | 基于pcie接口的数据传输装置 |
| CN114598497A (zh) * | 2022-01-26 | 2022-06-07 | 南京南瑞信息通信科技有限公司 | 基于传输卡可纠错多通道的数据隔离装置及方法 |
-
2014
- 2014-11-13 CN CN201420677547.0U patent/CN204256732U/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106445869A (zh) * | 2016-09-20 | 2017-02-22 | 烟台大学 | 一种基于FPGA和PCIe的高速数据交换构架 |
| CN106445869B (zh) * | 2016-09-20 | 2018-11-13 | 烟台大学 | 一种基于FPGA和PCIe的高速数据交换方法 |
| CN106997059A (zh) * | 2017-03-23 | 2017-08-01 | 中国科学技术大学 | 一种应用于海洋地震勘探拖缆系统的高速数据传输通用接口卡 |
| CN108052478A (zh) * | 2017-12-28 | 2018-05-18 | 苏州联视泰电子信息技术有限公司 | 一种基于fpga的桥接装置 |
| WO2021217356A1 (zh) * | 2020-04-27 | 2021-11-04 | 深圳市特博赛科技有限公司 | 基于pcie接口的数据传输装置 |
| CN114598497A (zh) * | 2022-01-26 | 2022-06-07 | 南京南瑞信息通信科技有限公司 | 基于传输卡可纠错多通道的数据隔离装置及方法 |
| CN114598497B (zh) * | 2022-01-26 | 2023-10-20 | 南京南瑞信息通信科技有限公司 | 基于传输卡可纠错多通道的数据隔离装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204256732U (zh) | 基于PCI-Express接口的高速数据传输装置 | |
| CN102681971B (zh) | 一种基于aurora协议进行FPGA板间高速互连的方法 | |
| CN104021107A (zh) | 一种支持NVMe PCIE SSD系统设计方法 | |
| CN104991880B (zh) | 一种基于pci‑e接口的fc‑ae‑asm通讯板卡 | |
| CN109656856A (zh) | 利用fpga实现非复用总线与复用总线互联装置及方法 | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN105279123A (zh) | 双冗余1553b总线的串口转换结构及转换方法 | |
| CN205103813U (zh) | 一种基于PCI接口的SpaceWire总线节点通讯模块 | |
| CN206431607U (zh) | 一种lcd驱动电路系统 | |
| CN206075270U (zh) | Spi总线接口的1553b总线模块 | |
| CN103425434A (zh) | 一种多通道读/写ram的电路和方法 | |
| CN102761488A (zh) | 一种高速全双工交换以太网控制器 | |
| CN203561933U (zh) | 一种基于vpx总线的fmc结构3u通用载板 | |
| CN103631326A (zh) | 多接口嵌入式主板 | |
| CN204406395U (zh) | 一种cpci架构的高速通讯互联系统 | |
| CN204597989U (zh) | 基于cpci接口的afdx终端测试设备 | |
| CN203894747U (zh) | 一种实现pci-e信号互连的转接卡 | |
| CN207319229U (zh) | 简易rs232多功能串口扩展装置 | |
| CN202978980U (zh) | 4m1553板卡 | |
| CN206193764U (zh) | 一种cpu模块功能测试主板 | |
| CN205247380U (zh) | 一种基于串行数据传输的背板 | |
| CN203313307U (zh) | 视频会议多点控制单元的mcu接口电路 | |
| CN206193605U (zh) | 一种cpu核心模块主板 | |
| CN204189162U (zh) | 一种dfti总线编解码电路 | |
| CN204597988U (zh) | 基于pci接口的afdx终端测试设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150408 Termination date: 20191113 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |