CN105279123A - 双冗余1553b总线的串口转换结构及转换方法 - Google Patents

双冗余1553b总线的串口转换结构及转换方法 Download PDF

Info

Publication number
CN105279123A
CN105279123A CN201410528855.1A CN201410528855A CN105279123A CN 105279123 A CN105279123 A CN 105279123A CN 201410528855 A CN201410528855 A CN 201410528855A CN 105279123 A CN105279123 A CN 105279123A
Authority
CN
China
Prior art keywords
data
interface
serial
fpga chip
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410528855.1A
Other languages
English (en)
Inventor
宁立革
张凯
刘炳坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN201410528855.1A priority Critical patent/CN105279123A/zh
Publication of CN105279123A publication Critical patent/CN105279123A/zh
Pending legal-status Critical Current

Links

Abstract

一种双冗余1553B总线的串口转换结构，包括第一1553B接口、第二1553B接口、CPU、FPGA芯片和多个串口接口；其中第一1553B接口和第二1553B接口与外部设备相连，且分别与CPU相连接，而CPU与FPGA芯片相连接，同时FPGA芯片与多个串口接口相连。一种双冗余1553B总线的串口转换方法，通过CPU和FPGA芯片对数据进行解析编码和转换，将1553B总线和串口通信相互结合。本发明对1553B总线进行了冗余设计，并且多路串口同时工作，将串口传输的波特率提高到最高8Mbps，该设计具有结构简单，便于应用等特点。

Description

双冗余1553B总线的串口转换结构及转换方法
技术领域
本发明涉及串口通讯的技术领域，具体说是一种双冗余1553B总线的串口转换结构及转换方法。
背景技术
1553B总线是专为飞机上设备制定的一种信息传输总线标准，也就是设备间传输的协议，由于其传输的可靠性，误差率极低，被广泛应用。而由于应用的场合对总线的要求极高，所以尽管1553B总线有很高的可靠性，在特殊场合下也会要求其冗余设计，以保证数据的完整性。
另一方面由于串口的简易性以及使用的广泛性，在多种场合的设备都集成串口通讯接口，因此有必要对1553B总线实行向串口通讯设备的数据转换。
1553B总线传输的数据要求在多个位置进行同步查看，因此需要多串口同时进行相同的工作，并且串口数据传输的波特率非常高，1553B总线数据与串口数据之间完成转换，可在数据传输特性上能发生质的飞跃，来更好的满足现代工业发展要求。
发明内容
本发明要解决的技术问题是提供一种双冗余1553B总线的串口转换结构及转换方法。
本发明为解决公知技术中存在的技术问题所采取的技术方案是:
本发明的双冗余1553B总线的串口转换结构，包括第一1553B接口、第二1553B接口、CPU、FPGA芯片和多个串口接口；其中第一1553B接口和第二1553B接口与外部设备相连，且分别与CPU相连接，而CPU与FPGA芯片相连接，同时FPGA芯片与多个串口接口相连。
本发明还可以采用以下技术措施：
所述的CPU是型号为TMS320C6713的DSP芯片。
所述的FPGA芯片是型号为EP3C10F256I7N的芯片，FPGA芯片中设置至少两块FIFO数据存储器。
所述的串口接口中设置接口电平转换芯片，接口电平转换芯片的型号为MAX232。
所述的串口接口为D-SUB9接口。
本发明的双冗余1553B总线的串口转换方法，在数据发送时，CPU分别读取第一1553B接口和第二1553B接口输入的数据，如果上述两个接口都有数据输入，且数据完全一致，则CPU只读取第一1553B接口的数据作为通讯数据，数据读取成功后，CPU对相应数据进行解析分析，解析分析后得到的数据由FPGA芯片存入FPGA芯片内部的FIFO数据存储器作为缓存数据，FPGA芯片对缓存数据进行并串转换，并将转换后的串行单端数据，分成多个相同的串口模块，经由相应的多个串口接口将数据发出；在数据接收时，选取多路串口接口中的其中一路发送指令数据，指令数据为串行单端数据，FPGA芯片接收该串行单端数据并进行串行数据转换，转换后的得到的并行数据存入FPGA芯片内部另外一块FIFO数据存储器作为缓存数据，CPU读取FPGA芯片内该部分缓冲数据，并将缓冲数据编码成1553B数据形式发送到第一和第二1553B总线上。
本发明具有的优点和积极效果是:
本发明的双冗余1553B总线的串口转换结构及转换方法中，对1553B总线进行了冗余设计，并且多路串口同时工作，通过CPU和FPGA芯片对数据进行解析编码和转换，将1553B总线和串口通信相互结合，将串口传输的波特率提高到最高8Mbps，该设计具有结构简单，便于应用等特点。
附图说明
图1是本发明的双冗余1553B总线的串口转换结构的示意图。
具体实施方式
以下参照附图及实施例对本发明进行详细的说明。
图1是本发明的双冗余1553B总线的串口转换结构的示意图。
如图1所示，本发明的双冗余1553B总线的串口转换结构，包括第一1553B接口、第二1553B接口、CPU、FPGA芯片和多个串口接口；其中第一1553B接口和第二1553B接口与外部设备相连，且分别与CPU相连接，而CPU与FPGA芯片相连接，同时FPGA芯片与串口接口1至串口接口N分别相连。第一1553B接口和第二1553B接口用于CPU和外部带有1553B接口的板卡等设备相连接。
CPU用于数据协议转换，实施例中的CPU采用德州仪器的型号为TMS320C6713的DSP芯片，CPU负责将收到的1553B数据解析出来，然后传输给FPGA芯片，或者将FPGA芯片中的并行数据编码成1553B数据，然后发送至1553总线。
FPGA芯片用于并行和串行数据转换以及串口模块的传输，实施例中FPGA芯片采用Altera公司的型号为EP3C10F256I7N。在转换结构执行写串口数据过程中，FPGA芯片负责读CPU到FPGA芯片内部的一块1024字节的FIFO数据存储器进行缓存，缓存数据在FPGA芯片内部进行重新编码，重新编码后向串口接口1到串口接口N进行串口数据发送。在转换结构执行读串口数据过程中，FPGA芯片读串口接口1到串口接口N的数据，数据存储到FPGA芯片内部的另外一块1024字节的FIFO数据存储器进行缓存并解析，解析后的数据发送至CPU。
串口接口1到串口接口N用于接口电平转换。串口接口中设置接口电平转换芯片，接口电平转换芯片为德州仪器的型号为MAX232的芯片。串口接口采用常规D-SUB9接口进行串口通信。
本发明的双冗余1553B总线的串口转换方法，在数据发送时，CPU分别读取第一1553B接口和第二1553B接口输入的数据，如果上述两个接口都有数据输入，且数据完全一致，则CPU只读取第一1553B接口的数据作为通讯数据，数据读取成功后，CPU对相应数据进行解析分析，解析分析后得到的数据由FPGA芯片存入FPGA芯片内部的FIFO数据存储器作为缓存数据，FPGA芯片对缓存数据进行并串转换，并将转换后的串行单端数据，分成多个相同的串口模块，经由相应的多个串口接口将数据发出；在数据接收时，选取多路串口接口中的其中一路发送指令数据，指令数据为串行单端数据，FPGA芯片接收该串行单端数据并进行串行数据转换，转换后的得到的并行数据存入FPGA芯片内部另外一块FIFO数据存储器作为缓存数据，CPU读取FPGA芯片内该部分缓冲数据，并将缓冲数据编码成1553B数据形式发送到第一和第二1553B总线上。
通过将1553B总线与串口之间转换，可将串口波特率提高到最高8Mbps，另外在FPGA芯片中增加了1024字节的数据存储器进行数据缓存，可使数据传输特性上有了质的提高。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例公开如上，然而，并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当然会利用揭示的技术内容作出些许更动或修饰，成为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均属于本发明技术方案的范围内。

Claims (6)

1.一种双冗余1553B总线的串口转换结构，其特征在于，包括第一1553B接口、第二1553B接口、CPU、FPGA芯片和多个串口接口；其中第一1553B接口和第二1553B接口与外部设备相连，且分别与CPU相连接，而CPU与FPGA芯片相连接，同时FPGA芯片与多个串口接口相连。
2.根据权利要求1所述的双冗余1553B总线的串口转换结构，其特征在于：CPU是型号为TMS320C6713的DSP芯片。
3.根据权利要求1或2所述的双冗余1553B总线的串口转换结构，其特征在于：FPGA芯片是型号为EP3C10F256I7N的芯片，FPGA芯片中设置至少两块FIFO数据存储器。
4.根据权利要求3所述的双冗余1553B总线的串口转换结构，其特征在于：串口接口中设置接口电平转换芯片，接口电平转换芯片的型号为MAX232。
5.根据权利要求4所述的双冗余1553B总线的串口转换结构，其特征在于：串口接口为D-SUB9接口。
6.一种双冗余1553B总线的串口转换方法，在数据发送时，CPU分别读取第一1553B接口和第二1553B接口输入的数据，如果上述两个接口都有数据输入，且数据完全一致，则CPU只读取第一1553B接口的数据作为通讯数据，数据读取成功后，CPU对相应数据进行解析分析，解析分析后得到的数据由FPGA芯片存入FPGA芯片内部的FIFO数据存储器作为缓存数据，FPGA芯片对缓存数据进行并串转换，并将转换后的串行单端数据，分成多个相同的串口模块，经由相应的多个串口接口将数据发出；在数据接收时，选取多路串口接口中的其中一路发送指令数据，指令数据为串行单端数据，FPGA芯片接收该串行单端数据并进行串行数据转换，转换后的得到的并行数据存入FPGA芯片内部另外一块FIFO数据存储器作为缓存数据，CPU读取FPGA芯片内该部分缓冲数据，并将缓冲数据编码成1553B数据形式发送到第一和第二1553B总线上。
CN201410528855.1A 2014-10-10 2014-10-10 双冗余1553b总线的串口转换结构及转换方法 Pending CN105279123A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410528855.1A CN105279123A (zh) 2014-10-10 2014-10-10 双冗余1553b总线的串口转换结构及转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410528855.1A CN105279123A (zh) 2014-10-10 2014-10-10 双冗余1553b总线的串口转换结构及转换方法

Publications (1)

Publication Number Publication Date
CN105279123A true CN105279123A (zh) 2016-01-27

Family

ID=55148157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410528855.1A Pending CN105279123A (zh) 2014-10-10 2014-10-10 双冗余1553b总线的串口转换结构及转换方法

Country Status (1)

Country Link
CN (1) CN105279123A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105607551A (zh) * 2016-03-24 2016-05-25 贵州航天电子科技有限公司 一种1553b总线信息冗余电气控制系统
CN106911530A (zh) * 2017-01-06 2017-06-30 北京临近空间飞行器系统工程研究所 一种基于串口冗余策略的关键测试指令传输系统及方法
CN107302481A (zh) * 2017-05-19 2017-10-27 北京航天自动控制研究所 一种1553b总线网络及串行总线网络的跨网状态可靠切换方法
CN110196824A (zh) * 2018-05-31 2019-09-03 腾讯科技（深圳）有限公司 实现数据传输的方法及装置、电子设备
CN111433706A (zh) * 2018-11-30 2020-07-17 深圳市大疆创新科技有限公司 负载控制电路及可移动平台

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080070196A1 (en) * 2006-08-23 2008-03-20 United Space Alliance, Llc Docked emulation system
CN102521059A (zh) * 2011-11-15 2012-06-27 北京空间飞行器总体设计部 一种星载数据管理系统自主容错方法
CN202748785U (zh) * 2012-06-20 2013-02-20 北京神州飞航科技有限责任公司 双通道1553b与rs422转换卡

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080070196A1 (en) * 2006-08-23 2008-03-20 United Space Alliance, Llc Docked emulation system
CN102521059A (zh) * 2011-11-15 2012-06-27 北京空间飞行器总体设计部 一种星载数据管理系统自主容错方法
CN202748785U (zh) * 2012-06-20 2013-02-20 北京神州飞航科技有限责任公司 双通道1553b与rs422转换卡

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105607551A (zh) * 2016-03-24 2016-05-25 贵州航天电子科技有限公司 一种1553b总线信息冗余电气控制系统
CN106911530A (zh) * 2017-01-06 2017-06-30 北京临近空间飞行器系统工程研究所 一种基于串口冗余策略的关键测试指令传输系统及方法
CN106911530B (zh) * 2017-01-06 2020-04-10 北京临近空间飞行器系统工程研究所 一种基于串口冗余策略的关键测试指令传输系统及方法
CN107302481A (zh) * 2017-05-19 2017-10-27 北京航天自动控制研究所 一种1553b总线网络及串行总线网络的跨网状态可靠切换方法
CN110196824A (zh) * 2018-05-31 2019-09-03 腾讯科技（深圳）有限公司 实现数据传输的方法及装置、电子设备
US11481346B2 (en) 2018-05-31 2022-10-25 Tencent Technology (Shenzhen) Company Limited Method and apparatus for implementing data transmission, electronic device, and computer-readable storage medium
CN111433706A (zh) * 2018-11-30 2020-07-17 深圳市大疆创新科技有限公司 负载控制电路及可移动平台

Similar Documents

Publication Publication Date Title
CN105279123A (zh) 双冗余1553b总线的串口转换结构及转换方法
CN104021107A (zh) 一种支持NVMe PCIE SSD系统设计方法
CN105208034B (zh) 一种spi总线与can总线协议转换电路及方法
CN203224621U (zh) 基于pci-e总线的天气雷达高速数据传输装置
CN103605625B (zh) 基于AXI总线的Nor Flash芯片的控制方法
CN203812236U (zh) 一种基于处理器和现场可编程门阵列的数据交换系统
CN103043085A (zh) 主控设备和数据传输方法
CN103036685A (zh) 基于dp83849c的afdx接口转换器
CN204256732U (zh) 基于PCI-Express接口的高速数据传输装置
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
CN102662887B (zh) 一种多端口随机存储器
CN106407150A (zh) 一种基于COM‑Express的1553B总线协议模块
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN105159850A (zh) 基于fpga的多通道数据传输系统
CN105224486A (zh) 基于lbe总线的1553b总线协议模块
CN102819819B (zh) Gpu中一种快速读取顶点的实现方法
CN204406395U (zh) 一种cpci架构的高速通讯互联系统
CN104954072A (zh) 基于协议处理fpga的光纤总线系统及低延迟通信方法
CN204721360U (zh) 基于协议处理fpga的光纤总线系统
CN201918981U (zh) 双相哈佛码总线信号编解码电路
CN209313953U (zh) 一种星载成像设备数据传输与采集系统
CN104021108A (zh) 一种基于profibus-dp协议的通信设备
CN204203965U (zh) 一种用于便携式地面测试设备的数据传输板
CN208905017U (zh) 一种基于Cortex-M3处理器的通信主从站主板
CN202978980U (zh) 4m1553板卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160127

RJ01 Rejection of invention patent application after publication