CN203313307U - 视频会议多点控制单元的mcu接口电路 - Google Patents

视频会议多点控制单元的mcu接口电路 Download PDF

Info

Publication number
CN203313307U
CN203313307U CN2013203801110U CN201320380111U CN203313307U CN 203313307 U CN203313307 U CN 203313307U CN 2013203801110 U CN2013203801110 U CN 2013203801110U CN 201320380111 U CN201320380111 U CN 201320380111U CN 203313307 U CN203313307 U CN 203313307U
Authority
CN
China
Prior art keywords
bus
fifo
interface circuit
control unit
bus transceiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2013203801110U
Other languages
English (en)
Inventor
康清华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Simai Science and Technology Development Co Ltd
Original Assignee
Chengdu Simai Science and Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Simai Science and Technology Development Co Ltd filed Critical Chengdu Simai Science and Technology Development Co Ltd
Priority to CN2013203801110U priority Critical patent/CN203313307U/zh
Application granted granted Critical
Publication of CN203313307U publication Critical patent/CN203313307U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

本实用新型公开了一种视频会议多点控制单元的MCU接口电路,包括串行接口、信息处理器、输出FIFO、输入FIFO、总线收发器、地址译码器和PC总线,所述信息处理器分别与输出FIFO和输入FIFO连接,输出FIFO和输入FIFO分别与串行接口连接,所述总线收发器连接PC总线,总线收发器还分别与输出FIFO和输入FIFO相连,所述地址译码器与PC总线相连,地址译码器还与总线收发器相连。设置的地址译码器控制总线收发器有目标的读取和分配数据,设置的输出FIFO和输入FIFO,为信息处理器提供缓冲器,并且将数据有序的送入信息处理器,有利于保证数据信号的传输质量。

Description

视频会议多点控制单元的MCU接口电路
技术领域
本实用新型涉及调制解调器与计算机之间通信连接电路领域,特别是涉及一种视频会议多点控制单元的MCU接口电路。
背景技术
随着网络技术的发展,网络技术已成功运用于视频会议。视频会议的多点控制单元(MCU)是视频会议系统的核心设备,所有参与会议的终端可与MCU建立一对一的连接,HOST终端负责采集所在会场的声音和图像,然后经编码后传输到MCU,由MCU根据当前视频会议的模式确定对音视频信号的处理方式和转发逻辑,最后将处理后的音视频数据再发送到每一个与会者。集中式多点视频会议中的MCU集多点视频会议控制器(MC)和多点视频会议处理器(MP)于一身,它既有组织和管理会议的功能,同时负责所有参会者的声音和图像的处理和切换。
MUC的通信接口实现视频会议主席PC与各会场HOST数据收发端通信连接,实现主席PC与各会场HOST之间数据的高速处理和收发,有益于提高视频会议的数据传输质量。
实用新型内容
针对上述实现主席PC与各会场HOST之间数据的高速处理和收发,有益于提高视频会议的数据传输质量的问题,本实用新型提供了一种视频会议多点控制单元的MCU接口电路。
为达到上述目的,本实用新型提供的视频会议多点控制单元的MCU接口电路通过以下技术要点来解决问题:视频会议多点控制单元的MCU接口电路,包括串行接口、信息处理器、输出FIFO、输入FIFO、总线收发器、地址译码器和PC总线,所述信息处理器分别与输出FIFO和输入FIFO连接,输出FIFO和输入FIFO分别与串行接口连接,所述总线收发器连接PC总线,总线收发器还分别与输出FIFO和输入FIFO相连,所述地址译码器与PC总线相连,地址译码器还与总线收发器相连。
串行接口连接调制解调器(Modem),调制解调器输入的串行数据格式为2-8-1-N,即2 bit起始位,8 bit数据,1bit停止位,无奇偶校验。8 bit数据在串行接口到输入FIFO过程中被分离并对之进行串/并变换后存入输入输入FIFO(先入先出)堆栈,再经信息处理器完成数据译码,最后由总线收发器向PC总线输入数据;微机向串行接口输出数据执行上述相反的操作,最后由串行接口将之输出到Modem;设置的地址译码器旨在接收由PC总线输入地址控制信号,向总线收发器提供指定的地址以便总线收发器有目标的读取和分配数据。
进一步的,还包括命令处理器,所述命令处理器分别与PC总线、总线收发器、地址译码器和信息处理器相连。
设置的命令处理器旨在接收PC总线的控制信号即C源代码,并将C源代码转换成能够被目标处理器,即总线收发器、地址译码器和信息处理器识别的汇编命令,以达到重新书写目标处理器描述文件的目的,即达到控制总线收发器、地址译码器和信息处理器运行状态的目的。
优选的,所述串行接口为RS-232接口。
RS232接口是计算机标准配置的通信接口,便于MCU接口电路与Modem之间的方便连接,同时,RS232接口可以通过超级终端查看串口的数据,便于使用PC机对线路进行检测分析。
优选的,所述信息处理器为8031处理器。
在满足对视频数据、音频数据和简单控制信号传输运算能力要求的前提下,嵌入成熟稳定的8031处理器,既可以控制MCU接口电路的成本,同时保证信息处理器运行稳定。
优选的,所述总线收发器为74LS245芯片。
74LS245为8路同相三态双向总线收发器,可双向传输数据,还具有双向三态功能,既可以输出,也可以输入数据。
优选的,所述命令处理器为CORTEX-M3或 CORTEX 3739。
CORTEX-M3或 CORTEX 3739具有相比于传统单片机领域中通用32位CPU更快的中断速度,便于及时书写目标处理器的描述文件。
本实用新型具有以下有益效果:
所述的MCU接口电路实现连接在远程HOST上的调制解调器与主席PC之间的物理连接,通过设置的地址译码器,实现控制总线收发器有目标的读取和分配数据,设置的输出FIFO和输入FIFO,为信息处理器提供缓冲器,并且将数据有序的送入信息处理器,有利于保证数据信号的传输质量;设置的命令处理器,旨在达到主席PC能随时控制总线收发器、地址译码器和信息处理器运行状态的目的。
附图说明
图1 为本实用新型所述的视频会议多点控制单元的MCU接口电路实施例1的拓扑图;
图2是本实用新型所述的视频会议多点控制单元的MCU接口电路实施例2的拓扑图。
具体实施方式
下面结合实施例对本实用新型作进一步的详细说明,但是本实用新型的结构不仅限于以下实施例。
实施例1:
如图1,视频会议多点控制单元的MCU接口电路,包括串行接口、信息处理器、输出FIFO、输入FIFO、总线收发器、地址译码器和PC总线,所述信息处理器分别与输出FIFO和输入FIFO连接,输出FIFO和输入FIFO分别与串行接口连接,所述总线收发器连接PC总线,总线收发器还分别与输出FIFO和输入FIFO相连,所述地址译码器与PC总线相连,地址译码器还与总线收发器相连。
串行接口连接调制解调器(Modem),调制解调器输入的串行数据格式为2-8-1-N,即2 bit起始位,8 bit数据,1bit停止位,无奇偶校验。8 bit数据在串行接口到输入FIFO过程中被分离并对之进行串/并变换后存入输入输入FIFO(先入先出)堆栈,再经信息处理器完成数据译码,最后由总线收发器向PC总线输入数据;微机向串行接口输出数据执行上述相反的操作,最后由串行接口将之输出到Modem;设置的地址译码器旨在接收由PC总线输入地址控制信号,向总线收发器提供指定的地址以便总线收发器有目标的读取和分配数据。
实施例2:
本实施例在实施例1的基础上作进一步改进,如图2,视频会议多点控制单元的MCU接口电路,还包括命令处理器,所述命令处理器分别与PC总线,总线收发器、地址译码器和信息处理器相连。设置的命令处理器旨在接收PC总线的控制信号即C源代码,并将C源代码转换成能够被目标处理器,即总线收发器、地址译码器和信息处理器识别的汇编命令,以达到重新书写目标处理器描述文件的目的,即达到控制总线收发器、地址译码器和信息处理器运行状态的目的。

Claims (6)

1.视频会议多点控制单元的MCU接口电路,其特征在于:包括串行接口、信息处理器、输出FIFO、输入FIFO、总线收发器、地址译码器和PC总线,所述信息处理器分别与输出FIFO和输入FIFO连接,输出FIFO和输入FIFO分别与串行接口连接,所述总线收发器连接PC总线,总线收发器还分别与输出FIFO和输入FIFO相连,所述地址译码器与PC总线相连,地址译码器还与总线收发器相连。
2.根据权利要求1所述的视频会议多点控制单元的MCU接口电路,其特征在于:还包括命令处理器,所述命令处理器分别与PC总线、总线收发器、地址译码器和信息处理器相连。
3.根据权利要求1或2所述的视频会议多点控制单元的MCU接口电路,其特征在于:所述串行接口为RS-232接口。
4.根据权利要求1或2所述的视频会议多点控制单元的MCU接口电路,其特征在于:所述信息处理器为8031处理器。
5.根据权利要求1或2所述的视频会议多点控制单元的MCU接口电路,其特征在于:所述总线收发器为74LS245芯片。
6.根据权利要求2所述的视频会议多点控制单元的MCU接口电路,其特征在于:所述命令处理器为CORTEX-M3或 CORTEX 3739。
CN2013203801110U 2013-06-28 2013-06-28 视频会议多点控制单元的mcu接口电路 Expired - Fee Related CN203313307U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013203801110U CN203313307U (zh) 2013-06-28 2013-06-28 视频会议多点控制单元的mcu接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013203801110U CN203313307U (zh) 2013-06-28 2013-06-28 视频会议多点控制单元的mcu接口电路

Publications (1)

Publication Number Publication Date
CN203313307U true CN203313307U (zh) 2013-11-27

Family

ID=49619475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013203801110U Expired - Fee Related CN203313307U (zh) 2013-06-28 2013-06-28 视频会议多点控制单元的mcu接口电路

Country Status (1)

Country Link
CN (1) CN203313307U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103338347A (zh) * 2013-06-28 2013-10-02 成都思迈科技发展有限责任公司 视频会议mcu接口电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103338347A (zh) * 2013-06-28 2013-10-02 成都思迈科技发展有限责任公司 视频会议mcu接口电路

Similar Documents

Publication Publication Date Title
CN202870808U (zh) 一种spi串口模块的fpga实现装置
CN102591291B (zh) 工业控制器与人机界面双向数据传输系统和方法
CN204256732U (zh) 基于PCI-Express接口的高速数据传输装置
CN102023947B (zh) Ieee1394总线与高速智能统一总线的直接接口方法
CN204178172U (zh) 一种基于dsp和fpga的嵌入式通用总线控制设备
CN214586880U (zh) 一种信息处理设备
CN203313307U (zh) 视频会议多点控制单元的mcu接口电路
CN102521824A (zh) 一种低功耗红外实时信号处理系统
CN108614797A (zh) 一种多类型高低速串行总线集成接口
CN202535382U (zh) 工业控制器与人机界面双向数据传输系统
CN206431607U (zh) 一种lcd驱动电路系统
CN205263807U (zh) 一种PCIe接口的双路FC电路结构
CN102033841B (zh) Usb2.0总线与高速智能统一总线的直接接口方法
CN103338347A (zh) 视频会议mcu接口电路
CN103327291A (zh) 机顶盒型高清会议终端
CN115237830A (zh) 一种基于龙芯2k的vpx管理控制仲裁装置及方法
CN203301630U (zh) 高清机顶盒视频会议终端
CN105915838A (zh) 点线控制接口
CN207339867U (zh) 一种时间信息同步系统
CN204652548U (zh) 集中式多点视频会议系统
CN202720481U (zh) 高速数据处理器
CN203675130U (zh) 一种基于物联网的远程维护系统
CN102023948B (zh) Usb3.0总线与高速智能统一总线的直接接口方法
CN105389155A (zh) 一种利用spi接口实现tdm音频数据接收的方法及系统
CN102169471B (zh) Arinc629总线与高速智能统一总线的直接接口方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131127

Termination date: 20140628

EXPY Termination of patent right or utility model