TW201502794A - 訊號轉發器及訊號轉發方法 - Google Patents

訊號轉發器及訊號轉發方法 Download PDF

Info

Publication number
TW201502794A
TW201502794A TW102124828A TW102124828A TW201502794A TW 201502794 A TW201502794 A TW 201502794A TW 102124828 A TW102124828 A TW 102124828A TW 102124828 A TW102124828 A TW 102124828A TW 201502794 A TW201502794 A TW 201502794A
Authority
TW
Taiwan
Prior art keywords
signal
conditioner
switch
many
memories
Prior art date
Application number
TW102124828A
Other languages
English (en)
Inventor
Chun-Liang Lee
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW102124828A priority Critical patent/TW201502794A/zh
Priority to US14/325,669 priority patent/US20150019773A1/en
Publication of TW201502794A publication Critical patent/TW201502794A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Abstract

一種訊號轉發器，包括一訊號調節器、一一對多開關及多個記憶體，所述訊號調節器從一發送裝置接收訊號，並對接收到的訊號進行重新定時和再生，將再生的訊號發送給一接收裝置，每一記憶體中存儲有與一訊號傳輸協定相匹配的設定值，所述訊號調節器、所述多個記憶體分別與所述一對多開關相連，所述一對多開關選擇性地將所述訊號調節器與所述多個記憶體中的一記憶體連通，所述訊號調節器從與之連通的記憶體中讀取設定值並應用所述設定值。本發明還揭示了一種訊號轉發方法。

Description

訊號轉發器及訊號轉發方法
本發明涉及電子通信領域，尤指一種訊號轉發器及訊號轉發方法。
在高速訊號的傳輸過程中，由於傳輸線路雜訊的影響以及上行晶片驅動能力的限制，承載資訊的數位訊號或類比訊號只能傳輸有限的距離，傳輸距離過長會導致訊號強度的嚴重衰減和訊號品質的嚴重失真。為了解決這個問題，現有設計採用一個或多個訊號轉發器將傳輸線路分割為兩段或多段線路，訊號轉發器對接收到的訊號進行重新定時和再生，然後將再生的訊號傳輸給接收裝置或下一段線路，這樣，訊號轉發器實現了在長距離線路中對訊號的有效傳輸，並保證了訊號的強度和品質。
為保證訊號轉發器準確的對訊號進行重新定時和再生，訊號轉發器的設定值必須調整成與訊號傳輸協定相匹配的參數，若訊號轉發器的設定值與訊號傳輸協定不匹配，將會使訊號的頻率或振幅發生錯誤的變動，從而導致訊號品質的嚴重失真。例如，在使用SAS（Serial Attached SCSI）協定的系統中，訊號轉發器的設定值必須調整成與SAS協定相匹配的參數，而使用PCIe（Peripheral Component Interface Express）協定的系統中，訊號轉發器的設定值必須調整成與PCIe協議相匹配的參數，任何與訊號傳輸協定不相匹配的設定值度都將使得訊號轉發器無法準確的對訊號進行重新定時和再生。
然而，在現有設計中，在採用了多個訊號傳輸協定的系統中，不得不針對每一種訊號傳輸協定單獨定制與其相匹配的訊號轉發器，這非常不利於通信系統的設計與使用。
鑒於以上內容，有必要提供一種訊號轉發器及訊號轉發方法，便於調整設定值以適應多種訊號傳輸協定。
一種訊號轉發器，包括一訊號調節器，所述訊號調節器從一發送裝置接收訊號，並對接收到的訊號進行重新定時和再生，將再生的訊號發送給一接收裝置，所述訊號轉發器還包括一一對多開關及多個記憶體，每一記憶體中存儲有與一訊號傳輸協定相匹配的設定值，所述訊號調節器、所述多個記憶體分別與所述一對多開關相連，所述一對多開關選擇性地將所述訊號調節器與所述多個記憶體中的一記憶體連通，所述訊號調節器從與之連通的記憶體中讀取設定值並應用所述設定值。
優選地，所述訊號調節器與所述一對多開關藉由I2 C匯流排相連。
優選地，所述多個記憶體與所述一對多開關藉由I2 C匯流排相連。
優選地，所述一對多開關是一對多I2 C匯流排開關。
優選地，所述訊號調節器是重驅動器或重計時器。
一種訊號轉發方法，所述方法包括：
一一對多開關選擇性地將一訊號調節器與多個記憶體中的一個記憶體連通；
所述訊號調節器從與之連通的記憶體中讀取與一訊號傳輸協定相匹配的設定值；
所述訊號調節器從一發送裝置接收訊號；
所述訊號調節器根據讀取到的所述設定值對接收到的訊號進行重新定時和再生；及
所述訊號調節器將再生的訊號發送給一接收裝置。
優選地，所述訊號調節器與所述一對多開關藉由I2 C匯流排相連。
優選地，所述多個記憶體與所述一對多開關藉由I2 C匯流排相連。
優選地，所述一對多開關是一對多I2 C匯流排開關。
優選地，所述訊號調節器是重驅動器或重計時器。
與習知技術相比，上述訊號轉發器及訊號轉發方法，所述訊號調節器可以在所述多個記憶體中讀取不同的設定值以適應不同的訊號傳輸協定，從而使得所述訊號調節器可以在訊號轉發過程中更好地調節訊號。
10‧‧‧訊號調節器
20‧‧‧一對多開關
30‧‧‧記憶體
40‧‧‧發送裝置
50‧‧‧接收裝置
圖1為本發明一種實施方式中的訊號轉發器的結構框圖。
圖2為本發明另一種實施方式中的訊號轉發方法的流程圖。
請參閱圖1，圖中示意性的示出了根據本發明一種實施方式的訊號轉發器，所述訊號轉發器包括一訊號調節器10、一一對多開關20及多個記憶體30。所述訊號調節器10藉由I2 C（Inter-Integrated Circuit）匯流排與所述一對多開關20相連，每一記憶體30藉由I2 C匯流排與所述一對多開關20相連。I2 C匯流排包括串列資料線（SDA）和串列時鐘線（SCL）兩條串列線，I2 C匯流排因其介面線少、控制方式簡單、器件封裝形式小、通信速率較高等優點，被廣泛用於伺服器的監控領域。
所述一對多開關20是一對多I2 C匯流排開關，可以將所述訊號調節器10與所述多個記憶體30中的一個記憶體連通。所述一對多開關20可以包括一個或多個多工器（Multiplexer）或解多工器（De-Multiplexer），利用其選擇引腳（Select Pin）來切換不同通道的記憶體30與所述訊號調節器10連通。
所述多個記憶體30中的每個記憶體中均存儲有與一訊號傳輸協定（例如，PCIe協定，SAS協定或USB協定等）相匹配的設定值，所述設定值可以包括去加重（De-emphasis）、轉換速率（Slew rate）、振幅（Amplitude）等跟訊號調整有關的參數。在一實施方式中，所述多個記憶體30為電可擦除唯讀記憶體（EEPROM，Electrically Erasable Programmable Read - Only Memory），這樣，所述記憶體30中存儲的設定值更為穩固和不易被破壞。
所述訊號調節器10從所述多個記憶體30中與之連通的記憶體中讀取設定值並應用所述設定值。所述訊號調節器10從一發送裝置40接收到訊號後，根據讀取到的所述設定值對接收到的訊號進行重新定時和再生，然後將再生的訊號發送給一接收裝置50。所述訊號調節器10可以是重驅動器（Re-driver）或重計時器（Re-timer）。所述發送裝置40和所述接收裝置50均可以是匹配某一協定的控制晶片，比如SAS控制器，也可以是另一訊號轉發器。
請參閱圖2，圖中示意性的示出了根據本發明一種實施方式的訊號轉發方法的流程圖，所述方法包括以下步驟：
步驟S201，所述一對多開關20選擇性地將所述訊號調節器10與所述多個記憶體30中的一個記憶體連通。
步驟S202，所述訊號調節器10從與之連通的記憶體中讀取與一訊號傳輸協定相匹配的設定值；
步驟S203，所述訊號調節器10從所述發送裝置40接收訊號。
步驟S204，所述訊號調節器10根據讀取到的所述設定值對接收到的訊號進行重新定時和再生。
步驟S205，所述訊號調節器10將再生的訊號發送給所述接收裝置50。
相對於習知技術，上述訊號轉發器及訊號轉發方法，所述訊號調節器10可以在所述多個記憶體30中讀取不同的設定值以適應不同的訊號傳輸協定，從而使得所述訊號調節器10可以在訊號轉發過程中更好地調節訊號。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
無
10‧‧‧訊號調節器
20‧‧‧一對多開關
30‧‧‧記憶體
40‧‧‧發送裝置
50‧‧‧接收裝置

Claims (10)

  1. 一種訊號轉發器，包括一訊號調節器，所述訊號調節器從一發送裝置接收訊號，並對接收到的訊號進行重新定時和再生，將再生的訊號發送給一接收裝置，所述訊號轉發器還包括一一對多開關及多個記憶體，每一記憶體中存儲有與一訊號傳輸協定相匹配的設定值，所述訊號調節器、所述多個記憶體分別與所述一對多開關相連，所述一對多開關選擇性地將所述訊號調節器與所述多個記憶體中的一記憶體連通，所述訊號調節器從與之連通的記憶體中讀取設定值並應用所述設定值。
  2. 如申請專利範圍第1項所述之訊號轉發器，其中所述訊號調節器與所述一對多開關藉由I2 C匯流排相連。
  3. 如申請專利範圍第1項所述之訊號轉發器，其中所述多個記憶體與所述一對多開關藉由I2 C匯流排相連。
  4. 如申請專利範圍第1項所述之訊號轉發器，其中所述一對多開關是一對多I2 C匯流排開關。
  5. 如申請專利範圍第1項所述之訊號轉發器，其中所述訊號調節器是重驅動器或重計時器。
  6. 一種訊號轉發方法，所述方法包括：
    一一對多開關選擇性地將一訊號調節器與多個記憶體中的一個記憶體連通；
    所述訊號調節器從與之連通的記憶體中讀取與一訊號傳輸協定相匹配的設定值；
    所述訊號調節器從一發送裝置接收訊號；
    所述訊號調節器根據讀取到的所述設定值對接收到的訊號進行重新定時和再生；及
    所述訊號調節器將再生的訊號發送給一接收裝置。
  7. 如申請專利範圍第6項所述之訊號轉發方法，其中所述訊號調節器與所述一對多開關藉由I2 C匯流排相連。
  8. 如申請專利範圍第6項所述之訊號轉發方法，其中所述多個記憶體與所述一對多開關藉由I2 C匯流排相連。
  9. 如申請專利範圍第6項所述之訊號轉發方法，其中所述一對多開關是一對多I2 C匯流排開關。
  10. 如申請專利範圍第6項所述之訊號轉發方法，其中所述訊號調節器是重驅動器或重計時器。
TW102124828A 2013-07-11 2013-07-11 訊號轉發器及訊號轉發方法 TW201502794A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102124828A TW201502794A (zh) 2013-07-11 2013-07-11 訊號轉發器及訊號轉發方法
US14/325,669 US20150019773A1 (en) 2013-07-11 2014-07-08 Signal processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102124828A TW201502794A (zh) 2013-07-11 2013-07-11 訊號轉發器及訊號轉發方法

Publications (1)

Publication Number Publication Date
TW201502794A true TW201502794A (zh) 2015-01-16

Family

ID=52278076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124828A TW201502794A (zh) 2013-07-11 2013-07-11 訊號轉發器及訊號轉發方法

Country Status (2)

Country Link
US (1) US20150019773A1 (zh)
TW (1) TW201502794A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201502793A (zh) * 2013-07-11 2015-01-16 Hon Hai Prec Ind Co Ltd 訊號轉發器及訊號轉發方法
TW201502795A (zh) * 2013-07-11 2015-01-16 Hon Hai Prec Ind Co Ltd 訊號轉發器及訊號轉發方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841985A (en) * 1996-09-18 1998-11-24 Intel Corporation Method and apparatus for supporting multiple protocols on a network
DE10244710A1 (de) * 2002-09-25 2004-04-08 Siemens Ag Verfahren zur Protokollauswahl für eine Übermittlung von Datennpaketen
US8149862B1 (en) * 2002-11-15 2012-04-03 Netlogic Microsystems, Inc. Multi-protocol communication circuit
US7752343B2 (en) * 2006-02-22 2010-07-06 Emulex Design & Manufacturing Corporation Method and apparatus for auto-protocol discrimination between fibre channel, SAS and SATA devices
US7444445B2 (en) * 2006-07-30 2008-10-28 International Business Machines Corporation Selectively adjusting signal compensation parameters and data rate for transmission of data through a smart cable
EP2693649A4 (en) * 2011-03-31 2014-08-20 Fujitsu Ltd APPARATUS AND SYSTEM FOR INFORMATION PROCESSING AND COMMUNICATION CONTROL METHOD
US8838869B1 (en) * 2012-06-22 2014-09-16 Xilinx, Inc. Multi-protocol data bus interface
TW201502793A (zh) * 2013-07-11 2015-01-16 Hon Hai Prec Ind Co Ltd 訊號轉發器及訊號轉發方法

Also Published As

Publication number Publication date
US20150019773A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
US10652008B2 (en) Overclocked line rate for communication with PHY Interfaces
CN104320843A (zh) 蓝牙发声装置的音频同步方法
RU2016120702A (ru) Звено связи многокристальной интегральной схемы
EP3594922A4 (en) SERVER DEVICE, TERMINAL DEVICE, COMMUNICATION SYSTEM, INFORMATION RECEIVING METHOD, INFORMATION SENDING METHOD, PROGRAM FOR RECEIVING INFORMATION, PROGRAM FOR SENDING INFORMATION, RECORDING MEDIUM AND DATA STRUCTURE
CN104021107A (zh) 一种支持NVMe PCIE SSD系统设计方法
WO2016058344A1 (zh) 一种确定链路延时的方法、装置、通信设备和存储介质
WO2015158156A1 (zh) 延长通用串行总线传输距离的装置
JP2017208710A5 (zh)
TW201502794A (zh) 訊號轉發器及訊號轉發方法
CN104363433B (zh) 一种无需外接分配器的多路光端机
EP4024974A4 (en) DATA PROCESSING METHOD AND DEVICE, CHIP SYSTEM AND MEDIUM
CN107148765B (zh) 数字附件接口
US10331594B2 (en) Data transmission method and electronic device
TW201502793A (zh) 訊號轉發器及訊號轉發方法
CN106776403A (zh) 一种基于fpga的高速大容量存储系统及其实现方法
CN104281550A (zh) 信号转发器及信号转发方法
US8797067B1 (en) Detection of signals for transmission
CN106664231A (zh) 具有检验功能的传输单元
CN102591825B (zh) 基于 sync 机制的sata 控制器与闪存控制器间的传输装置及方法
TW201502795A (zh) 訊號轉發器及訊號轉發方法
US8645590B2 (en) Application of alternate align primitives during SAS rate matching to improve continuous adaptation
US10248608B2 (en) Controller circuit and method for estimating transmission delay
US20220158877A1 (en) Interconnect module, ufs system including the same, and method of operating the ufs system
US20190007160A1 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US8731073B1 (en) In-band lane alignment for a multi-lane transceiver