TW201502795A - 訊號轉發器及訊號轉發方法 - Google Patents
訊號轉發器及訊號轉發方法 Download PDFInfo
- Publication number
- TW201502795A TW201502795A TW102124829A TW102124829A TW201502795A TW 201502795 A TW201502795 A TW 201502795A TW 102124829 A TW102124829 A TW 102124829A TW 102124829 A TW102124829 A TW 102124829A TW 201502795 A TW201502795 A TW 201502795A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- memory
- conditioner
- set value
- management controller
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Abstract
一種訊號轉發器,包括一訊號調節器、一記憶體及一基板管理控制器,所述訊號調節器從一發送裝置接收訊號,並對接收到的訊號進行重新定時和再生,將再生的訊號發送給一接收裝置,所述訊號調節器、所述基板管理控制器分別與所述記憶體相連,所述基板管理控制器向所述記憶體寫入與一訊號傳輸協定相匹配的設定值,所述訊號調節器從所述記憶體讀取所述設定值並應用所述設定值。本發明還揭示了一種訊號轉發方法。
Description
本發明涉及電子通信領域,尤指一種訊號轉發器及訊號轉發方法。
在高速訊號的傳輸過程中,由於傳輸線路雜訊的影響以及上行晶片驅動能力的限制,承載資訊的數位訊號或類比訊號只能傳輸有限的距離,傳輸距離過長會導致訊號強度的嚴重衰減和訊號品質的嚴重失真。為了解決這個問題,現有設計採用一個或多個訊號轉發器將傳輸線路分割為兩段或多段線路,訊號轉發器對接收到的訊號進行重新定時和再生,然後將再生的訊號傳輸給接收裝置或下一段線路,這樣,訊號轉發器實現了在長距離線路中對訊號的有效傳輸,並保證了訊號的強度和品質。
為保證訊號轉發器準確的對訊號進行重新定時和再生,訊號轉發器的設定值必須調整成與訊號傳輸協定相匹配的參數,若訊號轉發器的設定值與訊號傳輸協定不匹配,將會使訊號的頻率或振幅發生錯誤的變動,從而導致訊號品質的嚴重失真。例如,在使用SAS(Serial Attached SCSI)協定的系統中,訊號轉發器的設定值必須調整成與SAS協定相匹配的參數,而使用PCIe(Peripheral Component Interface Express)協定的系統中,訊號轉發器的設定值必須調整成與PCIe協議相匹配的參數,任何與訊號傳輸協定不相匹配的設定值度都將使得訊號轉發器無法準確的對訊號進行重新定時和再生。
然而,在現有設計中,在採用了多個訊號傳輸協定的系統中,不得不針對每一種訊號傳輸協定單獨定制與其相匹配的訊號轉發器,這非常不利於通信系統的設計與使用。
鑒於以上內容,有必要提供一種訊號轉發器及訊號轉發方法,便於調整設定值以適應多種訊號傳輸協定。
一種訊號轉發器,包括一訊號調節器,所述訊號調節器從一發送裝置接收訊號,並對接收到的訊號進行重新定時和再生,將再生的訊號發送給一接收裝置,所述訊號轉發器還包括一記憶體及一基板管理控制器,所述訊號調節器、所述基板管理控制器分別與所述記憶體相連,所述基板管理控制器向所述記憶體寫入與一訊號傳輸協定相匹配的設定值,所述訊號調節器從所述記憶體讀取所述設定值並應用所述設定值。
優選地,所述訊號調節器與所述記憶體藉由I2
C匯流排相連。
優選地,所述基板管理控制器與所述記憶體藉由I2
C匯流排相連。
優選地,所述記憶體是電可擦除唯讀記憶體。
優選地,所述訊號調節器是重驅動器或重計時器。
一種訊號轉發方法,所述方法包括:
一基板管理控制器向一記憶體寫入與一訊號傳輸協定相匹配的設定值;
一訊號調節器從所述記憶體讀取所述設定值;
所述訊號調節器從一發送裝置接收訊號;
所述訊號調節器根據讀取到的所述設定值對接收到的訊號進行重新定時和再生;及
所述訊號調節器將再生的訊號發送給一接收裝置。
優選地,所述訊號調節器與所述記憶體藉由I2
C匯流排相連。
優選地,所述基板管理控制器與所述記憶體藉由I2
C匯流排相連。
優選地,所述記憶體是電可擦除唯讀記憶體。
優選地,所述訊號調節器是重驅動器或重計時器。
與習知技術相比,上述訊號轉發器及訊號轉發方法,所述基板管理控制器可以根據需要向所述記憶體寫入與不同訊號傳輸協定相匹配的設定值,從而使得所述訊號調節器可以在所述記憶體中讀取到不同的設定值以適應不同的訊號傳輸協定,使得所述訊號調節器可以在訊號轉發過程中更好地調節訊號。
10‧‧‧訊號調節器
20‧‧‧記憶體
30‧‧‧基板管理控制器
40‧‧‧發送裝置
50‧‧‧接收裝置
圖1為本發明一種實施方式中的訊號轉發器的結構框圖。
圖2為本發明另一種實施方式中的訊號轉發方法的流程圖。
請參閱圖1,圖中示意性的示出了根據本發明一種實施方式的訊號轉發器,所述訊號轉發器包括一訊號調節器10、一記憶體20及一基板管理控制器(Baseboard Management Controller)30。所述訊號調節器10藉由I2
C(Inter-Integrated Circuit)匯流排與所述記憶體20相連,所述記憶體20藉由I2
C匯流排與所述基板管理控制器30相連。I2
C匯流排包括串列資料線(SDA)和串列時鐘線(SCL)兩條串列線,I2
C匯流排因其介面線少、控制方式簡單、器件封裝形式小、通信速率較高等優點,被廣泛用於伺服器的監控領域。
所述基板管理控制器30是一種嵌入在伺服器主機板上的控制器,能獨立運行,在安全遠端重啟、安全重新上電、局域網(LAN)警告和系統健康監視方面提供管理介面。所述基板管理控制器30用於將與一訊號傳輸協定(例如,PCIe協定,SAS協定或USB協定等)相匹配的設定值寫入所述記憶體20,所述設定值可以包括去加重(De-emphasis)、轉換速率(Slew rate)、振幅(Amplitude)等跟訊號調整有關的參數。由於所述基板管理控制器30獨立運行,因而可以在系統上電之前便完成對所述記憶體20的寫入操作,這使得所述設定值總是可以先於系統的啟動之前被定制好。
在一實施方式中,所述記憶體20為電可擦除唯讀記憶體(EEPROM,Electrically Erasable Programmable Read - Only Memory),僅當所述基板管理控制器30對所述電可擦除唯讀記憶體的寫控制端施加適當的電壓時,所述電可擦除唯讀記憶體才能被寫入資料。這樣,所述記憶體30中存儲的設定值更為穩固和不易被破壞。
所述訊號調節器10從所述記憶體20中讀取設定值並應用所述設定值。所述訊號調節器10從一發送裝置40接收到訊號後,根據讀取到的所述設定值對接收到的訊號進行重新定時和再生,然後將再生的訊號發送給一接收裝置50。所述訊號調節器10可以是重驅動器(Re-driver)或重計時器(Re-timer)。所述發送裝置40和所述接收裝置40均可以是匹配某一協定的控制晶片,比如SAS控制器,也可以是另一訊號轉發器。
請參閱圖2,圖中示意性的示出了根據本發明一種實施方式的訊號轉發方法的流程圖,所述方法包括以下步驟:
步驟S201,所述基板管理控制器30向所述記憶體20寫入與一訊號傳輸協定相匹配的設定值。
步驟S202,所述訊號調節器10從所述記憶體20中讀取所述設定值;
步驟S203,所述訊號調節器10從所述發送裝置40接收訊號。
步驟S204,所述訊號調節器10根據讀取到的所述設定值對接收到的訊號進行重新定時和再生。
步驟S205,所述訊號調節器10將再生的訊號發送給所述接收裝置50。
相對於習知技術,上述訊號轉發器及訊號轉發方法,所述基板管理控制器30可以根據需要向所述記憶體20寫入與不同訊號傳輸協定相匹配的設定值,從而使得所述訊號調節器10可以在所述記憶體20中讀取到不同的設定值以適應不同的訊號傳輸協定,使得所述訊號調節器10可以在訊號轉發過程中更好地調節訊號。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
無
10‧‧‧訊號調節器
20‧‧‧記憶體
30‧‧‧基板管理控制器
40‧‧‧發送裝置
50‧‧‧接收裝置
Claims (10)
- 一種訊號轉發器,包括一訊號調節器,所述訊號調節器從一發送裝置接收訊號,並對接收到的訊號進行重新定時和再生,將再生的訊號發送給一接收裝置,所述訊號轉發器還包括一記憶體及一基板管理控制器,所述訊號調節器、所述基板管理控制器分別與所述記憶體相連,所述基板管理控制器向所述記憶體寫入與一訊號傳輸協定相匹配的設定值,所述訊號調節器從所述記憶體讀取所述設定值並應用所述設定值。
- 如申請專利範圍第1項所述之訊號轉發器,其中所述訊號調節器與所述記憶體藉由I2 C匯流排相連。
- 如申請專利範圍第1項所述之訊號轉發器,其中所述基板管理控制器與所述記憶體藉由I2 C匯流排相連。
- 如申請專利範圍第1項所述之訊號轉發器,其中所述記憶體是電可擦除唯讀記憶體。
- 如申請專利範圍第1項所述之訊號轉發器,其中所述訊號調節器是重驅動器或重計時器。
- 一種訊號轉發方法,所述方法包括:
一基板管理控制器向一記憶體寫入與一訊號傳輸協定相匹配的設定值;
一訊號調節器從所述記憶體讀取所述設定值;
所述訊號調節器從一發送裝置接收訊號;
所述訊號調節器根據讀取到的所述設定值對接收到的訊號進行重新定時和再生;及
所述訊號調節器將再生的訊號發送給一接收裝置。 - 如申請專利範圍第6項所述之訊號轉發方法,其中所述訊號調節器與所述記憶體藉由I2 C匯流排相連。
- 如申請專利範圍第6項所述之訊號轉發方法,其中所述基板管理控制器與所述記憶體藉由I2 C匯流排相連。
- 如申請專利範圍第6項所述之訊號轉發方法,其中所述記憶體是電可擦除唯讀記憶體。
- 如申請專利範圍第6項所述之訊號轉發方法,其中所述訊號調節器是重驅動器或重計時器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102124829A TW201502795A (zh) | 2013-07-11 | 2013-07-11 | 訊號轉發器及訊號轉發方法 |
US14/325,678 US20150019774A1 (en) | 2013-07-11 | 2014-07-08 | Signal processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102124829A TW201502795A (zh) | 2013-07-11 | 2013-07-11 | 訊號轉發器及訊號轉發方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201502795A true TW201502795A (zh) | 2015-01-16 |
Family
ID=52278077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102124829A TW201502795A (zh) | 2013-07-11 | 2013-07-11 | 訊號轉發器及訊號轉發方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150019774A1 (zh) |
TW (1) | TW201502795A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140344431A1 (en) * | 2013-05-16 | 2014-11-20 | Aspeed Technology Inc. | Baseboard management system architecture |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841985A (en) * | 1996-09-18 | 1998-11-24 | Intel Corporation | Method and apparatus for supporting multiple protocols on a network |
US8149862B1 (en) * | 2002-11-15 | 2012-04-03 | Netlogic Microsystems, Inc. | Multi-protocol communication circuit |
US7752343B2 (en) * | 2006-02-22 | 2010-07-06 | Emulex Design & Manufacturing Corporation | Method and apparatus for auto-protocol discrimination between fibre channel, SAS and SATA devices |
US7444445B2 (en) * | 2006-07-30 | 2008-10-28 | International Business Machines Corporation | Selectively adjusting signal compensation parameters and data rate for transmission of data through a smart cable |
EP2693649A4 (en) * | 2011-03-31 | 2014-08-20 | Fujitsu Ltd | APPARATUS AND SYSTEM FOR INFORMATION PROCESSING AND COMMUNICATION CONTROL METHOD |
US8838869B1 (en) * | 2012-06-22 | 2014-09-16 | Xilinx, Inc. | Multi-protocol data bus interface |
TW201502793A (zh) * | 2013-07-11 | 2015-01-16 | Hon Hai Prec Ind Co Ltd | 訊號轉發器及訊號轉發方法 |
TW201502794A (zh) * | 2013-07-11 | 2015-01-16 | Hon Hai Prec Ind Co Ltd | 訊號轉發器及訊號轉發方法 |
-
2013
- 2013-07-11 TW TW102124829A patent/TW201502795A/zh unknown
-
2014
- 2014-07-08 US US14/325,678 patent/US20150019774A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20150019774A1 (en) | 2015-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11907140B2 (en) | Serial interface for semiconductor package | |
US9129064B2 (en) | USB 3.0 link layer timer adjustment to extend distance | |
CN104021107A (zh) | 一种支持NVMe PCIE SSD系统设计方法 | |
US20170068628A1 (en) | Reducing ethernet latency in a multi-server chassis | |
EP3465453B1 (en) | Reduced pin count interface | |
KR20130042370A (ko) | Ufs 인터페이스의 테스트 방법 및 이의 테스트 방법으로 테스트를 수행하는 메모리 장치 | |
JP2019507926A (ja) | モジュールバスとaxiバスの間のリクエストを変換するためのバスブリッジ | |
RU2015134411A (ru) | Флэш-накопитель с множеством функций, интегрированных при помощи контроллера | |
WO2016192159A1 (zh) | 数据传输方法及装置 | |
US20190007167A1 (en) | Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same | |
CN103577362A (zh) | 改善数据传输的方法及其相关计算机系统 | |
US10657009B2 (en) | System and method to dynamically increase memory channel robustness at high transfer rates | |
TW201502795A (zh) | 訊號轉發器及訊號轉發方法 | |
TW201502794A (zh) | 訊號轉發器及訊號轉發方法 | |
TW201502793A (zh) | 訊號轉發器及訊號轉發方法 | |
US20150229704A1 (en) | Apparatus and method for providing metadata with network traffic | |
CN105094886A (zh) | 一种从pc机烧录序列号至含rs485总线的下位机的装置和方法 | |
TW202238402A (zh) | 連接介面轉換晶片、連接介面轉換裝置與操作方法 | |
US10289601B1 (en) | Host controller, secure element and serial peripheral interface communications system | |
CN104281550A (zh) | 信号转发器及信号转发方法 | |
JP2017525284A (ja) | I/oインターフェース信号の動的な電圧調整 | |
CN103870203B (zh) | 便携储存装置及动态调整其工作模式的方法 | |
US20190007160A1 (en) | Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same | |
US8645590B2 (en) | Application of alternate align primitives during SAS rate matching to improve continuous adaptation | |
CN114490482A (zh) | 互连模块、包括互连模块的ufs系统以及操作ufs系统的方法 |