JP2017525284A - I/oインターフェース信号の動的な電圧調整 - Google Patents
I/oインターフェース信号の動的な電圧調整 Download PDFInfo
- Publication number
- JP2017525284A JP2017525284A JP2017501713A JP2017501713A JP2017525284A JP 2017525284 A JP2017525284 A JP 2017525284A JP 2017501713 A JP2017501713 A JP 2017501713A JP 2017501713 A JP2017501713 A JP 2017501713A JP 2017525284 A JP2017525284 A JP 2017525284A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- temperature
- interface
- swing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Abstract
Description
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
入力/出力(I/O)インターフェースと、
前記I/Oインターフェースの周波数または温度を決定し、前記I/Oインターフェースの前記決定された周波数または温度に少なくとも部分的に基づいて前記I/Oインターフェースのスイング電圧を調整するように構成された、I/O電圧コントローラとを備える、デバイス。
[C2]
前記I/Oインターフェースが、前記スイング電圧調整中にデータトラフィックを停止させ、前記スイング電圧調整の後、前記データトラフィックを再開するように構成された、C1に記載のデバイス。
[C3]
前記I/O電圧コントローラが、前記決定された周波数または温度に対応する電圧マージンを取得し、前記電圧マージンに基づいて前記I/Oインターフェースの前記スイング電圧を調整するように構成された、C1に記載のデバイス。
[C4]
ルックアップテーブルを記憶するメモリをさらに備え、ここにおいて、前記ルックアップテーブルが複数の電圧マージンを備え、前記電圧マージンの各々が、異なる温度−周波数ペアに対応し、ここにおいて、前記I/O電圧コントローラが、前記ルックアップテーブルから前記電圧マージンを取得するように構成された、C3に記載のデバイス。
[C5]
前記電圧マージンは、前記I/Oインターフェースの前記スイング電圧が所定のスイング電圧よりも小さい量を表す、C3に記載のデバイス。
[C6]
前記I/Oインターフェースの前記温度を検知し、前記検知された温度に基づいて温度示度を生成するように構成された温度センサーをさらに備え、ここにおいて、前記I/O電圧コントローラが、前記温度示度に基づいて前記I/Oインターフェースの前記温度を検出するように構成された、C1に記載のデバイス。
[C7]
前記I/Oインターフェースが、電源から電源電圧を受信し、前記I/O電圧コントローラが、前記I/Oインターフェースの前記スイング電圧に少なくとも部分的に基づいて前記電源の前記電源電圧を調整するように構成された、C1に記載のデバイス。
[C8]
前記I/Oインターフェースが、信号経路を介して第2のデバイスに信号を送信するように構成された、C1に記載のデバイス。
[C9]
前記デバイスと前記第2のデバイスとが、別個のチップ上にある、C8に記載のデバイス。
[C10]
スイング電圧決定のための方法であって、
所定の量だけ送信機におけるスイング電圧を低減することと、
信号経路を介して前記低減されたスイング電圧において前記送信機から受信機に信号を送信することと、
前記信号が前記受信機によって正常に受信されたかどうかを決定することと、
前記信号が正常に受信されたかどうかの前記決定に少なくとも部分的に基づいて、前記送信機のためのスイング電圧を決定することとを備える、方法。
[C11]
前記信号経路が、ボード上の1つまたは複数のトレース、1つまたは複数のパッケージ接続、あるいは1つまたは複数のボードコネクタを備える、C10に記載の方法。
[C12]
前記決定されたスイング電圧が、前記信号経路のインピーダンス、前記信号経路の周波数応答、または前記信号経路の次元を考慮する、C11に記載の方法。
[C13]
前記送信機と前記受信機とが、別個のチップ上にある、C11に記載の方法。
[C14]
前記信号がデータパターンを備え、ここにおいて、前記信号が前記受信機によって正常に受信されたかどうかを決定することが、前記受信機によって受信された前記データパターンを、前記受信機における前記データパターンのコピーに対して比較することを備える、C10に記載の方法。
[C15]
前記信号がデータパターンを備え、ここにおいて、前記信号が前記受信機によって正常に受信されたかどうかを決定することが、前記受信機によって受信された前記データパターンを、前記送信機によって送信された前記データパターンに対して比較することを備える、C10に記載の方法。
[C16]
前記信号がデータ部分と誤り検出部分とを備え、ここにおいて、前記信号が前記受信機によって正常に受信されたかどうかを決定することが、前記受信機によって受信された前記データ部分から、誤り検出部分を計算することと、前記計算された誤り検出部分を、前記受信機によって受信された前記誤り検出部分と比較することとを備える、C10に記載の方法。
[C17]
前記信号が前記受信機によって正常に受信されなくなるまで、前記低減するステップと前記送信するステップとを繰り返すことをさらに備え、ここにおいて、前記送信機のための前記スイング電圧を決定することは、前記信号が前記受信機によって正常に受信される、前記低減されたスイング電圧のうちの1つに少なくとも部分的に基づく、C10に記載の方法。
[C18]
前記送信機のための前記スイング電圧を決定することは、前記信号が前記受信機によって正常に受信される、前記低減されたスイング電圧のうちの最も低い1つに少なくとも部分的に基づく、C17に記載の方法。
[C19]
前記信号が送信される周波数を決定することと、
前記決定されたスイング電圧に対応する電圧マージンをルックアップテーブルに記憶することと、をさらに備え、ここにおいて、前記電圧マージンが、前記ルックアップテーブル中の前記周波数に関連付けられる、
C10に記載の方法。
[C20]
前記信号が送信される温度を検出することと、
前記決定されたスイング電圧に対応する電圧マージンをルックアップテーブルに記憶することと、をさらに備え、ここにおいて、前記電圧マージンが、前記ルックアップテーブル中の前記温度に関連付けられる、
C10に記載の方法。
[C21]
入力/出力(I/O)インターフェースと、
前記I/Oインターフェースの周波数または温度を決定するための手段と、
前記I/Oインターフェースの前記決定された周波数または温度に少なくとも部分的に基づいて前記I/Oインターフェースのスイング電圧を調整するための手段とを備える、デバイス。
[C22]
前記スイング電圧調整中にデータトラフィックを停止させるための手段と、
前記スイング電圧調整の後、前記データトラフィックを再開するための手段とをさらに備える、C21に記載のデバイス。
[C23]
前記決定された周波数または温度に対応する電圧マージンを取得するための手段と、
前記電圧マージンに基づいて前記I/Oインターフェースの前記スイング電圧を調整するための手段とをさらに備える、C21に記載のデバイス。
[C24]
ルックアップテーブルを記憶するための手段をさらに備え、ここにおいて、前記ルックアップテーブルが複数の電圧マージンを備え、前記電圧マージンの各々が、異なる温度−周波数ペアに対応し、ここにおいて、前記電圧マージンを取得するための前記手段が、前記ルックアップテーブルから前記電圧マージンを取得するための手段を備える、C23に記載のデバイス。
[C25]
前記電圧マージンは、前記I/Oインターフェースの前記スイング電圧が所定のスイング電圧よりも小さい量を表す、C23に記載のデバイス。
[C26]
前記I/Oインターフェースの前記温度を検知するための手段と、
前記検知された温度に基づいて温度示度を生成するための手段と、
前記温度示度に基づいて前記I/Oインターフェースの前記温度を検出するための手段とをさらに備える、C21に記載のデバイス。
[C27]
電源から電源電圧を受信するための手段と、
前記I/Oインターフェースの前記スイング電圧に少なくとも部分的に基づいて前記電源の前記電源電圧を調整するための手段とをさらに備える、C21に記載のデバイス。
[C28]
前記I/Oインターフェースが、信号経路を介して第2のデバイスに信号を送信するための手段を備える、C21に記載のデバイス。
[C29]
前記デバイスと前記第2のデバイスとが、別個のチップ上にある、C28に記載のデバイス。
Claims (29)
- 入力/出力(I/O)インターフェースと、
前記I/Oインターフェースの周波数または温度を決定し、前記I/Oインターフェースの前記決定された周波数または温度に少なくとも部分的に基づいて前記I/Oインターフェースのスイング電圧を調整するように構成された、I/O電圧コントローラと
を備える、デバイス。 - 前記I/Oインターフェースが、前記スイング電圧調整中にデータトラフィックを停止させ、前記スイング電圧調整の後、前記データトラフィックを再開するように構成された、請求項1に記載のデバイス。
- 前記I/O電圧コントローラが、前記決定された周波数または温度に対応する電圧マージンを取得し、前記電圧マージンに基づいて前記I/Oインターフェースの前記スイング電圧を調整するように構成された、請求項1に記載のデバイス。
- ルックアップテーブルを記憶するメモリをさらに備え、ここにおいて、前記ルックアップテーブルが複数の電圧マージンを備え、前記電圧マージンの各々が、異なる温度−周波数ペアに対応し、ここにおいて、前記I/O電圧コントローラが、前記ルックアップテーブルから前記電圧マージンを取得するように構成された、請求項3に記載のデバイス。
- 前記電圧マージンは、前記I/Oインターフェースの前記スイング電圧が所定のスイング電圧よりも小さい量を表す、請求項3に記載のデバイス。
- 前記I/Oインターフェースの前記温度を検知し、前記検知された温度に基づいて温度示度を生成するように構成された温度センサーをさらに備え、ここにおいて、前記I/O電圧コントローラが、前記温度示度に基づいて前記I/Oインターフェースの前記温度を検出するように構成された、請求項1に記載のデバイス。
- 前記I/Oインターフェースが、電源から電源電圧を受信し、前記I/O電圧コントローラが、前記I/Oインターフェースの前記スイング電圧に少なくとも部分的に基づいて前記電源の前記電源電圧を調整するように構成された、請求項1に記載のデバイス。
- 前記I/Oインターフェースが、信号経路を介して第2のデバイスに信号を送信するように構成された、請求項1に記載のデバイス。
- 前記デバイスと前記第2のデバイスとが、別個のチップ上にある、請求項8に記載のデバイス。
- スイング電圧決定のための方法であって、
所定の量だけ送信機におけるスイング電圧を低減することと、
信号経路を介して前記低減されたスイング電圧において前記送信機から受信機に信号を送信することと、
前記信号が前記受信機によって正常に受信されたかどうかを決定することと、
前記信号が正常に受信されたかどうかの前記決定に少なくとも部分的に基づいて、前記送信機のためのスイング電圧を決定することと
を備える、方法。 - 前記信号経路が、ボード上の1つまたは複数のトレース、1つまたは複数のパッケージ接続、あるいは1つまたは複数のボードコネクタを備える、請求項10に記載の方法。
- 前記決定されたスイング電圧が、前記信号経路のインピーダンス、前記信号経路の周波数応答、または前記信号経路の次元を考慮する、請求項11に記載の方法。
- 前記送信機と前記受信機とが、別個のチップ上にある、請求項11に記載の方法。
- 前記信号がデータパターンを備え、ここにおいて、前記信号が前記受信機によって正常に受信されたかどうかを決定することが、前記受信機によって受信された前記データパターンを、前記受信機における前記データパターンのコピーに対して比較することを備える、請求項10に記載の方法。
- 前記信号がデータパターンを備え、ここにおいて、前記信号が前記受信機によって正常に受信されたかどうかを決定することが、前記受信機によって受信された前記データパターンを、前記送信機によって送信された前記データパターンに対して比較することを備える、請求項10に記載の方法。
- 前記信号がデータ部分と誤り検出部分とを備え、ここにおいて、前記信号が前記受信機によって正常に受信されたかどうかを決定することが、前記受信機によって受信された前記データ部分から、誤り検出部分を計算することと、前記計算された誤り検出部分を、前記受信機によって受信された前記誤り検出部分と比較することとを備える、請求項10に記載の方法。
- 前記信号が前記受信機によって正常に受信されなくなるまで、前記低減するステップと前記送信するステップとを繰り返すことをさらに備え、ここにおいて、前記送信機のための前記スイング電圧を決定することは、前記信号が前記受信機によって正常に受信される、前記低減されたスイング電圧のうちの1つに少なくとも部分的に基づく、請求項10に記載の方法。
- 前記送信機のための前記スイング電圧を決定することは、前記信号が前記受信機によって正常に受信される、前記低減されたスイング電圧のうちの最も低い1つに少なくとも部分的に基づく、請求項17に記載の方法。
- 前記信号が送信される周波数を決定することと、
前記決定されたスイング電圧に対応する電圧マージンをルックアップテーブルに記憶することと、をさらに備え、ここにおいて、前記電圧マージンが、前記ルックアップテーブル中の前記周波数に関連付けられる、
請求項10に記載の方法。 - 前記信号が送信される温度を検出することと、
前記決定されたスイング電圧に対応する電圧マージンをルックアップテーブルに記憶することと、をさらに備え、ここにおいて、前記電圧マージンが、前記ルックアップテーブル中の前記温度に関連付けられる、
請求項10に記載の方法。 - 入力/出力(I/O)インターフェースと、
前記I/Oインターフェースの周波数または温度を決定するための手段と、
前記I/Oインターフェースの前記決定された周波数または温度に少なくとも部分的に基づいて前記I/Oインターフェースのスイング電圧を調整するための手段と
を備える、デバイス。 - 前記スイング電圧調整中にデータトラフィックを停止させるための手段と、
前記スイング電圧調整の後、前記データトラフィックを再開するための手段と
をさらに備える、請求項21に記載のデバイス。 - 前記決定された周波数または温度に対応する電圧マージンを取得するための手段と、
前記電圧マージンに基づいて前記I/Oインターフェースの前記スイング電圧を調整するための手段と
をさらに備える、請求項21に記載のデバイス。 - ルックアップテーブルを記憶するための手段をさらに備え、ここにおいて、前記ルックアップテーブルが複数の電圧マージンを備え、前記電圧マージンの各々が、異なる温度−周波数ペアに対応し、ここにおいて、前記電圧マージンを取得するための前記手段が、前記ルックアップテーブルから前記電圧マージンを取得するための手段を備える、請求項23に記載のデバイス。
- 前記電圧マージンは、前記I/Oインターフェースの前記スイング電圧が所定のスイング電圧よりも小さい量を表す、請求項23に記載のデバイス。
- 前記I/Oインターフェースの前記温度を検知するための手段と、
前記検知された温度に基づいて温度示度を生成するための手段と、
前記温度示度に基づいて前記I/Oインターフェースの前記温度を検出するための手段と
をさらに備える、請求項21に記載のデバイス。 - 電源から電源電圧を受信するための手段と、
前記I/Oインターフェースの前記スイング電圧に少なくとも部分的に基づいて前記電源の前記電源電圧を調整するための手段と
をさらに備える、請求項21に記載のデバイス。 - 前記I/Oインターフェースが、信号経路を介して第2のデバイスに信号を送信するための手段を備える、請求項21に記載のデバイス。
- 前記デバイスと前記第2のデバイスとが、別個のチップ上にある、請求項28に記載のデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/330,464 | 2014-07-14 | ||
US14/330,464 US9461626B2 (en) | 2014-07-14 | 2014-07-14 | Dynamic voltage adjustment of an I/O interface signal |
PCT/US2015/031433 WO2016010623A1 (en) | 2014-07-14 | 2015-05-18 | Dynamic voltage adjustment of an i/o interface signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017525284A true JP2017525284A (ja) | 2017-08-31 |
JP2017525284A5 JP2017525284A5 (ja) | 2018-06-07 |
Family
ID=53404851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017501713A Pending JP2017525284A (ja) | 2014-07-14 | 2015-05-18 | I/oインターフェース信号の動的な電圧調整 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9461626B2 (ja) |
EP (1) | EP3170177A1 (ja) |
JP (1) | JP2017525284A (ja) |
CN (1) | CN106796566A (ja) |
WO (1) | WO2016010623A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109947164B (zh) * | 2013-06-11 | 2020-10-09 | 株式会社索思未来 | 电压控制方法 |
US11487341B2 (en) * | 2018-08-09 | 2022-11-01 | Nvidia Corporation | Techniques for configuring a processor to execute instructions efficiently |
CN114489235A (zh) * | 2022-01-18 | 2022-05-13 | 上海天数智芯半导体有限公司 | 一种用于异常温度处理的芯片频率动态调节方法及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002045268A1 (fr) * | 2000-11-30 | 2002-06-06 | Hitachi, Ltd | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
US20060066351A1 (en) * | 2004-09-15 | 2006-03-30 | Lau Benedict C | Scalable I/O signaling topology using source-calibrated reference voltages |
WO2008076700A2 (en) * | 2006-12-13 | 2008-06-26 | Rambus Inc. | Interface with variable data rate |
JP2008227696A (ja) * | 2007-03-09 | 2008-09-25 | Nec Corp | インタフェース回路および信号出力調整方法 |
JP2010178262A (ja) * | 2009-02-02 | 2010-08-12 | Fujitsu Semiconductor Ltd | ドライバストレングス調整回路、半導体集積回路、及びドライバストレングスの調整方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6928559B1 (en) | 1997-06-27 | 2005-08-09 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
US6218901B1 (en) | 1999-10-12 | 2001-04-17 | International Business Machines Corporation | High speed differential output driver with increased voltage swing and predrive common mode adjustment |
US7941675B2 (en) * | 2002-12-31 | 2011-05-10 | Burr James B | Adaptive power control |
US6600346B1 (en) | 2002-07-30 | 2003-07-29 | National Semiconductor Corporation | Low voltage differential swing (LVDS) signal driver circuit with low PVT and load sensitivity |
US7583555B2 (en) | 2003-04-11 | 2009-09-01 | Qualcomm Incorporated | Robust and Efficient dynamic voltage scaling for portable devices |
US20060072241A1 (en) * | 2004-09-30 | 2006-04-06 | Feliss Norbert A | System, method, and apparatus for a wireless hard disk drive |
US7301410B2 (en) | 2006-03-07 | 2007-11-27 | International Business Machines Corporation | Hybrid current-starved phase-interpolation circuit for voltage-controlled devices |
US7405594B1 (en) | 2006-06-16 | 2008-07-29 | Integrated Device Technology, Inc. | Current mode driver with constant voltage swing |
US7616509B2 (en) * | 2007-07-13 | 2009-11-10 | Freescale Semiconductor, Inc. | Dynamic voltage adjustment for memory |
KR100889314B1 (ko) * | 2007-09-10 | 2009-03-18 | 주식회사 하이닉스반도체 | 버퍼 회로 |
US8143911B2 (en) | 2008-03-31 | 2012-03-27 | Intel Corporation | Input/output driver swing control and supply noise rejection |
US8055477B2 (en) | 2008-11-20 | 2011-11-08 | International Business Machines Corporation | Identifying deterministic performance boost capability of a computer system |
CN102063144B (zh) * | 2010-11-17 | 2014-08-13 | 东南大学 | 一种面向低功耗应用的动态电压调节系统及实现方法 |
US8578222B2 (en) * | 2011-02-17 | 2013-11-05 | Qualcomm Incorporated | SerDes power throttling as a function of detected error rate |
-
2014
- 2014-07-14 US US14/330,464 patent/US9461626B2/en active Active
-
2015
- 2015-05-18 WO PCT/US2015/031433 patent/WO2016010623A1/en active Application Filing
- 2015-05-18 JP JP2017501713A patent/JP2017525284A/ja active Pending
- 2015-05-18 CN CN201580038148.7A patent/CN106796566A/zh active Pending
- 2015-05-18 EP EP15729605.4A patent/EP3170177A1/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002045268A1 (fr) * | 2000-11-30 | 2002-06-06 | Hitachi, Ltd | Circuit integre a semi-conducteurs et systeme de traitement de donnees |
US20060066351A1 (en) * | 2004-09-15 | 2006-03-30 | Lau Benedict C | Scalable I/O signaling topology using source-calibrated reference voltages |
WO2008076700A2 (en) * | 2006-12-13 | 2008-06-26 | Rambus Inc. | Interface with variable data rate |
JP2008227696A (ja) * | 2007-03-09 | 2008-09-25 | Nec Corp | インタフェース回路および信号出力調整方法 |
JP2010178262A (ja) * | 2009-02-02 | 2010-08-12 | Fujitsu Semiconductor Ltd | ドライバストレングス調整回路、半導体集積回路、及びドライバストレングスの調整方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106796566A (zh) | 2017-05-31 |
US20160013774A1 (en) | 2016-01-14 |
EP3170177A1 (en) | 2017-05-24 |
WO2016010623A1 (en) | 2016-01-21 |
US9461626B2 (en) | 2016-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2586031B1 (en) | Method and apparatus for training a memory signal via an error signal of a memory | |
JP6409249B2 (ja) | 不整合信号受信器に対するタイミング制御 | |
US20140372791A1 (en) | Interface control circuit, memory system, and method of controlling an interface control circuit | |
US8994447B2 (en) | Voltage regulation method and corresponding HPM, chip, and chip system | |
KR100897298B1 (ko) | 읽기 신호 타이밍을 조정하는 플래시 메모리 장치 및플래시 메모리 장치의 읽기 제어 방법 | |
JP2015103256A (ja) | ユニバーサルシリアルバス装置の検知システム及び検知方法 | |
JP2017525284A (ja) | I/oインターフェース信号の動的な電圧調整 | |
US20200272545A1 (en) | System and Method to Dynamically Increase Memory Channel Robustness at High Transfer Rates | |
WO2014049752A1 (ja) | データ伝送装置及びデータ伝送方法 | |
US9558139B2 (en) | System interconnect dynamic scaling handshake using spare bit-lane | |
US9524013B2 (en) | System interconnect dynamic scaling by lane width and operating frequency balancing | |
US9720440B2 (en) | Communication apparatus and method for controlling communication apparatus | |
KR101637998B1 (ko) | 에스피아이 통신 장치 및 방법 | |
US10248608B2 (en) | Controller circuit and method for estimating transmission delay | |
US20150121018A1 (en) | Semiconductor memory system and voltage setting method | |
KR20190108346A (ko) | 입출력 회로 | |
US9407427B2 (en) | Technique for optimizing the phase of a data signal transmitted across a communication link | |
US9887696B2 (en) | Semiconductor device performing boot-up operation | |
TW201624298A (zh) | 儲存裝置及計算機系統 | |
TWI822563B (zh) | 介面電路與記憶體控制器 | |
US10396760B1 (en) | Differential pair contact resistance asymmetry compensation system | |
US9502081B2 (en) | Internal voltage generating circuit for generating internal voltage according to temperature and process variation | |
TW201502795A (zh) | 訊號轉發器及訊號轉發方法 | |
JP5123739B6 (ja) | サーバ装置およびPCI Express中継バッファ制御方法 | |
JP5123739B2 (ja) | サーバ装置およびPCIExpress中継バッファ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180420 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191023 |