JP5123739B2 - サーバ装置およびPCIExpress中継バッファ制御方法 - Google Patents
サーバ装置およびPCIExpress中継バッファ制御方法 Download PDFInfo
- Publication number
- JP5123739B2 JP5123739B2 JP2008134919A JP2008134919A JP5123739B2 JP 5123739 B2 JP5123739 B2 JP 5123739B2 JP 2008134919 A JP2008134919 A JP 2008134919A JP 2008134919 A JP2008134919 A JP 2008134919A JP 5123739 B2 JP5123739 B2 JP 5123739B2
- Authority
- JP
- Japan
- Prior art keywords
- relay buffer
- pci express
- module
- server
- side relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Description
図1により、本発明の実施の形態1に係るサーバ装置の構成について説明する。図1は本発明の実施の形態1に係るサーバ装置の構成を示す構成図である。
実施の形態2は、実施の形態1において、中継バッファ7、9をチップセット5に内蔵させ、中継バッファ8、10をIOコントローラ12に内蔵させたものである。
実施の形態3は、実施の形態1において、サーバモジュール1とIOモジュール3の間をバックプレーン2に代えてPCI Expressインターフェースケーブル19で接続したものである。
Claims (7)
- プロセッサ、メモリ、およびチップセットを搭載するサーバモジュールと、
IOコントローラを搭載するIO拡張アダプタを有するIOモジュールと、
前記サーバモジュールと前記IOモジュールを配線で接続するバックプレーンとを備え、
前記チップセットと前記IOコントローラとを前記バックプレーン上のPCI Expressインターフェースで接続し、
前記サーバモジュールおよび前記IOモジュールは、それぞれ、前記PCI Expressインターフェースの信号を波形補償するための送信側中継バッファおよび受信側中継バッファを有し、
前記サーバモジュールの前記送信側中継バッファおよび前記IOモジュールの前記送信側中継バッファは、それぞれ、前記PCI Expressインターフェースのリンクがアイドル状態であるか否かを判別し、その判別情報を、前記バックプレーン上の中継バッファ制御インターフェースを介して、対応する前記受信側中継バッファに転送し、
前記サーバモジュールの前記受信側中継バッファおよび前記IOモジュールの前記受信側中継バッファは、それぞれ、前記バックプレーン上の中継バッファ制御インターフェースを介して転送された前記判別情報に基づいて、前記判別情報がアイドル状態を示している場合には前記PCI Expressインターフェースの信号出力を止め、前記判別情報がアイドル状態を示していない場合には前記PCI Expressインターフェースの信号出力を止めないことを特徴とするサーバ装置。 - 請求項1記載のサーバ装置において、
前記サーバモジュールの前記送信側中継バッファおよび前記IOモジュールの前記送信側中継バッファは、それぞれ、PCI Expressの信号の入力振幅および予め設定された閾値に基づいて、前記PCI Expressインターフェースのリンクがアイドル状態であるか否かを判別することを特徴とするサーバ装置。 - 請求項1記載のサーバ装置において、
前記チップセットは、前記送信側中継バッファおよび前記受信側中継バッファの少なくとも1つを内蔵することを特徴とするサーバ装置。 - 請求項1記載のサーバ装置において、
前記IOコントローラは、前記送信側中継バッファおよび前記受信側中継バッファの少なくとも1つを内蔵することを特徴とするサーバ装置。 - プロセッサ、メモリ、およびチップセットを搭載するサーバモジュールと、
IOコントローラを搭載するIO拡張アダプタを有するIOモジュールと、
PCI Expressインターフェース用通信線および中継バッファ制御インターフェース用通信線を有し、前記サーバモジュールと前記IOモジュールを接続するPCI Expressインターフェースケーブルとを備え、
前記サーバモジュールおよび前記IOモジュールは、それぞれ、前記PCI Expressインターフェースケーブル内の前記PCI Expressインターフェース用通信線の信号を波形補償するための送信側中継バッファおよび受信側中継バッファを有し、
前記サーバモジュールの前記送信側中継バッファおよび前記IOモジュールの前記送信側中継バッファは、それぞれ、前記PCI Expressインターフェースケーブル内の前記PCI Expressインターフェース用通信線の信号のリンクがアイドル状態であるか否かを判別し、その判別情報を、前記PCI Expressインターフェースケーブル内の前記中継バッファ制御インターフェース用通信線を介して対応する前記受信側中継バッファに転送し、
前記サーバモジュールの前記受信側中継バッファおよび前記IOモジュールの前記受信側中継バッファは、それぞれ、前記PCI Expressインターフェースケーブル内の前記中継バッファ制御インターフェース用通信線を介して転送された前記判別情報に基づいて、前記判別情報がアイドル状態を示している場合には前記PCI Expressインターフェース用通信線の信号出力を止め、前記判別情報がアイドル状態を示していない場合には前記PCI Expressインターフェース用通信線の信号出力を止めないことを特徴とするサーバ装置。 - プロセッサ、メモリ、およびチップセットを搭載するサーバモジュールと、IOコントローラを搭載するIO拡張アダプタを有するIOモジュールと、前記サーバモジュールと前記IOモジュールを配線で接続するバックプレーンとを備え、前記チップセットと前記IOコントローラとを前記バックプレーン上のPCI Expressインターフェースで接続し、前記サーバモジュールおよび前記IOモジュールは、それぞれ、前記PCI Expressインターフェースの信号を波形補償するための送信側中継バッファおよび受信側中継バッファを有するサーバ装置におけるPCI Express中継バッファ制御方法であって、
前記サーバモジュールの前記送信側中継バッファおよび前記IOモジュールの前記送信側中継バッファのそれぞれにより、前記PCI Expressインターフェースのリンクがアイドル状態であるか否かを判別し、その判別情報を、前記バックプレーン上の中継バッファ制御インターフェースを介して、対応する前記受信側中継バッファに転送し、
前記サーバモジュールの前記受信側中継バッファおよび前記IOモジュールの前記受信側中継バッファのそれぞれにより、前記バックプレーン上の中継バッファ制御インターフェースを介して転送された前記判別情報に基づいて、前記判別情報がアイドル状態を示している場合には前記PCI Expressインターフェースの信号出力を止め、前記判別情報がアイドル状態を示していない場合には前記PCI Expressインターフェースの信号出力を止めないことを特徴とするPCI Express中継バッファ制御方法。 - 請求項6記載のPCI Express中継バッファ制御方法において、
前記サーバモジュールの前記送信側中継バッファおよび前記IOコントローラの前記送信側中継バッファのそれぞれにより、PCI Expressの信号の入力振幅および予め設定された閾値に基づいて、前記PCI Expressインターフェースのリンクがアイドル状態であるか否かを判別することを特徴とするPCI Express中継バッファ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134919A JP5123739B6 (ja) | 2008-05-23 | サーバ装置およびPCI Express中継バッファ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134919A JP5123739B6 (ja) | 2008-05-23 | サーバ装置およびPCI Express中継バッファ制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009282798A JP2009282798A (ja) | 2009-12-03 |
JP5123739B2 true JP5123739B2 (ja) | 2013-01-23 |
JP5123739B6 JP5123739B6 (ja) | 2013-03-13 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
JP2009282798A (ja) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102035986B1 (ko) | 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템 | |
JP4347329B2 (ja) | デバイス間の配電を管理する方法およびシステム(改善された電力管理および熱分散のための選択的オンダイ終端) | |
US8090263B2 (en) | System and method for expanding PCIe compliant signals over a fiber optic medium with no latency | |
CN109558371B (zh) | 用于与微控制器通信的方法、以及计算系统 | |
JP5096905B2 (ja) | サーバ装置及びそのリンク回復処理方法 | |
US20070067541A1 (en) | Method and apparatus for automatically adjusting bus widths | |
KR20130124483A (ko) | 전기-광 통신 링크 | |
US20110113178A1 (en) | Computer device and control method for the same | |
JP2005050257A (ja) | シリアルataインタフェース持つ電子機器及び信号振幅自動調整方法 | |
CN101663657A (zh) | 无桥无交换的PCIe扩展 | |
JP2010218196A (ja) | データ転送制御装置及び電子機器 | |
US20170286357A1 (en) | Method, Apparatus And System For Communicating Between Multiple Protocols | |
US10657009B2 (en) | System and method to dynamically increase memory channel robustness at high transfer rates | |
CN100414526C (zh) | 自动调整总线宽度的方法及装置 | |
US8180945B2 (en) | USB add-on module | |
US8203361B2 (en) | Circuit system including first circuit sub-system, second circuit sub-system and bidirectional bus, circuit sub-system and method | |
JP5123739B2 (ja) | サーバ装置およびPCIExpress中継バッファ制御方法 | |
JP5123739B6 (ja) | サーバ装置およびPCI Express中継バッファ制御方法 | |
US7757016B2 (en) | Data transfer device, semiconductor integrated circuit, and processing status notification method | |
US11960367B2 (en) | Peripheral component interconnect express device and operating method thereof | |
US8694839B2 (en) | Method and system for testing chips | |
WO2006036569A2 (en) | Latency normalization by balancing early and late clocks | |
US20170177052A1 (en) | External device, electronic device and electronic system | |
JP7259371B2 (ja) | 回路装置および電子機器 | |
US9513680B2 (en) | Relaying device, relaying method, and power control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
LAPS | Cancellation because of no payment of annual fees |