JP5096905B2 - サーバ装置及びそのリンク回復処理方法 - Google Patents

サーバ装置及びそのリンク回復処理方法 Download PDF

Info

Publication number
JP5096905B2
JP5096905B2 JP2007329102A JP2007329102A JP5096905B2 JP 5096905 B2 JP5096905 B2 JP 5096905B2 JP 2007329102 A JP2007329102 A JP 2007329102A JP 2007329102 A JP2007329102 A JP 2007329102A JP 5096905 B2 JP5096905 B2 JP 5096905B2
Authority
JP
Japan
Prior art keywords
link
module
pci express
expansion adapter
express interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007329102A
Other languages
English (en)
Other versions
JP2009151565A (ja
Inventor
透 稲川
覚 上村
健 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007329102A priority Critical patent/JP5096905B2/ja
Priority to EP08253869.5A priority patent/EP2101263B8/en
Priority to US12/331,991 priority patent/US7913019B2/en
Publication of JP2009151565A publication Critical patent/JP2009151565A/ja
Application granted granted Critical
Publication of JP5096905B2 publication Critical patent/JP5096905B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/006Identification
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Computer And Data Communications (AREA)

Description

本発明はサーバ装置及びそのリンク回復処理方法に係り、特にPCI Expressインターフェースを有するサーバ装置におけるリンク障害の回復処理に関するものである。
コンピュータシステムが処理するデータ量の増加、及びプロセッサの高速化に伴い、コンピュータシステム内部を接続する相互接続インターフェースも高速かつ大容量のデータ転送が求められている。
従来、コンピュータシステム内部の相互接続インターフェースとしてPCI(Peripheral Component Interconnect)が広く利用されている。近年では、高速かつ大容量のデータ転送が可能でかつ実装コストの低いシリアルタイプのPCI Expressが注目されており、PC(Personal Computer)をはじめとし、フロントエンド向け小規模サーバ装置からバックエンドで使用される基幹サーバ装置に至る様々なタイプのコンピュータシステムで広く利用されることが期待されている。
基幹サーバ装置においては、システムの高可用性が必要とされ、システムダウンを起こりにくくし、ダウンタイムの最小化を図ることが重要である。従来、PCI Expressインターフェースにリンク障害が発生した場合、リンクを構成するレーンのうち使用可能なレーンにてリンクを形成し、レーン縮退状態で動作させることでコンピュータシステムの高可用性を実現している。
ところで、リンク回復処理を行う際、PCI Expressインターフェース上に受信機が搭載されているか否かを認識する必要がある。受信機の搭載状態を示す情報が無いと、受信機がそのインターフェースに搭載されているにも拘わらずリンク障害が発生しているのか、受信機が搭載されずリンク障害が発生しているのかの判断ができず、その結果適切にリンク回復処理を実施することができない。
そこで、PCI Expressでは、PCI Express規格(非特許文献1)で規定されているリンクトレーニングシーケンスにおけるレシーバーディテクトメカニズムにて受信機の搭載状態の識別を行っている。
レシーバーディテクトメカニズムは、システム電源投入後、PCI Expressインターフェース上の送信機側において、リンクを構成しているレーンに対して一定の電圧を印加し、その遷移時間の違いで受信機の搭載状態を識別するメカニズムである。これは、PCI Express物理信号上の送信機と受信機の間に挿入されるACカップリングコンデンサの受信機側が、受信機が搭載されるとプルダウンされることにより、送信機から見える負荷容量が増え、その容量分をチャージする時間分だけ信号レベルの遷移時間が長くなることを利用している。
すなわち、PCI Expressインターフェース上に受信機が搭載されている場合、送信機から印加された信号の遷移時間は長く、未搭載の場合には、遷移時間が短くなることから、受信機の搭載状態を識別することが可能となる。
"PCI Express Base Specification 1.1"、PCI−SIG、インターネット<URL:http://www.pcisig.com/specifications/pciexpress/base/>
上記したように、PCI Expressインターフェースは、基幹システムに使用されるような大型サーバ装置にも適用されることを期待されている。このようなフォームファクターの大きいサーバ装置に2.5GHzといった高速のインターフェースを実装する場合、配線長は長くなり、伝送路における損失が大きく信号品質の確保が困難となるため、伝送損失を補償するためイコライザなどといった中継バッファをPCI Expressインターフェース上に挿入することが必要となる。
中継バッファを挿入した場合、レシーバーディテクトメカニズムでは、常にデバイスが搭載されている状態にみえてしまい、I/O拡張アダプタの搭載、未搭載の識別は不可能となる。
そのため、I/O拡張アダプタの搭載状態を識別できず、サーバ装置においてPCI Expressインターフェースのリンク障害が発生した場合、リンク回復処理を実施すべきか判断することができず、システムの高可用性を実現させることが不可能となる。
そこで、本発明の目的は、PCI Expressインターフェースを有するサーバ装置におけるI/O拡張アダプタの搭載状態の識別を可能とし、その識別を利用してリンク回復処理を実現することにある。
本発明に係るサーバ装置は、好ましくは、プロセッサを搭載するサーバモジュールと、サーバI/Oを拡張するI/O拡張アダプタを有するI/Oモジュールと、少なくともこれらのモジュールを管理する管理モジュールと、を有するサーバ装置において、該サーバモジュールと該I/O拡張アダプタとをPCI Expressインターフェースによって接続し、
該I/O拡張アダプタを搭載しているかを識別する識別情報を転送する特定インターフェースによって該I/Oモジュールと該管理モジュールとを接続し、
該PCI Expressインターフェースにリンク障害が発生した場合、該特定インターフェースを介して取得される識別情報を用いて該リンク状態を判断することを特徴とするサーバ装置として構成される。
また、本発明に係るリンク回復処理方法は、好ましくは、プロセッサを有するサーバモジュールと、サーバI/Oを拡張するI/O拡張アダプタを有するI/Oモジュールと、少なくとも該サーバモジュール及びI/Oモジュールを管理する管理モジュールとを有するサーバ装置におけるリンク回復処理方法であって、
PCI Expressインターフェースにより該サーバモジュールと該I/O拡張アダプタとを接続するステップと、
該I/O拡張アダプタを搭載しているかを識別する識別情報を転送する特定インターフェースにより、該I/Oモジュールと該管理モジュールとを接続するステップと、
該PCI Expressインターフェースにリンク障害が発生した場合、該特定インターフェースを介して取得される識別情報を用いて該リンク状態を判断するステップと、を有することを特徴とするリンク回復処理方法として構成される。
本発明によれば、PCI Expressインターフェースを有するサーバ装置において、PCI Expressインターフェースとは別に設けた特定のインターフェースを用いてI/O拡張アダプタの搭載状態を識別することが可能となる。これにより、PCI Expressインターフェースにリンク障害が発生した場合、I/O拡張アダプタの搭載状態の識別情報を用いて適切にリンク回復処理を行うことができる。而して、PCI Expressインターフェースを有するサーバ装置におけるシステムの高可用性を実現することができる。
以下、図面を参照して本発明の一実施形態について説明する。
図1に示すように、サーバ装置は、サーバモジュール1、サーバI/Oを拡張するI/O拡張アダプタ10を有するI/Oモジュール2と、サーバモジュール1及びI/Oモジュール2を含む装置全体を管理する管理モジュール3、およびこれらのモジュール1〜3を接続するバックプレーン4を備えて構成される。
サーバモジュール1は、チップセット(Chip Set)7(即ち論理回路)を介して接続される、プロセッサ(CPU)5、メモリ6及び管理ユニット8を有して構成される。チップセット7は、PCI Expressインターフェース14によりバックプレーン4を介してI/Oモジュール2上のI/O拡張スロット11に搭載されるI/O拡張アダプタ10に接続される。
また、チップセット7とI/Oモジュール2の管理ユニット18は、I/O拡張アダプタリセット制御線15により接続される。管理ユニット8と管理モジュール3とは通信用LAN17により接続される。更に、I/O拡張スロット11と管理モジュール3はI/O拡張アダプタ搭載識別信号線16により接続される。バックプレーン4は各モジュール間を接続する各種信号線を配線する。
この識別信号線16は、PCI Expressインターフェース14とは別に設けられたインターフェースであり、I/O拡張スロット11に搭載されるI/O拡張アダプタ10の搭載状態(即ち搭載又は未搭載)を示す識別情報を転送する。
ここで、PCI Expressインターフェース14上にはPCI Expressインターフェース14の伝送損失を補償するための中継バッファ9が挿入される。
サーバモジュール1内の管理ユニット8は、サーバモジュール1の電源制御及び搭載されるプロセッサ5やメモリ6等のデバイスのリセット制御を行う。PCI Expressインターフェース14にリンク障害が発生したことが検出された場合、管理ユニット8は、サーバモジュール1のOFF/ON制御、もしくは、チップセット7を介してI/O拡張アダプタリセット制御線15経由でI/Oモジュール2内の管理ユニット18へI/O拡張アダプタ10のリセット処理を要求する信号(リセット処理要求信号)を送信する。
I/Oモジュール2はバックプレーン4上のPCI Expressインターフェース14と接続され、I/O拡張スロット11を備えることでI/O拡張アダプタ10の搭載が可能となる。I/Oモジュール2は管理ユニット18を備え、サーバモジュール1内の管理ユニット8からのI/O拡張アダプタ10のリセット処理要求信号を受信し、I/O拡張アダプタ10のリセット処理を行う。
管理モジュール3は、サービスプロセッサ12の実行により搭載識別信号線16を介して、I/O拡張スロット11に搭載されるI/O拡張アダプタ10の搭載状態を示す識別情報を取得する。取得されたI/O拡張アダプタ10の搭載識別情報は、記憶部13内に形成された構成情報ファイル131に、I/O拡張スロット11の構成情報として保存される。搭載識別情報を含むI/O拡張スロット11の構成情報は、通信用LAN17を介して管理ユニット8へ転送される。
図3に示すように、構成情報ファイル131は、n台のサーバモジュール対応にm台のI/Oモジュールの搭載情報を示し、更に各I/Oモジュール対応にk台のIOスロットの搭載識別情報を示す。また、フラグ「0」が未搭載状態、「1」が搭載状態を示す。
図示の例では、サーバモジュールは#0〜i台搭載され、i+1〜nまでは未搭載を示している。また、I/Oモジュールはm台搭載可能であるが、#0のI/Oモジュールのみが「1」で搭載状態、他のI/Oモジュールは未搭載状態を示している。#0のI/Oモジュールについて見れば、#0〜2のIO拡張スロットが搭載されているので、搭載状態「1」であり、他のスロットは未搭載状態「0」である。
バックプレーン4は各モジュール間の種々のインターフェースを配線するための基板である。図示の例では、サーバモジュール1、I/Oモジュール2及びI/O拡張スロット11がそれぞれ1つずつ示されているが、バックプレーン4の配線を変更することによってサーバモジュール1、I/Oモジュール2及びI/O拡張スロット11を任意の個数、及び任意の位置に配置することが可能となる。
次に、図2を参照して、サーバ装置のPCI Expressインターフェース14にリンク障害が発生した場合のリンク回復処理について説明する。
管理モジュール3においてサービスプロセッサ12は、I/O拡張アダプタ10がI/O拡張スロット11に搭載された段階で、搭載識別信号線16経由でI/O拡張スロット11におけるI/O拡張アダプタ10の搭載識別情報を取得し、構成情報ファイル131にI/O拡張スロット11の構成情報として保存する(S21)。
サービスプロセッサ12は、I/O拡張スロット11の構成情報をファイル131に保存すると、そのI/O拡張スロット11の構成情報を、通信用LAN17を介して管理ユニット8へ送信する(S22)。
システム電源が投入された後(S24)、管理ユニット8は、I/O拡張スロット11に接続されているPCI Expressインターフェース14の初期化を開始し(S25)、PCI Expressインターフェース14のリンク確立状態と管理モジュール3から受けとったI/O拡張スロット11の構成情報を比較する(S26)。
比較の結果、管理ユニット8は、I/O拡張アダプタ10が搭載されているにも拘わらずリンクが確立されていない場合、PCI Expressインターフェース14のリンク障害として検出する(S27)。サーバモジュール1の電源を遮断し(S30)、再度サーバモジュール1の電源を投入する(S24)。なお、この場合リトライ回数Nは予め定めた回数K未満とする。
サーバモジュール1をOFF/ON制御することで、再度PCI Expressインターフェース14の初期化を実施し、PCI Expressインターフェース14のリンク回復を図ることができる。
リンク回復処理を実施し、リンク確立状態とI/O拡張スロット11の構成情報が合致した場合、PCI Expressインターフェース14のリンク状態は正常であるとみなし、初期化を終了する(S28)。
一方、リンク確立状態とI/O拡張スロット11の構成情報が異なり、リンクが確立されてない場合、リンク回復処理を所定のリトライ回数Kまで実施し(S32)、システム電源投入時を含め連続で所定のリトライ回数Kを越えてリンク確立に失敗した時、リンク障害が回復しない旨の警告を出力する(S33)。
本発明は上記実施例に限定されずに種々変形して実施し得る。
例えば、図2に示した例では、リンク障害が検出された場合(S27、No)、サーバモジュール1の電源を遮断することで(S30)、リンク障害を回復するように制御している。
しかし、他の例によれば、管理ユニット8が、PCI Expressインターフェース14のリンク障害を検出した場合(S27、No)、サーバモジュール1の電源を遮断するのではなくて、搭載されているI/O拡張アダプタ10のリセット処理を行うことで、障害回復することが可能である。I/O拡張アダプタ10のリセット処理を行い、再度PCI Expressインターフェース14の初期化を実施することでPCI Expressインターフェース14のリンク回復を図ることができる。
一実施例におけるサーバ装置の構成を示す図。 サーバ装置におけるリンク回復処理の処理フローを示す図。 一実施例における構成情報ファイル131のフォーマット例を示す図。
符号の説明
1:サーバモジュール 2:I/Oモジュール 3:管理モジュール
4:バックプレーン 5:CPU 6:メモリ 7:チップセット
8:管理ユニット 9:中継バッファ 10:I/O拡張アダプタ
11:I/O拡張スロット 12:サービスプロセッサ
13:構成情報ファイル 14:PCI Expressインターフェース
15:I/O拡張アダプタリセット制御線 16:搭載識別信号線
17:通信用LAN 18:管理ユニット

Claims (14)

  1. プロセッサを搭載するサーバモジュールと、サーバI/Oを拡張するI/O拡張アダプタが搭載されるI/O拡張スロットを有するI/Oモジュールと、少なくともこれらのモジュールを管理する管理モジュールと、を有するサーバ装置において、
    該サーバモジュールと該I/O拡張アダプタとをPCI Expressインターフェースによって接続し、
    前記PCI Expressインターフェース上には、中継バッファが挿入され、
    該I/O拡張アダプタを搭載しているかを識別する識別情報を転送する特定インターフェースによって該I/Oモジュールと該管理モジュールとを接続し、
    該管理モジュールは、該特定インターフェースを用いて、該I/O拡張アダプタの搭載又は未搭載を識別する処理ユニットと、該処理ユニットによって取得された該I/O拡張アダプタの搭載又は未搭載を示す識別情報をI/O拡張スロットの構成情報として保持する記憶ユニットを有し、
    該サーバモジュールは、該サーバモジュールの電源制御及び搭載されるデバイスのリセット制御を行う第1の管理ユニットを有し、
    該第1の管理ユニットは、該I/O拡張アダプタが搭載される前記I/O拡張スロットの構成情報の有無と、該I/O拡張アダプタに接続される前記PCI Expressインターフェースのリンク確立状態の有無とを比較し、
    該I/O拡張アダプタが搭載され、前記PCI Expressインターフェースのリンクが確立されていない場合、該PCI Expressインターフェースのリンク状態は正常でないと検出し、リンク回復処理として、前記サーバモジュールの電源を遮断して再度サーバモジュールの電源を投入するサーバモジュールの電源制御、または前記I/O拡張アダプタのリセット制御の何れか一方の制御を行い、
    該I/O拡張アダプタが搭載され、前記PCI Expressインターフェースのリンクが確立されている場合、該PCI Expressインターフェースのリンク状態は正常であると検出することを特徴とするサーバ装置。
  2. 前記第1の管理ユニットは、該I/O拡張アダプタが未搭載で、前記PCI Expressインターフェースのリンクが確立されていない場合、前記リンク回復処理を行わないことを特徴とする請求項1のサーバ装置。
  3. 前記第1の管理ユニットは、該I/O拡張アダプタが未搭載で、前記PCI Expressインターフェースのリンクが確立されている場合、該PCI Expressインターフェースのリンク状態は正常でないと検出し、前記リンク回復処理を行うことを特徴とする請求項1記載のサーバ装置。
  4. 該サーバモジュールは、該サーバモジュールの電源制御及び搭載されるデバイスのリセット制御を行う第1の管理ユニットを有し、
    該I/O拡張アダプタを搭載していることが識別された場合、該第1の管理ユニットは、
    該サーバモジュールの電源をオン、オフ制御を行うことでリンク回復処理を行うことを特徴とする請求項1乃至3のいずれかのサーバ装置。
  5. 該I/Oモジュールは、該I/Oモジュールの電源制御及び該I/O拡張アダプタのリセット制御を行う第2の管理ユニットを有し、
    該I/O拡張アダプタを搭載していることが識別された場合、該第2の管理ユニットは、
    該I/O拡張アダプタのリセット制御を行うことでリンク回復処理を行うことを特徴とする請求項1乃至4のいずれかのサーバ装置。
  6. 該サーバモジュールは、該サーバモジュールの電源制御及び搭載されるデバイスのリセット制御を行い、かつ該PCI Expressインターフェースのリンク確立状態の有無と該管理モジュールから取得したI/O拡張スロットの構成情報の有無を照合することでリンク状態を認識する第1の管理ユニットを有することを特徴とする請求項1乃至5のいずれかのサーバ装置。
  7. プロセッサを有するサーバモジュールと、サーバI/Oを拡張するI/O拡張アダプタが搭載されるI/O拡張スロットを有するI/Oモジュールと、少なくとも該サーバモジュール及びI/Oモジュールを管理する管理モジュールとを有するサーバ装置におけるリンク回復処理方法であって、
    PCI Expressインターフェースにより該サーバモジュールと該I/O拡張アダプタとを接続するステップと、
    前記PCI Expressインターフェース上には、中継バッファを挿入するステップと、
    該I/O拡張アダプタを搭載しているかを識別する識別情報を転送する特定インターフェースにより、該I/Oモジュールと該管理モジュールとを接続するステップと、
    該管理モジュールは、処理ユニットによって、該特定インターフェースを用いて、該I/O拡張アダプタの搭載又は未搭載を識別し、該処理ユニットによって取得された該I/O拡張アダプタの搭載又は未搭載を示す識別情報をI/O拡張スロットの構成情報として記憶ユニットに保持するステップと、
    該サーバモジュールは、第1の管理ユニットによって、該サーバモジュールの電源制御及び搭載されるデバイスのリセット制御を行うステップと、
    該第1の管理ユニットは、該I/O拡張アダプタが搭載される前記I/O拡張スロットの構成情報の有無と、該I/O拡張アダプタに接続される前記PCI Expressインターフェースのリンク確立状態の有無とを比較するステップと、
    該I/O拡張アダプタが搭載され、前記PCI Expressインターフェースのリンクが確立されていない場合、該PCI Expressインターフェースのリンク状態は正常でないと検出し、リンク回復処理として、前記サーバモジュールの電源を遮断して再度サーバモジュールの電源を投入するサーバモジュールの電源制御、または前記I/O拡張アダプタのリセット制御の何れか一方の制御を行うステップと、
    該I/O拡張アダプタが搭載され、前記PCI Expressインターフェースのリンクが確立されている場合、該PCI Expressインターフェースのリンク状態は正常であると検出するステップと、を有することを特徴とするリンク回復処理方法。
  8. 前記第1の管理ユニットは、該I/O拡張アダプタが未搭載で、前記PCI Expressインターフェースのリンクが確立されていない場合、前記リンク回復処理を行わないことを特徴とする請求項7のリンク回復処理方法。
  9. 前記第1の管理ユニットは、該I/O拡張アダプタが未搭載で、前記PCI Expressインターフェースのリンクが確立されている場合、該PCI Expressインターフェースのリンク状態は正常でないと検出し、前記リンク回復処理を行うことを特徴とする請求項7記載のリンク回復処理方法。
  10. 該I/O拡張アダプタを搭載していることが識別された場合、該サーバモジュールに設けられた第1の管理ユニットは、該サーバモジュールの電源をオン、オフ制御を行うことでリンク回復処理を行うことを特徴とする請求項7乃至9のいずれかのリンク回復処理方法。
  11. 該I/O拡張アダプタを搭載していることが識別された場合、該I/Oモジュールに設けられた第2の管理ユニットは、該I/O拡張アダプタのリセット制御を行うことでリンク回復処理を行うことを特徴とする請求項7乃至9のいずれかのリンク回復処理方法。
  12. 該サーバモジュールに設けられ、該サーバモジュールの電源制御及び搭載されるデバイスのリセット制御を行う該第1の管理ユニットは、該PCI Expressインターフェースのリンク確立状態の有無と該管理モジュールから取得したI/O拡張スロットの構成情報の有無を照合することでリンク状態を認識することを特徴とする請求項8乃至11のいずれかのリンク回復処理方法。
  13. 前記管理ユニットは、該PCI Expressインターフェースの初期化時に、前記比較を行うことを特徴とする請求項1記載のサーバ装置。
  14. 前記管理ユニットは、該PCI Expressインターフェースの初期化時に、前記比較を行うことを特徴とする請求項7記載のリンク回復処理方法。
JP2007329102A 2007-12-20 2007-12-20 サーバ装置及びそのリンク回復処理方法 Expired - Fee Related JP5096905B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007329102A JP5096905B2 (ja) 2007-12-20 2007-12-20 サーバ装置及びそのリンク回復処理方法
EP08253869.5A EP2101263B8 (en) 2007-12-20 2008-12-03 Server and method of recovery from link failure in server
US12/331,991 US7913019B2 (en) 2007-12-20 2008-12-10 Server, and method of recovery from link failure in server

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007329102A JP5096905B2 (ja) 2007-12-20 2007-12-20 サーバ装置及びそのリンク回復処理方法

Publications (2)

Publication Number Publication Date
JP2009151565A JP2009151565A (ja) 2009-07-09
JP5096905B2 true JP5096905B2 (ja) 2012-12-12

Family

ID=40851670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007329102A Expired - Fee Related JP5096905B2 (ja) 2007-12-20 2007-12-20 サーバ装置及びそのリンク回復処理方法

Country Status (3)

Country Link
US (1) US7913019B2 (ja)
EP (1) EP2101263B8 (ja)
JP (1) JP5096905B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8914683B2 (en) * 2008-02-21 2014-12-16 Hewlett-Packard Development Company, L.P. Repairing high-speed serial links
US8332729B2 (en) * 2008-09-29 2012-12-11 Oracle International Corporation System and method for automatic communication lane failover in a serial link
US8463934B2 (en) 2009-11-05 2013-06-11 Rj Intellectual Properties, Llc Unified system area network and switch
JP5422490B2 (ja) * 2010-06-02 2014-02-19 株式会社日立製作所 計算機システム及びi/o故障カード特定方法
US8505032B2 (en) * 2010-06-23 2013-08-06 International Business Machines Corporation Operating system notification of actions to be taken responsive to adapter events
US8769088B2 (en) 2011-09-30 2014-07-01 International Business Machines Corporation Managing stability of a link coupling an adapter of a computing system to a port of a networking device for in-band data communications
JP5542787B2 (ja) * 2011-12-08 2014-07-09 シャープ株式会社 画像形成装置
US8868672B2 (en) * 2012-05-14 2014-10-21 Advanced Micro Devices, Inc. Server node interconnect devices and methods
US9137173B2 (en) 2012-06-19 2015-09-15 Advanced Micro Devices, Inc. Devices and methods for interconnecting server nodes
US8930595B2 (en) 2012-06-21 2015-01-06 Advanced Micro Devices, Inc. Memory switch for interconnecting server nodes
US9253287B2 (en) 2012-08-20 2016-02-02 Advanced Micro Devices, Inc. Speculation based approach for reliable message communications
US8875256B2 (en) 2012-11-13 2014-10-28 Advanced Micro Devices, Inc. Data flow processing in a network environment
JP6458494B2 (ja) * 2014-12-26 2019-01-30 富士通株式会社 情報処理装置、情報処理システムおよび通信装置
CN113781596A (zh) * 2020-09-25 2021-12-10 上海联影医疗科技股份有限公司 图像重建方法和系统

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07325727A (ja) * 1994-05-31 1995-12-12 Fujitsu Ltd 無停止動作型データ処理方法
KR100244836B1 (ko) * 1995-11-02 2000-02-15 포만 제프리 엘 컴퓨터시스템 및 다수의 기능카드 중 한개의 기능카드를 격리하는 방법
US5875310A (en) * 1996-05-24 1999-02-23 International Business Machines Corporation Secondary I/O bus with expanded slot capacity and hot plugging capability
US6151647A (en) * 1998-03-26 2000-11-21 Gemplus Versatile interface smart card
US6658507B1 (en) * 1998-08-31 2003-12-02 Wistron Corporation System and method for hot insertion of computer-related add-on cards
US6311296B1 (en) * 1998-12-29 2001-10-30 Intel Corporation Bus management card for use in a system for bus monitoring
US6715019B1 (en) * 2001-03-17 2004-03-30 Hewlett-Packard Development Company, L.P. Bus reset management by a primary controller card of multiple controller cards
US6807596B2 (en) * 2001-07-26 2004-10-19 Hewlett-Packard Development Company, L.P. System for removing and replacing core I/O hardware in an operational computer system
US7137018B2 (en) * 2002-12-31 2006-11-14 Intel Corporation Active state link power management
US7365454B2 (en) * 2003-02-11 2008-04-29 O2Micro International Limited Enhanced power switch device enabling modular USB PC cards
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
US6950896B2 (en) * 2003-05-09 2005-09-27 Emulex Design & Manufacturing Corporation Hot swap compact PCI power supply
US7222290B2 (en) 2003-11-18 2007-05-22 Agere Systems Inc. Method and apparatus for receiver detection on a PCI-Express bus
US7231560B2 (en) * 2004-04-16 2007-06-12 Via Technologies, Inc. Apparatus and method for testing motherboard having PCI express devices
JP4398386B2 (ja) * 2005-01-28 2010-01-13 富士通株式会社 複数の処理ノードをシリアルバスにより相互接続する装置
JP2006268515A (ja) * 2005-03-24 2006-10-05 Nec Corp Pciカ−ド障害管理方式
US7356636B2 (en) * 2005-04-22 2008-04-08 Sun Microsystems, Inc. Virtualized PCI switch
JP4591185B2 (ja) * 2005-04-28 2010-12-01 株式会社日立製作所 サーバ装置
TWI311705B (en) * 2005-05-23 2009-07-01 Via Tech Inc Peripheral component interconnect express and changing method of link power states thereof
US7539801B2 (en) * 2005-05-27 2009-05-26 Ati Technologies Ulc Computing device with flexibly configurable expansion slots, and method of operation
US7437643B2 (en) * 2005-06-21 2008-10-14 Intel Corporation Automated BIST execution scheme for a link
US7353443B2 (en) * 2005-06-24 2008-04-01 Intel Corporation Providing high availability in a PCI-Express link in the presence of lane faults
JP2007018049A (ja) * 2005-07-05 2007-01-25 Hitachi Ltd 記憶制御システム
US7447822B2 (en) * 2005-12-12 2008-11-04 Inventec Corporation Hot-plug control system and method
US20070233928A1 (en) * 2006-03-31 2007-10-04 Robert Gough Mechanism and apparatus for dynamically providing required resources for a hot-added PCI express endpoint or hierarchy
US7676694B2 (en) * 2006-03-31 2010-03-09 Emc Corporation Managing system components
US7836352B2 (en) * 2006-06-30 2010-11-16 Intel Corporation Method and apparatus for improving high availability in a PCI express link through predictive failure analysis
JP4728896B2 (ja) * 2006-07-13 2011-07-20 エヌイーシーコンピュータテクノ株式会社 コンピュータシステム
JP2008210162A (ja) * 2007-02-27 2008-09-11 Nec Corp 情報処理装置およびその接続情報取得方法
US7574551B2 (en) * 2007-03-23 2009-08-11 International Business Machines Corporation Operating PCI express resources in a logically partitioned computing system

Also Published As

Publication number Publication date
EP2101263B8 (en) 2014-09-03
JP2009151565A (ja) 2009-07-09
EP2101263B1 (en) 2014-04-30
US20090182916A1 (en) 2009-07-16
EP2101263A3 (en) 2010-08-25
US7913019B2 (en) 2011-03-22
EP2101263A2 (en) 2009-09-16

Similar Documents

Publication Publication Date Title
JP5096905B2 (ja) サーバ装置及びそのリンク回復処理方法
US10417167B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
US11704274B2 (en) System, apparatus and method for extended communication modes for a multi-drop interconnect
US20130246680A1 (en) Hot plug process in a distributed interconnect bus
US7424566B2 (en) Method, system, and apparatus for dynamic buffer space allocation
CN109558371B (zh) 用于与微控制器通信的方法、以及计算系统
US9697167B2 (en) Implementing health check for optical cable attached PCIE enclosure
US7424565B2 (en) Method and apparatus for providing efficient output buffering and bus speed matching
JP2006195870A (ja) データ転送システム及び電子機器
CN112639753B (zh) 聚合带内中断
US20060200614A1 (en) Computer system using serial connect bus, and method for interconnecting a plurality of CPU using serial connect bus
JP2007251947A (ja) マルチマスタのチェーン接続された二線シリアルバス
JP4620483B2 (ja) コンピュータシステム,コンピュータ,io拡張装置およびio拡張装置接続認識方法
CN115391262A (zh) 高速外围组件互连接口装置及其操作方法
TWI806415B (zh) 用於向網路介面控制器晶片提供線纜組件數據之具有板載非揮發性記憶體之電路卡
KR20220141681A (ko) PCIe 인터페이스 장치 및 그 동작 방법
US11797468B2 (en) Peripheral component interconnect express device and computing system including the same
CN114968860B (zh) 高速外围组件互连接口装置以及包括该接口装置的系统
EP4124966A1 (en) A peripheral device having an implied reset signal
CN116893997A (zh) 接口设备和包括该接口设备的计算系统
JP5123739B2 (ja) サーバ装置およびPCIExpress中継バッファ制御方法
JP5123739B6 (ja) サーバ装置およびPCI Express中継バッファ制御方法
CN116893996A (zh) PCIe装置和包括PCIe装置的计算系统
KR20160099364A (ko) 패킷 통신을 이용한 메모리 초기화 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees