JP5542787B2 - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP5542787B2 JP5542787B2 JP2011269163A JP2011269163A JP5542787B2 JP 5542787 B2 JP5542787 B2 JP 5542787B2 JP 2011269163 A JP2011269163 A JP 2011269163A JP 2011269163 A JP2011269163 A JP 2011269163A JP 5542787 B2 JP5542787 B2 JP 5542787B2
- Authority
- JP
- Japan
- Prior art keywords
- link
- register
- device module
- module
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1443—Transmit or communication errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
Description
この発明は、画像形成装置に関し、特に、画像形成装置の機能を実現する各処理モジュール間で確立されたリンクにエラーが発生した場合に、そのリンクを復旧させる機能を有する画像形成装置に関する。
従来から、デジタル複写機、デジタル複合機（MFP：マルチファンクション・プリンタ）等の画像形成装置では、CPU、画像処理モジュール、メモリなどの各デバイス間の接続手段として、PCI（Peripheral Component Interconnect）に代表されるパラレル方式のインタフェースが使用されている。
しかし、パラレル方式のインタフェースでは、レーシングやスキューなどの問題があり、高速・高画質の画像形成装置に使用するには、転送レートが不十分となってきている。そこで、最近では、高速シリアルインタフェースであるPCI Expressインタフェース（以下、PCIeと呼ぶ）を、画像形成装置に使用することが提案されている。
しかし、パラレル方式のインタフェースでは、レーシングやスキューなどの問題があり、高速・高画質の画像形成装置に使用するには、転送レートが不十分となってきている。そこで、最近では、高速シリアルインタフェースであるPCI Expressインタフェース（以下、PCIeと呼ぶ）を、画像形成装置に使用することが提案されている。
PCIeは、リンクと呼ばれる通信路を介して、デバイス間を相互接続するための国際規格であり、PCI-SIG（Peripheral Component Interconnect Special Interest Group）によって、通信コマンド、レジスタ値およびシーケンス等が、詳細に規定されている。規定されている。
PCIeに接続されたデバイス間においては、バスコマンドを使用してデータの転送が行われる。バスコマンドは、PCIeの信号ラインのうち４本のC/BE[3:0]信号線を利用して転送される。
画像データ等の書き込みや読み出しを行う前に、PCIeを利用するデバイス間でリンクの確立が行われる。リンクの確立のために、デバイスに備えられたコンフィグレーションレジスタ（以下、CONREGと呼ぶ）の設定が行われる。
たとえば、画像形成装置の全体の動作を制御する制御モジュールと、画像処理を実行する画像処理モジュールとの間において、制御モジュールから画像処理モジュールに転送されるコマンドによって、画像処理モジュールの中に備えられたコンフィグレーションレジスタ（CONREG）に含まれる各情報の初期設定が行われる。
たとえば、画像形成装置の全体の動作を制御する制御モジュールと、画像処理を実行する画像処理モジュールとの間において、制御モジュールから画像処理モジュールに転送されるコマンドによって、画像処理モジュールの中に備えられたコンフィグレーションレジスタ（CONREG）に含まれる各情報の初期設定が行われる。
この初期設定では、主として、デバイスを特定するデバイスID、デバイスの現在の動作状態をチェックするためのステータスレジスタ、接続デバイスを特定するベースアドレスなどの初期値を設定記憶させる。
このコンフィグレーションレジスタの設定は、通常の画像データそのものの転送処理とは別に、コンフィグレーション・トランザクションを発生させて行われる。
このコンフィグレーションレジスタの設定は、通常の画像データそのものの転送処理とは別に、コンフィグレーション・トランザクションを発生させて行われる。
また、各デバイスにはデバッグ用のレジスタが備えられ、PCIeを介したデータ転送にエラーが発生すると、ステータスレジスタにそのエラー状態が保持される。
特許文献１では、エラーが発生したパケットの目的地のアドレスをデバッグ用レジスタに保存し、再度同じエラー発生を再現させて、その保存したアドレスと同じアドレスへのトランザクションを検出して、エラー発生源を特定するエラー解析方法が提案されている。
特許文献１では、エラーが発生したパケットの目的地のアドレスをデバッグ用レジスタに保存し、再度同じエラー発生を再現させて、その保存したアドレスと同じアドレスへのトランザクションを検出して、エラー発生源を特定するエラー解析方法が提案されている。
従来のPCIeを利用したデータ転送では、ステータスレジスタやデバッグ用レジスタの内容を確認することにより、エラーが発生したことを検知することができ、エラー発生時に、再度コンフィグレーションレジスタの初期化を行うことによりリンクを確立させて、正常なデータ転送ができるようにしていた。
しかし、データ転送時などにおいて、信号ラインに、静電気などの外部ノイズが加わることにより、デバイスのコンフィグレーションレジスタ（CONREG）に設定されていた値が破壊される場合があった。
しかし、データ転送時などにおいて、信号ラインに、静電気などの外部ノイズが加わることにより、デバイスのコンフィグレーションレジスタ（CONREG）に設定されていた値が破壊される場合があった。
たとえば、CONREGの設定値のうち、ベースアドレスやステータスレジスタの値が初期値と異なる値に書きかえられてしまう場合があった。
このように、CONREGの初期値が破壊されてしまった場合、従来のPCIeのシーケンスでは、初期値が破壊されたことを検出する手段がなく、確立されていたリンクそのものも切断されることにより、その後のデータ通信が不能になる場合もあった。
このように、CONREGの初期値が破壊されてしまった場合、従来のPCIeのシーケンスでは、初期値が破壊されたことを検出する手段がなく、確立されていたリンクそのものも切断されることにより、その後のデータ通信が不能になる場合もあった。
また、特許文献１においても、エラーの発生源を特定できたとしても、そのエラー発生源を除去するようなシーケンスはないので、CONREGの初期値が破壊されてしまった場合は、同様にリンクが切断され、データ通信が不能になる。
このように従来の装置では、CONREGの値が破壊されることにより、リンクが切断されデータ通信が不能になった場合は、自動的な復旧手段はなく、装置の電源を再投入するか、あるいはリセット（手動でリセットスイッチを押す）をする必要があった。
このように従来の装置では、CONREGの値が破壊されることにより、リンクが切断されデータ通信が不能になった場合は、自動的な復旧手段はなく、装置の電源を再投入するか、あるいはリセット（手動でリセットスイッチを押す）をする必要があった。
そこで、この発明は、以上のような事情を考慮してなされたものであり、外部ノイズが原因でモジュール間のデータ転送のためのリンクが切断された場合においても、再度リンクを確立させてデータ転送を継続させることが可能な画像形成装置を提供することを課題とする。
この発明は、所定の機能を実行する複数のデバイスモジュールと、前記デバイスモジュールの動作を制御する制御モジュールとが、PCI Expressインタフェースを介して接続される画像形成装置であって、前記制御モジュールが、前記デバイスモジュールとの間のリンクを確立させる初期化部と、転送要求のあったデータを、所定のデバイスモジュールへ転送する主データ転送部と、前記デバイスモジュールとの間のリンクの状態を確認するリンク確認部と、前記複数のデバイスモジュールのそれぞれとの間のリンクを確立するために必要なレジスタ初期値を記憶した記憶部とを備え、前記複数のデバイスモジュールのそれぞれが、前記PCI Expressインタフェースを介して、前記制御モジュールに対してデータの送受信を行う従データ転送部と、前記制御モジュールとの間のリンクを確立するときに設定され、かつデータの送受信のために必要なレジスタ情報を記憶したコンフィグレーションレジスタとを備え、前記初期化部が、第１のデバイスモジュールとの間のリンクを確立するために前記記憶部に記憶されているレジスタ初期値を、前記第１のデバイスモジュールへ転送し、前記第１のデバイスモジュールが、転送されてきたレジスタ初期値を、前記コンフィグレーションレジスタに記憶して、前記制御モジュールと前記第１のデバイスモジュールとの間のリンクを確立させた後、前記制御モジュールにおいて、第１のデバイスモジュールへのデータ転送要求があった場合に、前記リンク確認部が、前記第１のデバイスモジュールとの間のリンクの状態を確認し、前記確認したリンクの状態が正常でないと判断された場合、前記初期化部が、前記第１のデバイスモジュール用のレジスタ初期値を、前記第１のデバイスモジュールへ再度転送し、前記第１のデバイスモジュールが、自己のコンフィグレーションレジスタに、再度転送されてきたレジスタ初期値を再度記憶させて、前記第１のデバイスモジュールとの間のリンクを再度確立させた後、前記主データ転送部が、前記転送要求のあったデータを前記第１のデバイスモジュールへ転送することを特徴とする画像形成装置を提供するものである。
これによれば、リンクの状態が正常でないと判断された場合、リンクを確立させた後にデータの転送を行うので、装置を再起動させることはなく、装置が動作不能になることも回避できる。
これによれば、リンクの状態が正常でないと判断された場合、リンクを確立させた後にデータの転送を行うので、装置を再起動させることはなく、装置が動作不能になることも回避できる。
また、前記複数のデバイスモジュールのそれぞれが、前記PCI Expressインタフェースを介して、前記制御モジュールに対してデータの送受信を行う従データ転送部と、前記制御モジュールとの間のリンクを確立するときに設定されかつデータの送受信のために必要なレジスタ情報を記憶したコンフィグレーションレジスタとを備えていることを特徴とする。
また、前記制御モジュールが、前記複数のデバイスモジュールのそれぞれとの間のリンクを確立するために必要なレジスタ初期値を記憶した記憶部を備え、前記リンク確認部が、前記主データ転送部を用いて、前記第１のデバイスモジュールから、第１のデバイスモジュールのコンフィグレーションレジスタに記憶されているレジスタ情報を取得して、前記取得したレジスタ情報と、前記記憶部に記憶されているレジスタ初期値とを比較し、レジスタ情報とレジスタ初期値とが一致する場合はリンクの状態が正常であると判断し、レジスタ情報とレジスタ初期値とが一致しない場合はリンクの状態が正常でないと判断することを特徴とする。
また、前記制御モジュールが、前記複数のデバイスモジュールのそれぞれとの間のリンクを確立するために必要なレジスタ初期値を記憶した記憶部を備え、前記初期化部は、前記デバイスモジュールのうち第２のデバイスモジュールとの間のリンクを確立するために、前記第２のデバイスモジュール用のレジスタ初期値を、前記第２のデバイスモジュールへ転送し、前記第２のデバイスモジュールは、自己のコンフィグレーションレジスタに、転送されてきたレジスタ初期値を記憶させることを特徴とする。
また、前記記憶部に記憶されたレジスタ初期値および前記コンフィグレーションレジスタに記憶されたレジスタ情報には、デバイスモジュールを特定するデバイスID、デバイスモジュールの現在の状態を示すステータスレジスタ、およびデバイスモジュールのベースアドレスが含まれていることを特徴とする。
さらに、この発明は、所定の機能を実行する複数のデバイスモジュールと、前記デバイスモジュールの動作を制御する制御モジュールとが、PCI Expressインタフェースを介して接続される画像形成装置のリンク復旧方法であって、前記制御モジュールが、前記デバイスモジュールとの間のリンクを確立させる初期化部と、転送要求のあったデータを、所定のデバイスモジュールへ転送する主データ転送部と、前記デバイスモジュールとの間のリンクの状態を確認するリンク確認部と、前記複数のデバイスモジュールのそれぞれとの間のリンクを確立するために必要なレジスタ初期値を記憶した記憶部とを備え、前記デバイスモジュールのそれぞれが、前記PCI Expressインタフェースを介して、前記制御モジュールの主データ転送部とデータの送受信を行う従データ転送部と、前記制御モジュールとの間のリンクを確立するときに設定され、かつデータの送受信のために必要なレジスタ情報を記憶したコンフィグレーションレジスタとを備え、前記初期化部が、第１のデバイスモジュールとの間のリンクを確立するために前記記憶部に記憶されているレジスタ初期値を、前記第１のデバイスモジュールへ転送し、前記第１のデバイスモジュールが、転送されてきたレジスタ初期値を、前記コンフィグレーションレジスタに記憶して、前記制御モジュールと前記第１のデバイスモジュールとの間のリンクを確立させた後、前記制御モジュールにおいて、前記第１のデバイスモジュールへのデータ転送要求があった場合に、前記リンク確認部が、前記主データ転送部を用いて、前記第１のデバイスモジュールの従データ転送部に対して、前記第１のデバイスモジュールのコンフィグレーションレジスタに記憶されているレジスタ情報を読み出すことを要求するコマンドを送信し、前記コマンドを受信した前記第１のデバイスモジュールの従データ転送部が、前記レジスタ情報を読み出して、前記主データ転送部に対して送信し、前記リンク確認部は、主データ転送部によって受信されたレジスタ情報を取得して、前記取得したレジスタ情報と、前記記憶部に記憶されているレジスタ初期値とを比較し、レジスタ情報とレジスタ初期値とが一致しない場合は、リンクの状態が正常でないと判断し、前記初期化部が、前記第１のデバイスモジュール用のレジスタ初期値を、前記第１のデバイスモジュールへ再度転送し、前記第１のデバイスモジュールが、自己のコンフィグレーションレジスタに、転送されてきたレジスタ初期値を記憶させて、前記第１のデバイスモジュールとの間のリンクを再度確立させた後、前記主データ転送部が、前記転送要求のあったデータを、前記第１のデバイスモジュールへ転送することを特徴とする画像形成装置のリンク復旧方法を提供するものである。
この発明によれば、制御モジュールから第１のデバイスモジュールへのデータ転送要求があった場合に、リンク確認部が、第１のデバイスモジュールとの間のリンクの状態を確認し、リンクの状態が正常でないと判断された場合、初期化部が再度リンクを確立させた後に、転送要求のあったデータを第１のデバイスモジュールへ転送するので、静電気などの外部ノイズが原因でリンクが切断されてしまった場合、リンクが確立されていない状態でデータ転送が行われることを未然に防止し、画像形成装置が動作不能になることを回避することができる。
以下に、本発明を実施するための最良の形態について図面を参照して説明する。なお、これによって、この発明が限定されるものではない。
＜画像形成装置の構成＞
図１に、この発明の画像形成装置を構成するモジュールの一実施例の概略構成ブロック図を示す。
図１では、画像形成装置のうち、主として、画像形成に利用する各種ハードウェアの動作を制御する部分のブロック図を示している。
この発明の画像形成装置は、たとえば、デジタル複写機、デジタル複合機（MFP、マルチ ファンクション プリンタ）に相当し、文字、図形、記号、画像等からなる２次元情報を入力し、その２次元情報を記憶、加工等し、用紙等に出力する装置である。
＜画像形成装置の構成＞
図１に、この発明の画像形成装置を構成するモジュールの一実施例の概略構成ブロック図を示す。
図１では、画像形成装置のうち、主として、画像形成に利用する各種ハードウェアの動作を制御する部分のブロック図を示している。
この発明の画像形成装置は、たとえば、デジタル複写機、デジタル複合機（MFP、マルチ ファンクション プリンタ）に相当し、文字、図形、記号、画像等からなる２次元情報を入力し、その２次元情報を記憶、加工等し、用紙等に出力する装置である。
図１の実施例においては、制御モジュール１と、インタフェースモジュール３と、画像処理モジュール４とが、PCIe（Peripheral Component Interconnect Express）２インタフェースを介して接続されている。ただし、モジュールの数と種類は、これに限るものではない。
これらの各モジュールは、主として、ASICとして提供することができ、たとえば、MFPのコントロール基板上に配置される。
PCIeインタフェースは、ASICのようなデバイスを相互接続して、各デバイス間で送受信されるシリアル信号を流すデータ伝送路（バス）の規格であり、前記したように、PCI-SIG（Peripheral Component Interconnect Special Interest Group）によって規定されたものである。
これらの各モジュールは、主として、ASICとして提供することができ、たとえば、MFPのコントロール基板上に配置される。
PCIeインタフェースは、ASICのようなデバイスを相互接続して、各デバイス間で送受信されるシリアル信号を流すデータ伝送路（バス）の規格であり、前記したように、PCI-SIG（Peripheral Component Interconnect Special Interest Group）によって規定されたものである。
制御モジュール１は、主として、１つのMPFコントロールASICで構成され、他のモジュールに対して制御コマンドを送り、他のモジュール（デバイスモジュール）の動作および停止等の制御を行う部分である。
図１においては、たとえば、制御モジュール１から、画像処理モジュール４に対して、PCIeを介してデータ転送コマンドを送信し、取得された画像データを画像処理モジュールに転送して、画像圧縮等の画像処理を行わせる。以下、制御モジュール以外のモジュール（３，４）を、デバイスモジュールと呼ぶ。１つのデバイスモジュールは、画像形成装置で実現される多数の機能のうち、所定の機能を実行する部分である。
図１においては、たとえば、制御モジュール１から、画像処理モジュール４に対して、PCIeを介してデータ転送コマンドを送信し、取得された画像データを画像処理モジュールに転送して、画像圧縮等の画像処理を行わせる。以下、制御モジュール以外のモジュール（３，４）を、デバイスモジュールと呼ぶ。１つのデバイスモジュールは、画像形成装置で実現される多数の機能のうち、所定の機能を実行する部分である。
制御モジュール１は、主として、制御部（CPU）１１、主データ転送部１２、機能モジュール１３、記憶部１４とからなり、機能モジュール１３として予め設定されている機能を実行する。
制御部（CPU）１１は、たとえば、ROM、RAM、I/Oコントローラ、タイマー等を内蔵して、ROM等に予め記憶されている制御プログラムに基づいて、各種ハードウェアを動作させる部分である。
機能モジュール１３は、この画像形成装置で実現される機能を実行する部分であり、ハードウェアの論理回路ブロック、あるいは、制御プログラムの一つのモジュールによって構成される。
図１では、機能モジュール１３として、この発明の特徴となる機能である初期化部１５、リンク確認部１６、ジョブ実行部１７を示している。ただし、この他にも多数の機能モジュールを備えてもよい。
制御部（CPU）１１は、たとえば、ROM、RAM、I/Oコントローラ、タイマー等を内蔵して、ROM等に予め記憶されている制御プログラムに基づいて、各種ハードウェアを動作させる部分である。
機能モジュール１３は、この画像形成装置で実現される機能を実行する部分であり、ハードウェアの論理回路ブロック、あるいは、制御プログラムの一つのモジュールによって構成される。
図１では、機能モジュール１３として、この発明の特徴となる機能である初期化部１５、リンク確認部１６、ジョブ実行部１７を示している。ただし、この他にも多数の機能モジュールを備えてもよい。
初期化部１５は、制御モジュール１と、PCIe２を介して接続されている他のデバイスモジュール（たとえばインタフェースモジュール３、画像処理モジュール４）との間のリンクを確立させる処理を行う部分である。
この初期化部１５では、後述するように、各デバイスモジュールに備えられたコンフィグレーションレジスタ（CONREG）の中に、初期値を設定する処理（リンク初期化処理あるいはコンフィグレーションと呼ぶ）を行う。
たとえば、画像処理モジュール４のコンフィグレーションレジスタ（CONREG）の中の「デバイスID」、「ステータスレジスタ」、「コマンドレジスタ」、「ベースアドレス」に、記憶部１４に予め記憶されているレジスタ初期値を書き込むためのコマンドを、画像処理モジュール４に対して送信する。
これにより、制御モジュールと、所望のデバイスモジュールとの間のリンクを確立するために、そのデバイスモジュール用のレジスタ初期値が、そのデバイスモジュールへ転送される。
この初期化部１５では、後述するように、各デバイスモジュールに備えられたコンフィグレーションレジスタ（CONREG）の中に、初期値を設定する処理（リンク初期化処理あるいはコンフィグレーションと呼ぶ）を行う。
たとえば、画像処理モジュール４のコンフィグレーションレジスタ（CONREG）の中の「デバイスID」、「ステータスレジスタ」、「コマンドレジスタ」、「ベースアドレス」に、記憶部１４に予め記憶されているレジスタ初期値を書き込むためのコマンドを、画像処理モジュール４に対して送信する。
これにより、制御モジュールと、所望のデバイスモジュールとの間のリンクを確立するために、そのデバイスモジュール用のレジスタ初期値が、そのデバイスモジュールへ転送される。
リンク確認部１６は、制御モジュール１と所定のデバイスモジュールとの間のリンクの状態を確認する部分である。すなわち、リンクが正常に確立されているかどうかをチェックする。
リンクの状態が正常であるとは、制御モジュールとデバイスモジュールとの間で、転送コマンド、送信データ、受信データ等のデータが転送可能な状態をいい、リンクの状態が正常でないとは、制御モジュールとデバイスモジュールとの間で、転送コマンド等のデータが転送できない状態を言う。
リンクが確立されているかどうかの確認（リンク確認処理）は、そのデバイスモジュールのコンフィグレーションレジスタ（CONREG）に記憶されている各設定値（以下、レジスタ情報とも呼ぶ）を読み出し、読み出した設定値（レジスタ情報）と、記憶部１４に予め記憶されていたレジスタ初期値と一致するかどうかをチェックすることにより行う。
リンクの状態が正常であるとは、制御モジュールとデバイスモジュールとの間で、転送コマンド、送信データ、受信データ等のデータが転送可能な状態をいい、リンクの状態が正常でないとは、制御モジュールとデバイスモジュールとの間で、転送コマンド等のデータが転送できない状態を言う。
リンクが確立されているかどうかの確認（リンク確認処理）は、そのデバイスモジュールのコンフィグレーションレジスタ（CONREG）に記憶されている各設定値（以下、レジスタ情報とも呼ぶ）を読み出し、読み出した設定値（レジスタ情報）と、記憶部１４に予め記憶されていたレジスタ初期値と一致するかどうかをチェックすることにより行う。
この発明では、利用者の入力操作、たとえばコピー操作により何らかのジョブ要求のイベントが発生した場合、そのイベントに関係するデバイスモジュールにデータ転送等のジョブを実行する前に、そのデバイスモジュールに対して、リンクの確認処理を行うことを特徴とする。
このリンクの確認処理において、読み出したレジスタ情報の値とレジスタ初期値とが一致した場合、リンクの状態は正常に確立した状態であると判断し、要求されたジョブに対応するデータ転送等（ジョブ開始処理）を行う。
ただし、一致しない場合は、リンクの状態が正常でないと判断し、初期化部１５により、正常でなかったデバイスモジュールとの間のリンクを確立させるリンク初期化処理（コンフィグレーション）を、再度行い、その後、主データ転送部により、転送要求のあったデータを、そのデバイスモジュールへ転送する。
このリンクの確認処理において、読み出したレジスタ情報の値とレジスタ初期値とが一致した場合、リンクの状態は正常に確立した状態であると判断し、要求されたジョブに対応するデータ転送等（ジョブ開始処理）を行う。
ただし、一致しない場合は、リンクの状態が正常でないと判断し、初期化部１５により、正常でなかったデバイスモジュールとの間のリンクを確立させるリンク初期化処理（コンフィグレーション）を、再度行い、その後、主データ転送部により、転送要求のあったデータを、そのデバイスモジュールへ転送する。
ジョブ実行部１７は、要求されたジョブを実際に実行する部分であり、たとえば、コピー操作によりスキャンした画像データを、インタフェースモジュール３にデータ転送する処理を行う。
実行されるジョブは、この発明の画像形成装置に予め備えられた機能によって異なる。
実行されるジョブは、この発明の画像形成装置に予め備えられた機能によって異なる。
主データ転送部１２は、転送要求のあったデータを、所定のデバイスモジュールへ転送する部分であり、詳しくは、PCIe２に対してデジタル信号の読み出しと書き込みを行う部分である。制御モジュール１に備えられるものは、PCIeマスタモジュールとも呼ぶ。
他のデバイスモジュールに備えられる従データ転送部は、PCIeインタフェースを介して、制御モジュール１に対してデータの送受信を行うものであり、PCIeスレーブモジュールと呼ぶ。
他のデバイスモジュールに備えられる従データ転送部は、PCIeインタフェースを介して、制御モジュール１に対してデータの送受信を行うものであり、PCIeスレーブモジュールと呼ぶ。
記憶部１４は、主として、上記したようなレジスタ初期値を予め記憶しておく部分である。レジスタ初期値は、複数のデバイスモジュールのそれぞれとの間のリンクを確立するために必要な情報であり、各デバイスモジュールごとに別々に記憶しておく。
記憶部１４には、この他にも、マスタモジュールとスレーブモジュール間で転送されるデータや、コマンド等の情報が記憶される。
記憶部１４としては、電源を切断しても記憶しておくべきデータ、たとえばレジスタ初期値などを記憶するために、ROM等の不揮発性メモリが用いられ、データ転送中に一時的に記憶され電源切断時には消去してもよいデータを記憶するために、RAM等の書きかえ可能なメモリが用いられる。
記憶部１４には、この他にも、マスタモジュールとスレーブモジュール間で転送されるデータや、コマンド等の情報が記憶される。
記憶部１４としては、電源を切断しても記憶しておくべきデータ、たとえばレジスタ初期値などを記憶するために、ROM等の不揮発性メモリが用いられ、データ転送中に一時的に記憶され電源切断時には消去してもよいデータを記憶するために、RAM等の書きかえ可能なメモリが用いられる。
また、図１に示すように、インタフェースモジュール３や画像処理モジュール４のようなデバイスモジュールは、主として、従データ転送部（３１，４１）、コンフィグレーションレジスタ（CONREG、３２，４２）、機能モジュール（３３，４３）とから構成される。
デバイスモジュールは、制御モジュール１から送信された要求コマンドを受信して、そのデバイスの機能として予め定められた機能モジュールを実行する部分である。
インタフェースモジュール３は、１つまたは複数の機能モジュール３３を備えたインタフェースASICにより実現され、たとえば、USB機能、Ethernet(登録商標)機能などを実行する部分である。
また、画像処理モジュール４は、１つまたは複数の機能モジュール４３を備えた画像処理ASICにより実現され、たとえば、画像編集（拡大、縮小、回転）機能、色補正機能などを実行する部分である。
デバイスモジュールは、制御モジュール１から送信された要求コマンドを受信して、そのデバイスの機能として予め定められた機能モジュールを実行する部分である。
インタフェースモジュール３は、１つまたは複数の機能モジュール３３を備えたインタフェースASICにより実現され、たとえば、USB機能、Ethernet(登録商標)機能などを実行する部分である。
また、画像処理モジュール４は、１つまたは複数の機能モジュール４３を備えた画像処理ASICにより実現され、たとえば、画像編集（拡大、縮小、回転）機能、色補正機能などを実行する部分である。
従データ転送部（３１，４１）は、上記した主データ転送部１２と同様に、PCIe２に対してデジタル信号の読み出しと書き込みを行う部分であり、上記したように制御モジュール１からの要求コマンドによって動作するデバイスモジュールに備えられているので、上記したようにPCIeスレーブモジュールとも呼ぶ。
コンフィグレーションレジスタ（CONREG）３２，４２は、上記したように、制御モジュールとの間のリンク確立のために必要な情報や、PCIeを介して各デバイスモジュールの動作に必要なデータの送受信を行うために必要な情報を記憶しておく部分である。このCONREGの内容は、制御モジュールとの間のリンクを確立するときに設定される。
コンフィグレーションレジスタ（CONREG）としては、情報を一時記憶するためにRAM等を用いることができるが、従データ転送部（スレーブモジュール）の中に、１つの論理素子として設けてもよい。
コンフィグレーションレジスタ（CONREG）３２，４２は、上記したように、制御モジュールとの間のリンク確立のために必要な情報や、PCIeを介して各デバイスモジュールの動作に必要なデータの送受信を行うために必要な情報を記憶しておく部分である。このCONREGの内容は、制御モジュールとの間のリンクを確立するときに設定される。
コンフィグレーションレジスタ（CONREG）としては、情報を一時記憶するためにRAM等を用いることができるが、従データ転送部（スレーブモジュール）の中に、１つの論理素子として設けてもよい。
また、機能モジュール（３３，４３）は、各デバイスモジュールで実行される機能を示したものであり、ハードウェアロジック回路で構成してもよいが、ROM等に内蔵した制御プログラムによって実現してもよい。
デバイスモジュールの機能モジュールが制御プログラムで実現される場合は、図１に示すように、他の構成部分とバス接続されるのではなく、制御プログラムに基づいてASIC内のハードウェアロジックを動作させることにより、その機能が実現される。
デバイスモジュールの機能モジュールが制御プログラムで実現される場合は、図１に示すように、他の構成部分とバス接続されるのではなく、制御プログラムに基づいてASIC内のハードウェアロジックを動作させることにより、その機能が実現される。
コンフィグレーションレジスタ（CONREG）に設定されるレジスタ情報は、PCIeの規格によって定められている。
図４に、PCIeの規格によって定められたコンフィグレーションレジスタ（CONREG）の情報の説明図を示す。
CONREGは、アドレス00Hから3CHまでの領域を持ち、各レジスタ情報には、所定バイト数の領域が割り当てられている。
たとえば、デバイスモジュールの現在の状態を示すステータスレジスタは、アドレス04Hと05Hの領域に、２バイトのデータとして記憶される。
また、デバイスモジュールのベースアドレスは、アドレス10Hから27Hまでの領域に、２４バイトのデータとして記憶される。
また、デバイスモジュールを特定するデバイスIDは、アドレス02Hと03Hの領域に、２バイトのデータとして記憶される。
以下に、各レジスタ内容の概略を説明する。
図４に、PCIeの規格によって定められたコンフィグレーションレジスタ（CONREG）の情報の説明図を示す。
CONREGは、アドレス00Hから3CHまでの領域を持ち、各レジスタ情報には、所定バイト数の領域が割り当てられている。
たとえば、デバイスモジュールの現在の状態を示すステータスレジスタは、アドレス04Hと05Hの領域に、２バイトのデータとして記憶される。
また、デバイスモジュールのベースアドレスは、アドレス10Hから27Hまでの領域に、２４バイトのデータとして記憶される。
また、デバイスモジュールを特定するデバイスIDは、アドレス02Hと03Hの領域に、２バイトのデータとして記憶される。
以下に、各レジスタ内容の概略を説明する。
レジスタ内容についての説明
・ベンダID（オフセット 00h-01h,2バイト）
デバイス・メーカーを指定する領域で、IDはPCI-SIGにより割り当てられる。
・デバイスID（オフセット02h-03h,2バイト）
デバイスを指定する領域で、IDはデバイスメーカー管理の下に割り当てられる。
・コマンド（オフセット04h‐05h、2バイト）
デバイスに関する制御機能が、各ビットに割り当てられる。
・ステータス（オフセット 06h-07h,2バイト）
デバイスに関するステータス（エラー状況等）が、各ビットに割り当てられる。
・ベンダID（オフセット 00h-01h,2バイト）
デバイス・メーカーを指定する領域で、IDはPCI-SIGにより割り当てられる。
・デバイスID（オフセット02h-03h,2バイト）
デバイスを指定する領域で、IDはデバイスメーカー管理の下に割り当てられる。
・コマンド（オフセット04h‐05h、2バイト）
デバイスに関する制御機能が、各ビットに割り当てられる。
・ステータス（オフセット 06h-07h,2バイト）
デバイスに関するステータス（エラー状況等）が、各ビットに割り当てられる。
・Rev ID(オフセット 08h,1バイト)
デバイス固有のリビジョン番号を指定する領域で、IDはデバイス・メーカにより割り当てられる。
・クラス・コード（オフセット 09h-0Bh, 3バイト）
PCI-SIGによって定義された機能クラスの分類を示す。
・キャッシュ・メモリ・サイズ（オフセット 0Ch,1バイト）
キャッシュ・メモリ・ブロックの制御単位となるキャッシュ・ライン・サイズが設定される。
・マスタ・レイテンシ・タイマ（オフセット 0Dh, 1バイト）
レイテンシ・タイマ設定は、PCI Expressデバイスでは影響されない。このレジスタは00hに固定的に設定される。
デバイス固有のリビジョン番号を指定する領域で、IDはデバイス・メーカにより割り当てられる。
・クラス・コード（オフセット 09h-0Bh, 3バイト）
PCI-SIGによって定義された機能クラスの分類を示す。
・キャッシュ・メモリ・サイズ（オフセット 0Ch,1バイト）
キャッシュ・メモリ・ブロックの制御単位となるキャッシュ・ライン・サイズが設定される。
・マスタ・レイテンシ・タイマ（オフセット 0Dh, 1バイト）
レイテンシ・タイマ設定は、PCI Expressデバイスでは影響されない。このレジスタは00hに固定的に設定される。
・ヘッダ・タイプ（オフセット 0Eh,1バイト）
オフセット10h以降のヘッダ・フォーマット・タイプの指定と、複合機能デバイスであるかどうかを示す。
・BIST（オフセット 0Fh,1バイト）
起動時のセルフテスト機能を制御するレジスタであり、通常動作時は0x00が設定される。
・キャパビリティー・ポインタ（オフセット34h,1バイト）
デバイス固有の新しいキャパビリティ・リストが存在するアドレス・ポインタを示す。このレジスタはステータスビット４がEnableの場合のみ有効である。
・割り込みライン（オフセット 3Dh,1バイト）
割り込み信号線のルーティン部情報を格納するレジスタで、BIOS,PCIバス・ドライバ・OSのみが利用する。デバイス・ドライバやハードウェア側ではこの数値に影響を受ける事はない。
オフセット10h以降のヘッダ・フォーマット・タイプの指定と、複合機能デバイスであるかどうかを示す。
・BIST（オフセット 0Fh,1バイト）
起動時のセルフテスト機能を制御するレジスタであり、通常動作時は0x00が設定される。
・キャパビリティー・ポインタ（オフセット34h,1バイト）
デバイス固有の新しいキャパビリティ・リストが存在するアドレス・ポインタを示す。このレジスタはステータスビット４がEnableの場合のみ有効である。
・割り込みライン（オフセット 3Dh,1バイト）
割り込み信号線のルーティン部情報を格納するレジスタで、BIOS,PCIバス・ドライバ・OSのみが利用する。デバイス・ドライバやハードウェア側ではこの数値に影響を受ける事はない。
・割り込みピン（オフセット 3Dh,1バイト）
4本の割り込み信号線（INTA〜INTD）を使用することができ、デバイスがどの信号線を使っているかを示す。
・ベース・アドレス・レジスタ（オフセット 10h-27h,24バイト）
PCIデバイスのレジスタやメモリ・バッファを、CPUのメモリ空間とI/O空間にマッピングするためのアドレスを設定するレジスタである。
・Cardbus CISポインタ（オフセット 28h-2Bh,4バイト）
CardbusカードのCIS(Card Information Structure)の開始アドレスを示す。
・サブシステム・ベンダID（オフセット 2Ch-2Dh,2バイト）
アドイン・カード設計ベンダを定義するID番号を示す。
4本の割り込み信号線（INTA〜INTD）を使用することができ、デバイスがどの信号線を使っているかを示す。
・ベース・アドレス・レジスタ（オフセット 10h-27h,24バイト）
PCIデバイスのレジスタやメモリ・バッファを、CPUのメモリ空間とI/O空間にマッピングするためのアドレスを設定するレジスタである。
・Cardbus CISポインタ（オフセット 28h-2Bh,4バイト）
CardbusカードのCIS(Card Information Structure)の開始アドレスを示す。
・サブシステム・ベンダID（オフセット 2Ch-2Dh,2バイト）
アドイン・カード設計ベンダを定義するID番号を示す。
・サブシステムID（オフセット 2Eh-2Fh、2バイト）
アドイン・カード設計ベンダが定義するシステム定義IDを示す。このIDはベンダに依存する。
・拡張ROMベース・アドレス（オフセット 30h-33h,4バイト）
PCIeに追加されるアドイン・カード等に実装される、拡張ROMが使用するアドレス空間を示す。
・最小Gnt（オフセット3Eh,1バイト）
最小Gnt設定は、PCI Expressデバイスでは影響がなく、このレジスタは00hに固定される。
・最大レイテンシ（オフセット 3Fh,1バイト）
最大レイテンシ設定はPCI Expressデバイスでは影響がなく、このレジスタは00hに固定される。
アドイン・カード設計ベンダが定義するシステム定義IDを示す。このIDはベンダに依存する。
・拡張ROMベース・アドレス（オフセット 30h-33h,4バイト）
PCIeに追加されるアドイン・カード等に実装される、拡張ROMが使用するアドレス空間を示す。
・最小Gnt（オフセット3Eh,1バイト）
最小Gnt設定は、PCI Expressデバイスでは影響がなく、このレジスタは00hに固定される。
・最大レイテンシ（オフセット 3Fh,1バイト）
最大レイテンシ設定はPCI Expressデバイスでは影響がなく、このレジスタは00hに固定される。
また、コンフィグレーションレジスタ（CONREG）に設定される数値の一具体例を、以下に示す。
コンフィグレーション設定値としては、たとえば以下の値を設定する。
アドレス00h デバイスID =0x 1014, ベンダーID=0x13bd
アドレス04h ステータスレジスタ=0x0000, コマンドレジスタ=0x0007
アドレス08h クラスコード=0x0001, RevID=0x0580
アドレス0Ch BIST=0x00, ヘッダ=0x00,レイテンシタイマ=0x00,キャッシュ＝0x20
アドレス10h ベースアドレス0=-0x60000000,
アドレス14h ベースアドレス1= 0x E0000000
アドレス18h ベースアドレス2=0xFFFFFFFF
アドレス1Ch ベースアドレス3=0x00000000
アドレス20h ベースアドレス４=0x00000000
アドレス24h ベースアドレス5=0x00000000
コンフィグレーション設定値としては、たとえば以下の値を設定する。
アドレス00h デバイスID =0x 1014, ベンダーID=0x13bd
アドレス04h ステータスレジスタ=0x0000, コマンドレジスタ=0x0007
アドレス08h クラスコード=0x0001, RevID=0x0580
アドレス0Ch BIST=0x00, ヘッダ=0x00,レイテンシタイマ=0x00,キャッシュ＝0x20
アドレス10h ベースアドレス0=-0x60000000,
アドレス14h ベースアドレス1= 0x E0000000
アドレス18h ベースアドレス2=0xFFFFFFFF
アドレス1Ch ベースアドレス3=0x00000000
アドレス20h ベースアドレス４=0x00000000
アドレス24h ベースアドレス5=0x00000000
アドレス28h CISカードポインタ=0x00000000
アドレス2Ch サブシステムID=0x00000000,サブシステムVID＝0x13bd
アドレス30h ExpansionROMベースアドレス＝0x00000000,
アドレス34h キャパビリティポインタ=0x00000000]
アドレス3Ch 最大レイテンシ=0x0004,最小GNT=0x0000,
割り込みピン＝0x0001,割り込みライン＝0x0000
アドレス2Ch サブシステムID=0x00000000,サブシステムVID＝0x13bd
アドレス30h ExpansionROMベースアドレス＝0x00000000,
アドレス34h キャパビリティポインタ=0x00000000]
アドレス3Ch 最大レイテンシ=0x0004,最小GNT=0x0000,
割り込みピン＝0x0001,割り込みライン＝0x0000
図３に、PCIeを介して送受信されるバスコマンドの一実施例の説明図を示す。
これらのバスコマンドを利用して、制御モジュール１とデバイスモジュール（３，４）間のデータ転送が行われる。
たとえば、画像処理モジュール４に対して、リンク初期化を行う場合は、制御モジュール１から、画像処理モジュール４に、バスコマンドとして1011(コンフィグレーションライト)が送信され、画像処理モジュール４のコンフィグレーションレジスタ４２に、記憶部１４に予め記憶されていたレジスタ初期値が書き込まれる。
これらのバスコマンドを利用して、制御モジュール１とデバイスモジュール（３，４）間のデータ転送が行われる。
たとえば、画像処理モジュール４に対して、リンク初期化を行う場合は、制御モジュール１から、画像処理モジュール４に、バスコマンドとして1011(コンフィグレーションライト)が送信され、画像処理モジュール４のコンフィグレーションレジスタ４２に、記憶部１４に予め記憶されていたレジスタ初期値が書き込まれる。
また、リンク確認部１６により、画像処理モジュール４のコンフィグレーションレジスタ４２の内容を読み出す場合は、制御モジュール１から画像処理モジュール４に、バスコマンドとして1010(コンフィグレーションリード)が送信される。
画像処理モジュール４は、このバスコマンドを受信すると、コンフィグレーションレジスタ（CONREG）４２の内容を読み出して、読み出した内容を制御モジュール１に転送する。
画像処理モジュール４は、このバスコマンドを受信すると、コンフィグレーションレジスタ（CONREG）４２の内容を読み出して、読み出した内容を制御モジュール１に転送する。
＜この発明のリンク初期化処理とデータ転送処理＞
図２に、この発明のリンク初期化とリンク確認処理に関する一実施例のフローチャートを示す。
一般的に、この発明の画像形成装置の電源が投入されると、制御モジュール１と、各デバイスモジュール（３，４）との間で、PCIeのリンクを確立するための初期化処理が行われる。
リンクが確立した後、そのリンクが確立した制御モジュール１とデバイスモジュールとの間で所定のデータ転送が実行される。
図２に、この発明のリンク初期化とリンク確認処理に関する一実施例のフローチャートを示す。
一般的に、この発明の画像形成装置の電源が投入されると、制御モジュール１と、各デバイスモジュール（３，４）との間で、PCIeのリンクを確立するための初期化処理が行われる。
リンクが確立した後、そのリンクが確立した制御モジュール１とデバイスモジュールとの間で所定のデータ転送が実行される。
また、この発明では、初期化によりリンクが確立した後において、何らかのジョブ要求がされた場合、すぐにそのジョブを開始するのではなく、リンク確認処理を行って、リンクが正常な状態であることを確認した後に、ジョブの開始処理を行う。
すなわち、この発明では、MFPなどの画像形成装置において、利用者がコピー操作、プリント操作、あるいはスキャン操作などをすることによって、その操作に対応した所定のジョブを実行する場合、そのジョブを実際に実行する前に、デバイスモジュールのリンク状態を確認し、リンクが確立されていない場合には再度リンクの初期化設定（再コンフィグレーション）を行うので、リンクが確立されていない状態でデータ転送が行われることを未然に防止し、画像形成装置が動作不能となることを回避することができる。
以下、図２のフローチャートに基づいて、リンク初期化などの処理内容を説明する。
まず、画像形成装置の電源が投入されると、ステップＳ１において、制御モジュール１のCPU１が、リンク初期化処理（PCIeコンフィグレーション）を実行する。
図５に、リンク初期化処理の一実施例のシーケンスの説明図を示す。
まず、画像形成装置の電源が投入されると、ステップＳ１において、制御モジュール１のCPU１が、リンク初期化処理（PCIeコンフィグレーション）を実行する。
図５に、リンク初期化処理の一実施例のシーケンスの説明図を示す。
ここでは、制御モジュール１と、インタフェースモジュール３および画像処理モジュール４に代表される各デバイスモジュールとの間のリンクを確立するために、CPU１は、記憶部１４に予め記憶されているレジスタ初期値を読み出し、主データ転送部１２は、読み出されたレジスタ初期値を含む初期化コマンドを、リンクを確立させようとするデバイスモジュールの従データ転送部に対して、送信する。
このコマンドは、主データ転送部１２からPCIe上に送出されるが、画像データなどの実際のジョブデータの転送（リード、ライト）処理とは異なり、PCIe上に、コンフィグレーション トランザクションを発生させて送出される。
このコマンドは、主データ転送部１２からPCIe上に送出されるが、画像データなどの実際のジョブデータの転送（リード、ライト）処理とは異なり、PCIe上に、コンフィグレーション トランザクションを発生させて送出される。
ここで、コンフィグレーション トランザクションとは、接続デバイスとのコンフィグレーションレジスタRead,Writeを意味するものであり、実際のデータ転送処理は、IORead/Write,メモリRead/Writeによって行われる点で、転送形式が異なる。
従データ転送部３１が、このコマンドを受信すると、コマンドに含まれるレジスタ初期値を、コンフィグレーションレジスタ（CONREG）に書き込む。
すなわち、転送されてきたレジスタ初期値の各レジスタ情報を、図４に示したようなコンフィグレーションレジスタ内部の対応するアドレスに、記憶させる。これにより、デバイスIDやベースアドレスなどが初期設定されると、PCIeのリンクが確立したことになる。
この後、制御モジュール１と、CONREGが初期設定されたデバイスモジュール（３、４）との間で、画像データ等のデータ転送が可能な状態となる。
従データ転送部３１が、このコマンドを受信すると、コマンドに含まれるレジスタ初期値を、コンフィグレーションレジスタ（CONREG）に書き込む。
すなわち、転送されてきたレジスタ初期値の各レジスタ情報を、図４に示したようなコンフィグレーションレジスタ内部の対応するアドレスに、記憶させる。これにより、デバイスIDやベースアドレスなどが初期設定されると、PCIeのリンクが確立したことになる。
この後、制御モジュール１と、CONREGが初期設定されたデバイスモジュール（３、４）との間で、画像データ等のデータ転送が可能な状態となる。
ステップＳ２において、CPU１１は、利用者の入力操作に伴うジョブ要求が入力されたか否かを確認する。
たとえば、利用者が、特定のキーを押下げてコピー操作をした場合、CPU１１は、コピー操作に伴う割り込み入力を検出し、コピー処理というジョブ要求があったことを確認する。
ステップＳ３において、ジョブ要求があった場合はステップＳ４へ進み、そうでない場合はステップＳ２へ戻る。
たとえば、利用者が、特定のキーを押下げてコピー操作をした場合、CPU１１は、コピー操作に伴う割り込み入力を検出し、コピー処理というジョブ要求があったことを確認する。
ステップＳ３において、ジョブ要求があった場合はステップＳ４へ進み、そうでない場合はステップＳ２へ戻る。
ステップＳ４において、CPU１１は、リンク確認処理を行う。
ジョブ要求があった場合、ジョブに対して処理モジュールが予め決まっている事から、そのジョブ要求と関係するデバイスモジュールを特定し、どのデバイスモジュールに対するリンクを確認するかを決定する。
リンク確認処理では、デバイスモジュール（３、４）のコンフィグレーションレジスタ（CONREG）に記憶されているレジスタ情報の内容を読み出し、読み出したレジスタ情報の内容と記憶部１４に記憶されているレジスタ初期値とを比較して、一致するか否かをチェックする。
図６に、リンク確認処理の一実施例のシーケンスの説明図を示す。
リンク確認処理において、まず、CPU１１は、主データ転送部１２に、リンクの確認をするデバイスモジュール（３、４）の従データ転送部（３１、４１）へ、レジスタ確認コマンドを送信するように指示を出す。
この指示を受けた主データ転送部１２は、レジスタ確認コマンドを、PCIeを介して、確認をするデバイスモジュールの従データ転送部へ送信する。
ジョブ要求があった場合、ジョブに対して処理モジュールが予め決まっている事から、そのジョブ要求と関係するデバイスモジュールを特定し、どのデバイスモジュールに対するリンクを確認するかを決定する。
リンク確認処理では、デバイスモジュール（３、４）のコンフィグレーションレジスタ（CONREG）に記憶されているレジスタ情報の内容を読み出し、読み出したレジスタ情報の内容と記憶部１４に記憶されているレジスタ初期値とを比較して、一致するか否かをチェックする。
図６に、リンク確認処理の一実施例のシーケンスの説明図を示す。
リンク確認処理において、まず、CPU１１は、主データ転送部１２に、リンクの確認をするデバイスモジュール（３、４）の従データ転送部（３１、４１）へ、レジスタ確認コマンドを送信するように指示を出す。
この指示を受けた主データ転送部１２は、レジスタ確認コマンドを、PCIeを介して、確認をするデバイスモジュールの従データ転送部へ送信する。
従データ転送部がそのコマンドを受信すると、コンフィグレーションレジスタ（CONREG）の中に記憶されているレジスタ情報を読み出して、この読み出したCONREGのレジスタ情報を含む応答コマンドを、PCIeを介して主データ転送部１２へ送信する。
主データ転送部１２が、この応答コマンドを受信すると、その中に含まれるレジスタ情報を取得する。そして取得されたCONREGのレジスタ情報と、記憶部１４に記憶されていたレジスタ初期値とを比較する。
主データ転送部１２が、この応答コマンドを受信すると、その中に含まれるレジスタ情報を取得する。そして取得されたCONREGのレジスタ情報と、記憶部１４に記憶されていたレジスタ初期値とを比較する。
ここでの比較は、図４に示したようなCONREGのすべての情報と、対応するレジスタ初期値のすべてとが一致するか否かをチェックしてもよい。
ただし、すべての情報の比較をするのではなく、主要な情報のみについて、一致するか否かのチェックをしてもよい。
たとえば、CONREGの情報のうち、デバイスIDと、ステータスレジスタと、ベースアドレスについて、対応するレジスタ初期値と一致するか否かをチェックしてもよい。
この比較処理において、チェックした情報のうち１つでも不一致となるものがあれば、リンクの状態が正常でない（切れている）と判断する。
一方、チェックしたすべての情報が一致する場合は、リンクの状態は正常な状態であると判断する。
ただし、すべての情報の比較をするのではなく、主要な情報のみについて、一致するか否かのチェックをしてもよい。
たとえば、CONREGの情報のうち、デバイスIDと、ステータスレジスタと、ベースアドレスについて、対応するレジスタ初期値と一致するか否かをチェックしてもよい。
この比較処理において、チェックした情報のうち１つでも不一致となるものがあれば、リンクの状態が正常でない（切れている）と判断する。
一方、チェックしたすべての情報が一致する場合は、リンクの状態は正常な状態であると判断する。
ステップＳ４のリンク確認処理の後、ステップＳ５において、チェックしたすべてのCONREGの情報が、レジスタ初期値と一致する場合は、ステップＳ７へ進み、チェックしたCONREGの情報のうち１つでも不一致となるものがあった場合は、ステップＳ６へ進む。
ステップＳ６において、再度PCIeコンフィグレーションを行う。この処理は、ステップＳ１におけるリンク初期化処理と同じものである。
この処理により、制御モジュール１からリンクが正常でなかったデバイスモジュールに対して、正しいレジスタ初期値が転送され、そのデバイスモジュールのCONREGに正しい値が書き込まれる。
これにより、制御モジュール１と、リンクが正常でなかったデバイスモジュールとのリンクが復旧される。
したがって、リンクが復旧した後は、両モジュール間で、画像データ等のデータ転送が可能となる。
ステップＳ６の後、ステップＳ７へ進む。
ステップＳ６において、再度PCIeコンフィグレーションを行う。この処理は、ステップＳ１におけるリンク初期化処理と同じものである。
この処理により、制御モジュール１からリンクが正常でなかったデバイスモジュールに対して、正しいレジスタ初期値が転送され、そのデバイスモジュールのCONREGに正しい値が書き込まれる。
これにより、制御モジュール１と、リンクが正常でなかったデバイスモジュールとのリンクが復旧される。
したがって、リンクが復旧した後は、両モジュール間で、画像データ等のデータ転送が可能となる。
ステップＳ６の後、ステップＳ７へ進む。
ステップＳ７において、ステップＳ２で確認されたジョブの開始処理を行い、モジュール間でのデータ転送を実行する。
たとえば、画像処理モジュール４に対するジョブ要求が発生していた場合は、そのジョブを開始するために、CPU１がIOWrite/ReadまたはメモリWrite/ReadコマンドをPCIe経由で画像処理ASICに送信し、要求のあったジョブ処理を行う。
このジョブ要求に伴うデータ転送処理などが終了すると、処理を完了する。
たとえば、画像処理モジュール４に対するジョブ要求が発生していた場合は、そのジョブを開始するために、CPU１がIOWrite/ReadまたはメモリWrite/ReadコマンドをPCIe経由で画像処理ASICに送信し、要求のあったジョブ処理を行う。
このジョブ要求に伴うデータ転送処理などが終了すると、処理を完了する。
１ 制御モジュール
２ PCI Express（PCIe）
３ インタフェースモジュール（インタフェースASIC）
４ 画像処理モジュール（画像処理ASIC）
１１ 制御部（CPU）
１２ 主データ転送部（PCIeマスターモジュール）
１３ 機能モジュール
１４ 記憶部
１５ 初期化部
１６ リンク確認部
１７ ジョブ実行部
３１ 従データ転送部（PCIeスレーブモジュール）
３２ コンフィグレーションレジスタ（CONREG）
３３ 機能モジュール
４１ 従データ転送部
４２ コンフィグレーションレジスタ（CONREG）
４３ 機能モジュール
２ PCI Express（PCIe）
３ インタフェースモジュール（インタフェースASIC）
４ 画像処理モジュール（画像処理ASIC）
１１ 制御部（CPU）
１２ 主データ転送部（PCIeマスターモジュール）
１３ 機能モジュール
１４ 記憶部
１５ 初期化部
１６ リンク確認部
１７ ジョブ実行部
３１ 従データ転送部（PCIeスレーブモジュール）
３２ コンフィグレーションレジスタ（CONREG）
３３ 機能モジュール
４１ 従データ転送部
４２ コンフィグレーションレジスタ（CONREG）
４３ 機能モジュール
Claims (4)
- 所定の機能を実行する複数のデバイスモジュールと、前記デバイスモジュールの動作を制御する制御モジュールとが、PCI Expressインタフェースを介して接続される画像形成装置であって、
前記制御モジュールが、
前記デバイスモジュールとの間のリンクを確立させる初期化部と、
転送要求のあったデータを、所定のデバイスモジュールへ転送する主データ転送部と、
前記デバイスモジュールとの間のリンクの状態を確認するリンク確認部と、
前記複数のデバイスモジュールのそれぞれとの間のリンクを確立するために必要なレジスタ初期値を記憶した記憶部とを備え、
前記複数のデバイスモジュールのそれぞれが、
前記PCI Expressインタフェースを介して、前記制御モジュールに対してデータの送受信を行う従データ転送部と、
前記制御モジュールとの間のリンクを確立するときに設定され、かつデータの送受信のために必要なレジスタ情報を記憶したコンフィグレーションレジスタとを備え、
前記初期化部が、第１のデバイスモジュールとの間のリンクを確立するために前記記憶部に記憶されているレジスタ初期値を、前記第１のデバイスモジュールへ転送し、
前記第１のデバイスモジュールが、転送されてきたレジスタ初期値を、前記コンフィグレーションレジスタに記憶して、前記制御モジュールと前記第１のデバイスモジュールとの間のリンクを確立させた後、
前記制御モジュールにおいて、第１のデバイスモジュールへのデータ転送要求があった場合に、
前記リンク確認部が、前記第１のデバイスモジュールとの間のリンクの状態を確認し、
前記確認したリンクの状態が正常でないと判断された場合、
前記初期化部が、前記第１のデバイスモジュール用のレジスタ初期値を、前記第１のデバイスモジュールへ再度転送し、
前記第１のデバイスモジュールが、自己のコンフィグレーションレジスタに、再度転送されてきたレジスタ初期値を再度記憶させて、前記第１のデバイスモジュールとの間のリンクを再度確立させた後、前記主データ転送部が、前記転送要求のあったデータを前記第１のデバイスモジュールへ転送することを特徴とする画像形成装置。 - 前記リンク確認部が、前記主データ転送部を用いて、前記第１のデバイスモジュールから、第１のデバイスモジュールのコンフィグレーションレジスタに記憶されているレジスタ情報を取得して、
前記取得したレジスタ情報と、前記記憶部に記憶されているレジスタ初期値とを比較し、
レジスタ情報とレジスタ初期値とが一致する場合はリンクの状態が正常であると判断し、レジスタ情報とレジスタ初期値とが一致しない場合はリンクの状態が正常でないと判断することを特徴とする請求項１に記載の画像形成装置。 - 前記記憶部に記憶されたレジスタ初期値および前記コンフィグレーションレジスタに記憶されたレジスタ情報には、デバイスモジュールを特定するデバイスID、デバイスモジュールの現在の状態を示すステータスレジスタ、およびデバイスモジュールのベースアドレスが含まれていることを特徴とする請求項１または２に記載の画像形成装置。
- 所定の機能を実行する複数のデバイスモジュールと、前記デバイスモジュールの動作を制御する制御モジュールとが、PCI Expressインタフェースを介して接続される画像形成
装置のリンク復旧方法であって、
前記制御モジュールが、
前記デバイスモジュールとの間のリンクを確立させる初期化部と、転送要求のあったデータを、所定のデバイスモジュールへ転送する主データ転送部と、前記デバイスモジュールとの間のリンクの状態を確認するリンク確認部と、前記複数のデバイスモジュールのそれぞれとの間のリンクを確立するために必要なレジスタ初期値を記憶した記憶部とを備え、
前記デバイスモジュールのそれぞれが、
前記PCI Expressインタフェースを介して、前記制御モジュールの主データ転送部とデータの送受信を行う従データ転送部と、前記制御モジュールとの間のリンクを確立するときに設定され、かつデータの送受信のために必要なレジスタ情報を記憶したコンフィグレーションレジスタとを備え、
前記初期化部が、第１のデバイスモジュールとの間のリンクを確立するために前記記憶部に記憶されているレジスタ初期値を、前記第１のデバイスモジュールへ転送し、
前記第１のデバイスモジュールが、転送されてきたレジスタ初期値を、前記コンフィグレーションレジスタに記憶して、前記制御モジュールと前記第１のデバイスモジュールとの間のリンクを確立させた後、
前記制御モジュールにおいて、前記第１のデバイスモジュールへのデータ転送要求があった場合に、
前記リンク確認部が、前記主データ転送部を用いて、前記第１のデバイスモジュールの従データ転送部に対して、前記第１のデバイスモジュールのコンフィグレーションレジスタに記憶されているレジスタ情報を読み出すことを要求するコマンドを送信し、
前記コマンドを受信した前記第１のデバイスモジュールの従データ転送部が、前記レジスタ情報を読み出して、前記主データ転送部に対して送信し、
前記リンク確認部は、主データ転送部によって受信されたレジスタ情報を取得して、前記取得したレジスタ情報と、前記記憶部に記憶されているレジスタ初期値とを比較し、
レジスタ情報とレジスタ初期値とが一致しない場合は、リンクの状態が正常でないと判断し、
前記初期化部が、前記第１のデバイスモジュール用のレジスタ初期値を、前記第１のデバイスモジュールへ再度転送し、前記第１のデバイスモジュールが、自己のコンフィグレーションレジスタに、転送されてきたレジスタ初期値を記憶させて、前記第１のデバイスモジュールとの間のリンクを再度確立させた後、
前記主データ転送部が、前記転送要求のあったデータを、前記第１のデバイスモジュールへ転送することを特徴とする画像形成装置のリンク復旧方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011269163A JP5542787B2 (ja) | 2011-12-08 | 2011-12-08 | 画像形成装置 |
| US13/705,790 US20130151903A1 (en) | 2011-12-08 | 2012-12-05 | Image forming apparatus |
| CN2012105196298A CN103227876A (zh) | 2011-12-08 | 2012-12-06 | 图像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011269163A JP5542787B2 (ja) | 2011-12-08 | 2011-12-08 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013120545A JP2013120545A (ja) | 2013-06-17 |
| JP5542787B2 true JP5542787B2 (ja) | 2014-07-09 |
Family
ID=48573189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011269163A Active JP5542787B2 (ja) | 2011-12-08 | 2011-12-08 | 画像形成装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130151903A1 (ja) |
| JP (1) | JP5542787B2 (ja) |
| CN (1) | CN103227876A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6672588B2 (ja) * | 2014-02-19 | 2020-03-25 | 株式会社リコー | 伝送システム、方法、プログラム及びシステム |
| JP6435544B2 (ja) * | 2014-06-17 | 2018-12-12 | ナルテック株式会社 | 集積回路装置 |
| CN104330670A (zh) * | 2014-11-05 | 2015-02-04 | 深圳市华星光电技术有限公司 | 一种反馈分离式电路及其母板和子板组合检测方法 |
| US10685609B2 (en) * | 2015-06-30 | 2020-06-16 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6111874A (ja) * | 1984-06-27 | 1986-01-20 | Fuji Electric Co Ltd | 計算機間のデ−タ転送システム |
| JPH113295A (ja) * | 1997-06-13 | 1999-01-06 | Ricoh Co Ltd | データ送受信装置 |
| JPH11177744A (ja) * | 1997-12-08 | 1999-07-02 | Ricoh Co Ltd | ディジタル連結複写システム |
| JP2003022222A (ja) * | 2001-07-06 | 2003-01-24 | Toshiba Corp | 情報処理装置及びその保守方法 |
| US7376435B2 (en) * | 2002-04-01 | 2008-05-20 | Intel Corporation | Transferring multiple data units over a wireless communication link |
| JP2003337764A (ja) * | 2002-05-22 | 2003-11-28 | Canon Inc | 情報処理装置および情報処理装置のデータ転送方法およびプログラムおよび記憶媒体 |
| CN1269331C (zh) * | 2002-05-31 | 2006-08-09 | 华为技术有限公司 | 基于数字信号处理器同步串行接口的数据发送和接收方法 |
| US8346884B2 (en) * | 2003-01-21 | 2013-01-01 | Nextio Inc. | Method and apparatus for a shared I/O network interface controller |
| JP2004287673A (ja) * | 2003-03-20 | 2004-10-14 | Fuji Xerox Co Ltd | 故障診断システム、情報処理装置に使用される接続デバイス、プログラム |
| US7370224B1 (en) * | 2005-02-17 | 2008-05-06 | Alcatel Usa Sourcing, Inc | System and method for enabling redundancy in PCI-Express architecture |
| US20060271718A1 (en) * | 2005-05-27 | 2006-11-30 | Diplacido Bruno Jr | Method of preventing error propagation in a PCI / PCI-X / PCI express link |
| US20070040839A1 (en) * | 2005-08-17 | 2007-02-22 | Tzu-Jen Kuo | Motherboard and computer system with multiple integrated graphics processors and related method |
| JP4728896B2 (ja) * | 2006-07-13 | 2011-07-20 | エヌイーシーコンピュータテクノ株式会社 | コンピュータシステム |
| CN100571183C (zh) * | 2007-08-24 | 2009-12-16 | 中国科学院计算技术研究所 | 一种基于胖树拓扑的屏障操作网络系统、装置及方法 |
| JP5096905B2 (ja) * | 2007-12-20 | 2012-12-12 | 株式会社日立製作所 | サーバ装置及びそのリンク回復処理方法 |
| JP4691177B2 (ja) * | 2008-07-14 | 2011-06-01 | 株式会社リコー | 組み込み機器、遠隔処理方法およびプログラム |
| WO2010021120A1 (ja) * | 2008-08-20 | 2010-02-25 | パナソニック株式会社 | 通信装置、及び通信制御方法 |
| JP5366600B2 (ja) * | 2009-03-16 | 2013-12-11 | キヤノン株式会社 | 画像形成装置 |
| JP2010238150A (ja) * | 2009-03-31 | 2010-10-21 | Toshiba Corp | ＰＣＩＥｘｐｒｅｓｓ通信システム、及びその通信方法 |
| DE102009002281A1 (de) * | 2009-04-08 | 2010-10-14 | Robert Bosch Gmbh | Verfahren zur Anbindung von Slave-Karten an ein Bus-System |
| JP5388667B2 (ja) * | 2009-04-16 | 2014-01-15 | キヤノン株式会社 | 画像形成装置 |
| US8868814B2 (en) * | 2009-07-06 | 2014-10-21 | Nec Corporation | I/O system, downstream PCI express bridge, interface sharing method, and program |
| CN101673234B (zh) * | 2009-09-25 | 2011-08-10 | 华为技术有限公司 | 一种异常监控方法及装置 |
| US20110246692A1 (en) * | 2010-03-31 | 2011-10-06 | International Business Machines Corporation | Implementing Control Using A Single Path In A Multiple Path Interconnect System |
| US8645767B2 (en) * | 2010-06-23 | 2014-02-04 | International Business Machines Corporation | Scalable I/O adapter function level error detection, isolation, and reporting |
| US8677176B2 (en) * | 2010-12-03 | 2014-03-18 | International Business Machines Corporation | Cable redundancy and failover for multi-lane PCI express IO interconnections |
| US8645746B2 (en) * | 2010-12-03 | 2014-02-04 | International Business Machines Corporation | Cable redundancy and failover for multi-lane PCI express IO interconnections |
| US8839023B2 (en) * | 2011-03-10 | 2014-09-16 | Cisco Technology, Inc. | Transmitting network information using link or port aggregation protocols |
| US8725919B1 (en) * | 2011-06-20 | 2014-05-13 | Netlogic Microsystems, Inc. | Device configuration for multiprocessor systems |
| US8656251B2 (en) * | 2011-09-02 | 2014-02-18 | Apple Inc. | Simultaneous data transfer and error control to reduce latency and improve throughput to a host |
| US20130124764A1 (en) * | 2011-11-11 | 2013-05-16 | Lantiq Deutschland Gmbh | Method of transaction and event ordering within the interconnect |
| JP6135114B2 (ja) * | 2012-12-13 | 2017-05-31 | 富士通株式会社 | ストレージ装置、エラー処理方法及びエラー処理プログラム |
-
2011
- 2011-12-08 JP JP2011269163A patent/JP5542787B2/ja active Active
-
2012
- 2012-12-05 US US13/705,790 patent/US20130151903A1/en not_active Abandoned
- 2012-12-06 CN CN2012105196298A patent/CN103227876A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013120545A (ja) | 2013-06-17 |
| US20130151903A1 (en) | 2013-06-13 |
| CN103227876A (zh) | 2013-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1909474B1 (en) | Image processor and its control method | |
| JP5542787B2 (ja) | 画像形成装置 | |
| JP2018116648A (ja) | 情報処理装置、その制御方法、及びプログラム | |
| JP6719894B2 (ja) | 機能デバイス、制御装置 | |
| TW386215B (en) | Emulation system and information processor | |
| JP7152920B2 (ja) | 情報処理装置とその制御方法、及びプログラム | |
| JP6123276B2 (ja) | 情報処理装置、およびプログラム | |
| US9071718B2 (en) | Information processing apparatus, image forming apparatus, non-transitory computer readable medium storing program, and information processing method | |
| JP2008022525A (ja) | 通信システム、端末装置及びその制御方法 | |
| JP6590722B2 (ja) | 電子機器、その制御方法及びプログラム | |
| US11095778B2 (en) | Storing and outputting log for failure analysis in image forming apparatus equipped with SATA system, control method therefor, and storage medium | |
| US10747483B2 (en) | Image forming apparatus that updates firmware | |
| JP5840586B2 (ja) | 省電力システム及び画像形成装置 | |
| JP5476913B2 (ja) | 情報処理装置 | |
| CN107678681B (zh) | 信息处理系统、信息处理系统中的方法以及存储介质 | |
| JP2007328425A (ja) | 制御装置及び画像形成装置 | |
| JP2021089607A (ja) | 情報処理装置 | |
| JP2006338232A (ja) | 通信システム | |
| JP2006018586A (ja) | 代行印刷機能を備える情報処理装置及び印刷制御方法及びプログラム並びに記憶媒体 | |
| JP2019101972A (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
| JP6415633B2 (ja) | 情報処理装置及びその制御方法 | |
| JP6699428B2 (ja) | 電子装置および画像処理装置 | |
| JP2023124089A (ja) | 情報処理装置 | |
| JP2022170433A (ja) | 情報処理装置、その制御方法、及びプログラム | |
| JP2022108624A (ja) | 情報処理装置、その制御方法、及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5542787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |