DE102009002281A1

DE102009002281A1 - Verfahren zur Anbindung von Slave-Karten an ein Bus-System

Info

Publication number: DE102009002281A1
Application number: DE102009002281A
Authority: DE
Inventors: Paul Mohr
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2009-04-08
Filing date: 2009-04-08
Publication date: 2010-10-14
Also published as: WO2010115948A1; JP2012523054A; CA2758102A1; CN102378972A; EP2417532A1; US20120079152A1

Abstract

Es werden ein Verfahren zur Anbindung von Slave-Karten (20) an ein erstes Bussystem (30) und eine Anordnung (18) zur Durchführung des Verfahrens vorgestellt. Bei dem Verfahren werden Signale von den Slave-Karten (20) über das erste Bussystem (30) an eine CPU (28) übergeben, wobei jeder Slave-Karte (20) ein Master (22) zugeordnet wird und eine Übertragung der Signale von jeder Slave-Karte (20) über den zugeordneten Master (22) erfolgt.

Description

Die Erfindung betrifft ein Verfahren zur Anbindung von Slave-Karten an ein Bus-System, eine Anordnung zur Durchführung des Verfahrens sowie ein Computerprogramm und ein Computerprogrammprodukt.
Stand der Technik
Zur Übertragung von Signalen in Übertragungsanordnungen werden Teilnehmer in dieser Anordnung in der Regel nach einer vorgegebenen Hierarchie in Slaves und üblicherweise einen Master unterteilt. Mit dem Begriff Master/Slave (Herr/Sklave) ist somit eine Form einer hierarchischen Verwaltung bezeichnet.
Die Druckschrift US 6 189 061 B1 beschreibt beispielsweise ein Multimaster-Bussystem mit einem Bus und einer Mehrzahl an Buseinrichtungen, die mit dem Bus gekoppelt sind. Weiterhin sind eine Speichersteuerung zum Steuern des Datenaustauschs über den Bus und ein Zuteiler zur Durchführung einer Buszuteilung vorgesehen.
Bei vielen Anwendungen sind die Slaves über einen VME-Bus (VME: Versa Module Eurocard) mit dem Master verbunden. Damit ist ein Multi-User-Bus bezeichnet, der insbesondere bei der Prozesssteuerung zum Einsatz kommt. Der VME-Bus zeichnet sich dadurch aus, dass ein VME-Master mit mehreren VME-Slaves kommuniziert. Der VME-Master kann dann die Signale bzw. Daten der Slaves an eine übergeordnete CPU weitergeben
VME-Bus-Systeme werden in vielen Anordnungen eingesetzt, um Signal-Eingabe-(Input-) und Ausgabe-(Output-)Karten mit einer übergeordneten CPU zu verbinden. Der VME-Master kommuniziert dabei sequentiell mit den VME- Slaves. Hierbei ist die Bus-Kommunikation asynchron ausgelegt. Dies bedeutet, dass das Senden der Signale bzw. Daten über ein Handshake-Verfahren abgewickelt wird. In einigen Fällen übernimmt die CPU des VME-Masters u. a. Kontroll- und Steuerungsaufgaben. Es kommt jedoch häufig vor, dass der VME-Master als Bindeglied zwischen den VME-Slaves und einer übergeordneten CPU dient.
Nachteile der bekannten Vorgehensweise sind die geringe Datenübertragungsrate, die hohe Latenzzeit und die Migrationsfähigkeit von im Feld befindlichen VME-Slaves.
Die sequentielle Kommunikation zwischen dem VME-Master und VME-Slave begrenzt die Menge an Daten, die über den VME-Bus kommuniziert werden kann. Dies bedingt die geringe Datenübertragungsrate, die den aktuellen Marktanforderungen nicht gerecht wird, da deutlich höhere Datenübertragungsraten benötigt werden.
Aus Sicht einer übergeordneten CPU ist die Latenzzeit sehr hoch, um Informationen an den VME-Slave zu schicken oder von dem VME-Slave Informationen zu erhalten. Auch in diesem Punkt sind die Marktanforderungen deutlich über dem, was von einer seriellen VME-Master-Slave-Kommunikation geleistet werden kann.
Der VXS-Standard stellt ein serielles Schaltkonzept für den VME-Bus dar. Dabei ist zu beachten, dass der VXS-Standard (VXS: VME Extension for Serial Switching) ein neues Leiterplattendesign und somit eine erhebliche Produktänderung voraussetzt, um damit die genannten Nachteile zu beseitigen. Bestehende im Feld befindliche VME-Slaves sind damit hinsichtlich der Datenübertragungsrate und Latenzzeit nicht zu verbessern.
Zur Vermeidung der genannten Nachteile wurde der VXS.4-Standard entwickelt, der VME mit PCI-Express verbindet. Hierbei wird ein weiterer Stecker an ein VME-Board angebracht und über diesen werden die schnellen seriellen Signale wie PCI-Express übertragen.
Offenbarung der Erfindung
Das beschriebene Verfahren dient zur Anbindung von Slave-Karten an ein erstes Bus-System, bei dem Signale von den Slave-Karten über das erste Bus-System an eine CPU übergeben werden, wobei jedem Slave ein Master zugeordnet wird und eine Übertragung der Signale, insbesondere über ein zweites Bus-System, von jeder Slave-Karte über den zugeordneten Master erfolgt.
Das vorgestellte Verfahren sieht somit vor, dass bestehende im Feld befindliche Slave-Karten, wie bspw. VME-Slaves, durch eine Parallelisierung der Kommunikation bezüglich Datenübertragungsrate und Latenzzeit verbessert werden können.
Dabei wird jedem Slave ein Master zugeordnet. Folglich wird eine Punkt-zu-Punktverbindung zwischen Mastern und Slaves aufgebaut.
In Ausgestaltung des Verfahrens wird als erstes Bus-System ein PCI-Express-Bus-System eingesetzt. PCI-Express (Peripheral Component Interconnect Express: PCIe) ist ein Erweiterungsstandard zur Verbindung von Peripheriegeräten mit dem Chipsatz einer CPU.
Weiterhin kann vorgesehen sein, dass die Übertragung der Signale von den Slave-Karten zu den jeweiligen Mastern über ein zweites Bus-System erfolgt. Als zweites Bus-System wird typisch ein VME-Bus-System eingesetzt.
In einer Ausführung werden die Signale der Slave-Karten an einen FPGA (Field Programmable Gate Array) geführt, in dem die Master implementiert sind. Dabei ist es auch möglich, mehrere Slaves, typischerweise VME-Slaves, mit einem FPGA zu verbinden. In dem FPGA werden dann so viele Master-Instanzen, typischerweise VME-Master-Instanzen, angelegt, wie Slaves (VME-Slaves) verbunden sind. In dem FPGA können dann die Daten von den VME-Mastern zu dem PCI-Express-Bus übertragen werden. Da der Datentransfer innerhalb des FPGA stattfindet, kann dieser optimal und effizient ausgelegt werden.
Eine weitere Ausführung sieht vor, dass das erste Bus-System über mehrere Knoten verfügt und Signale von den mehreren Knoten an einen zentralen Schalter übertragen werden. Auf diese Weise wird eine Kaskadierung vorgenommen.
Die beschriebene elektronische Anordnung zur Anbindung von Slave-Karten an ein erstes Bus-System dient insbesondere zur Durchführung eines Verfahrens der vorstehend beschriebenen Art und ist dazu ausgelegt, Signale von den Slave-Karten über das erste Bus-System an eine CPU zu übergeben, wobei jedem Slave ein Master zugeordnet ist, und eine Übertragung der Signale von jeder Slave-Karte über den zugeordneten Master erfolgt.
Als erstes Bus-System wird bspw. ein PCI-Express-Bus-System eingesetzt. Die Übertragung der Signale von den Slave-Karten zu den jeweiligen Mastern erfolgt regelmäßig über ein zweites Bus-System, wie bspw. ein VME-Bus-System.
In Ausgestaltung sind die Master in einem FPGA implementiert. In diesem Fall werden die Signale der Slaves an den FPGA geführt.
Das vorgestellte Computerprogramm umfasst Programmcodemittel, um alle Schritte eines vorstehend erörterten Verfahrens durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit, insbesondere in einer beschriebenen Anordnung, ausgeführt wird.
Das Computerprogrammprodukt weist diese Programmcodemittel auf, die auf einem computerlesbaren Datenträger gespeichert sind.
Die vorliegende Erfindung stellt somit, zumindest in einigen der Ausführungen, eine Möglichkeit dar, eine Daten-Kommunikation zwischen VME-Slaves zu einer übergeordneten CPU in paralleler Art und Weise durchzuführen. Hierbei wird jedem VME-Slave ein eigener VME-Master zugeordnet. Die Daten von den VME-Mastern können dann über PCI-Express-Signale an die übergeordnete CPU übertragen werden. Hierbei dient der VME-Master als Bindeglied zwischen den VME-Slaves und einer übergeordneten CPU.
Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung. Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinatio nen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
Kurze Beschreibung der Zeichnungen
1 zeigt einen herkömmlichen VME-Bus-Aufbau in einer schematischen Darstellung.
2 zeigt die Anbindung von Slave-Karten gemäß einer Ausführung der Erfindung in einer schematischen Darstellung.
3 zeigt in einer schematischen Darstellung den Aufbau einer Rückplatte für VME-Slaves.
4 zeigt in perspektivischer Ansicht VXS-Leiterplatten.
Ausführungsformen der Erfindung
Die Erfindung ist anhand von Ausführungsformen in den Zeichnungen schematisch dargestellt und wird nachfolgend unter Bezugnahme auf die Zeichnungen ausführlich beschrieben.
In 1 ist ein herkömmlicher VME-Bus-Aufbau wiedergegeben. Die Darstellung zeigt einen VME-Bus 10, an den eine Reihe von VME-Slave-Karten 12 angeschlossen sind. Weiterhin ist der VME-Bus 10 mit einem VME-Master 14 gekoppelt. Der VME-Master 14 stellt die Brücke zwischen dem VME-Bus 10 und einem weitern Bus 16, bspw. Ethernet, dar. Über diesen weiteren Bus 16 ist der VME-Master 14 mit einer CPU 17 verbunden.
Die Nachteile des dargestellten herkömmlichen Aufbaus sind die geringe Datenübertragungsrate, die hohe Latenzzeit sowie die Migrationsfähigkeit der im Feld befindlichen VME-Slave-Karten 12.
2 zeigt eine Ausführung der erfindungsgemäßen Anordnung 18 zur Verdeutlichung der erfindungsgemäßen Vorgehensweise. Die Darstellung zeigt eine Anzahl von Slave-Karten 20, wobei jeder dieser Slave-Karten 20 genau ein Mas ter 22 eindeutig zugeordnet ist. Weiterhin sind drei Knoten 24, in diesem Fall PCI-Express-Knoten, zu erkennen, die jeweils drei Mastern 22 zugeordnet sind. Diese Knoten 24 sind wiederum mit einem zentralen Schalter 26 verbunden, der in diesem Fall als PCI-Express-Switch ausgebildet ist. Der Schalter 26 gibt die Signale an eine CPU 28 weiter.
Die dargestellte Anordnung 18 umfasst zwei Bus-Systeme, nämlich ein erstes Bus-System 30, in diesem Fall ein PCI-Express-Bus-System, und ein zweites Bus-System 32, in diesem Fall ein VME-Bus-System. Das zweite Bus-System 32 verbindet die Slave-Karten 20 mit den zugeordneten Mastern 22. Das erste Bus-System 30 verbindet die Master 22 über die Knoten 24 und den Schalter 26 mit der CPU 28. Die Master 22 stellen eine Brücke zwischen dem ersten Bus-System 30 und dem zweiten Bus-System 32 dar. Weiterhin ist die Kaskadierung des ersten Bus-Systems 30 mit mehreren Knoten 24 und einem Schalter 26 zu erkennen.
2 zeigt deutlich, dass jeder Slave-Karte 20 ein Master 22 zugeordnet ist. Es wird somit eine Punkt-zu-Punkt-Kommunikation zwischen Slaves 20 und Mastern 22 verwirklicht. Durch Parallelisierung der Kommunikation ist die Anordnung 18 hinsichtlich Datenübertragungsrate und Latenzzeit gegenüber bekannten Anordnungen erheblich verbessert.
3 zeigt in einer schematischen Darstellung einen möglichen Aufbau einer Rückplatte bzw. Backplane 40 für VME-Slaves. Die Darstellung zeigt eine CPU 42, einen PCI-Express-Switch 44 und drei FPGAs 46. Bei dieser Ausführung sind die VME-Slaves mit je einem VME-Master-FPGA verbunden, d. h. die Master sind in den gezeigten FPGAs 46 implementiert. Die FPGAs 46 sitzen dabei auf der Rückseite der Rückplatte 40. Es werden immer jeweils die Signale von drei VME-Slave-Karten an einen der FPGAs 46 geführt. Die PCI-Express-Signale der einzelnen FPGAs 46 werden auf den zentralen PCI-Express-Switch 44 geführt. Dieser Switch 44 ist wiederum mit der übergeordneten CPU verbunden.
In 4 ist eine VXS-Leiterplatte bzw. ein VXS-Board 50 in zwei Ansichten wiedergegeben. Die Leiterplatte 50 verfügt dabei über drei Stecker, nämlich Stecker P0 (Bezugsziffer 52), Stecker P1 (Bezugsziffer 54) und Stecker P2 (Bezugsziffer 56). Die Stecker P1 54 und P2 56 sind für die Anbindung an den VME- Bus und der Stecker P0 52 für die schnellen seriellen Signale, wie bspw. PCI-Express, vorgesehen. Der neue Standard ist vornehmlich für VME-Karten mit sechs Höheneinheiten anwendbar. Bei Karten mit drei Höheneinheiten fehlt ggf. der Platz für den Stecker P0 52. Dieser Stecker P0 52 wird jedoch bei der vorliegenden Erfindung nicht benötigt. Die Signale der VME-Slave-Karten werden über die vorhandenen VME-Stecker P1 54 und P2 56 geführt.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- US 6189061 B1 [0003]

Claims

Verfahren zur Anbindung von Slave-Karten (20) an ein erstes Bus-System (30), bei dem Signale von den Slave-Karten (20) über das erste Bus-System (30) an eine CPU (28, 42) übergeben werden, wobei jeder Slave-Karte (20) ein Master zugeordnet wird und eine Übertragung der Signale über ein zweites Bus-System von jeder Slave-Karte (20) über den zugeordneten Master erfolgt.
Verfahren nach Anspruch 1, bei dem als erstes Bus-System (30) ein PCI-Express-Bus-System eingesetzt wird.
Verfahren nach Anspruch 1 oder 2, bei dem die Übertragung der Signale von den Slave-Karten (20) zu den jeweiligen Mastern (22) über ein zweites Bus-System (32) erfolgt.
Verfahren nach Anspruch 3, bei dem als zweites Bus-System (32) ein VME-Bus-System eingesetzt wird.
Verfahren nach Anspruch 1 oder 2, bei dem die Signale der Slave-Karten (20) an einen FPGA (46) geführt werden, in dem die Master (22) implementiert sind.
Verfahren nach einem der Ansprüche 1 bis 5, bei dem das erste Bus-System (30) über mehrere Knoten (24) verfügt und Signale von den mehreren Knoten (24) an einen zentralen Schalter (26) übertragen werden.
Elektronische Anordnung zur Anbindung von Slave-Karten (20) an ein erstes Bus-System (30), insbesondere zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 6, das dazu ausgelegt ist, Signale von den Slave-Karten (20) über das erste Bus-System (30) an eine CPU (28, 42) zu übergeben, wobei jeder Slave-Karte (20) ein Master (22) zugeordnet ist, und eine Übertragung der Signale von jeder Slave-Karte (20) über den zugeordneten Master (22) erfolgt.
Elektronische Anordnung nach Anspruch 7, bei der die Master (22) in einem FPGA (46) implementiert sind.
Computerprogramm mit Programmcodemitteln, um alle Schritte eines Verfahrens nach einem der Ansprüche 1 bis 6 durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit, insbesondere in einer Anordnung (18) nach Anspruch 7 oder 8, ausgeführt wird.
Computerprogrammprodukt mit Programmcodemitteln, die auf einem computerlesbaren Datenträger gespeichert sind, um alle Schritte eines Verfahrens nach einem der Ansprüche 1 bis 6 durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit, insbesondere in einer Anordnung (18) nach Anspruch 7 oder 8, ausgeführt wird.