DE102009002281A1 - Verfahren zur Anbindung von Slave-Karten an ein Bus-System - Google Patents
Verfahren zur Anbindung von Slave-Karten an ein Bus-System Download PDFInfo
- Publication number
- DE102009002281A1 DE102009002281A1 DE102009002281A DE102009002281A DE102009002281A1 DE 102009002281 A1 DE102009002281 A1 DE 102009002281A1 DE 102009002281 A DE102009002281 A DE 102009002281A DE 102009002281 A DE102009002281 A DE 102009002281A DE 102009002281 A1 DE102009002281 A1 DE 102009002281A1
- Authority
- DE
- Germany
- Prior art keywords
- bus system
- vme
- slave
- signals
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 238000004590 computer program Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0044—Versatile modular eurobus [VME]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
Es werden ein Verfahren zur Anbindung von Slave-Karten (20) an ein erstes Bussystem (30) und eine Anordnung (18) zur Durchführung des Verfahrens vorgestellt. Bei dem Verfahren werden Signale von den Slave-Karten (20) über das erste Bussystem (30) an eine CPU (28) übergeben, wobei jeder Slave-Karte (20) ein Master (22) zugeordnet wird und eine Übertragung der Signale von jeder Slave-Karte (20) über den zugeordneten Master (22) erfolgt.
Description
- Die Erfindung betrifft ein Verfahren zur Anbindung von Slave-Karten an ein Bus-System, eine Anordnung zur Durchführung des Verfahrens sowie ein Computerprogramm und ein Computerprogrammprodukt.
- Stand der Technik
- Zur Übertragung von Signalen in Übertragungsanordnungen werden Teilnehmer in dieser Anordnung in der Regel nach einer vorgegebenen Hierarchie in Slaves und üblicherweise einen Master unterteilt. Mit dem Begriff Master/Slave (Herr/Sklave) ist somit eine Form einer hierarchischen Verwaltung bezeichnet.
- Die Druckschrift
US 6 189 061 B1 beschreibt beispielsweise ein Multimaster-Bussystem mit einem Bus und einer Mehrzahl an Buseinrichtungen, die mit dem Bus gekoppelt sind. Weiterhin sind eine Speichersteuerung zum Steuern des Datenaustauschs über den Bus und ein Zuteiler zur Durchführung einer Buszuteilung vorgesehen. - Bei vielen Anwendungen sind die Slaves über einen VME-Bus (VME: Versa Module Eurocard) mit dem Master verbunden. Damit ist ein Multi-User-Bus bezeichnet, der insbesondere bei der Prozesssteuerung zum Einsatz kommt. Der VME-Bus zeichnet sich dadurch aus, dass ein VME-Master mit mehreren VME-Slaves kommuniziert. Der VME-Master kann dann die Signale bzw. Daten der Slaves an eine übergeordnete CPU weitergeben
- VME-Bus-Systeme werden in vielen Anordnungen eingesetzt, um Signal-Eingabe-(Input-) und Ausgabe-(Output-)Karten mit einer übergeordneten CPU zu verbinden. Der VME-Master kommuniziert dabei sequentiell mit den VME- Slaves. Hierbei ist die Bus-Kommunikation asynchron ausgelegt. Dies bedeutet, dass das Senden der Signale bzw. Daten über ein Handshake-Verfahren abgewickelt wird. In einigen Fällen übernimmt die CPU des VME-Masters u. a. Kontroll- und Steuerungsaufgaben. Es kommt jedoch häufig vor, dass der VME-Master als Bindeglied zwischen den VME-Slaves und einer übergeordneten CPU dient.
- Nachteile der bekannten Vorgehensweise sind die geringe Datenübertragungsrate, die hohe Latenzzeit und die Migrationsfähigkeit von im Feld befindlichen VME-Slaves.
- Die sequentielle Kommunikation zwischen dem VME-Master und VME-Slave begrenzt die Menge an Daten, die über den VME-Bus kommuniziert werden kann. Dies bedingt die geringe Datenübertragungsrate, die den aktuellen Marktanforderungen nicht gerecht wird, da deutlich höhere Datenübertragungsraten benötigt werden.
- Aus Sicht einer übergeordneten CPU ist die Latenzzeit sehr hoch, um Informationen an den VME-Slave zu schicken oder von dem VME-Slave Informationen zu erhalten. Auch in diesem Punkt sind die Marktanforderungen deutlich über dem, was von einer seriellen VME-Master-Slave-Kommunikation geleistet werden kann.
- Der VXS-Standard stellt ein serielles Schaltkonzept für den VME-Bus dar. Dabei ist zu beachten, dass der VXS-Standard (VXS: VME Extension for Serial Switching) ein neues Leiterplattendesign und somit eine erhebliche Produktänderung voraussetzt, um damit die genannten Nachteile zu beseitigen. Bestehende im Feld befindliche VME-Slaves sind damit hinsichtlich der Datenübertragungsrate und Latenzzeit nicht zu verbessern.
- Zur Vermeidung der genannten Nachteile wurde der VXS.4-Standard entwickelt, der VME mit PCI-Express verbindet. Hierbei wird ein weiterer Stecker an ein VME-Board angebracht und über diesen werden die schnellen seriellen Signale wie PCI-Express übertragen.
- Offenbarung der Erfindung
- Das beschriebene Verfahren dient zur Anbindung von Slave-Karten an ein erstes Bus-System, bei dem Signale von den Slave-Karten über das erste Bus-System an eine CPU übergeben werden, wobei jedem Slave ein Master zugeordnet wird und eine Übertragung der Signale, insbesondere über ein zweites Bus-System, von jeder Slave-Karte über den zugeordneten Master erfolgt.
- Das vorgestellte Verfahren sieht somit vor, dass bestehende im Feld befindliche Slave-Karten, wie bspw. VME-Slaves, durch eine Parallelisierung der Kommunikation bezüglich Datenübertragungsrate und Latenzzeit verbessert werden können.
- Dabei wird jedem Slave ein Master zugeordnet. Folglich wird eine Punkt-zu-Punktverbindung zwischen Mastern und Slaves aufgebaut.
- In Ausgestaltung des Verfahrens wird als erstes Bus-System ein PCI-Express-Bus-System eingesetzt. PCI-Express (Peripheral Component Interconnect Express: PCIe) ist ein Erweiterungsstandard zur Verbindung von Peripheriegeräten mit dem Chipsatz einer CPU.
- Weiterhin kann vorgesehen sein, dass die Übertragung der Signale von den Slave-Karten zu den jeweiligen Mastern über ein zweites Bus-System erfolgt. Als zweites Bus-System wird typisch ein VME-Bus-System eingesetzt.
- In einer Ausführung werden die Signale der Slave-Karten an einen FPGA (Field Programmable Gate Array) geführt, in dem die Master implementiert sind. Dabei ist es auch möglich, mehrere Slaves, typischerweise VME-Slaves, mit einem FPGA zu verbinden. In dem FPGA werden dann so viele Master-Instanzen, typischerweise VME-Master-Instanzen, angelegt, wie Slaves (VME-Slaves) verbunden sind. In dem FPGA können dann die Daten von den VME-Mastern zu dem PCI-Express-Bus übertragen werden. Da der Datentransfer innerhalb des FPGA stattfindet, kann dieser optimal und effizient ausgelegt werden.
- Eine weitere Ausführung sieht vor, dass das erste Bus-System über mehrere Knoten verfügt und Signale von den mehreren Knoten an einen zentralen Schalter übertragen werden. Auf diese Weise wird eine Kaskadierung vorgenommen.
- Die beschriebene elektronische Anordnung zur Anbindung von Slave-Karten an ein erstes Bus-System dient insbesondere zur Durchführung eines Verfahrens der vorstehend beschriebenen Art und ist dazu ausgelegt, Signale von den Slave-Karten über das erste Bus-System an eine CPU zu übergeben, wobei jedem Slave ein Master zugeordnet ist, und eine Übertragung der Signale von jeder Slave-Karte über den zugeordneten Master erfolgt.
- Als erstes Bus-System wird bspw. ein PCI-Express-Bus-System eingesetzt. Die Übertragung der Signale von den Slave-Karten zu den jeweiligen Mastern erfolgt regelmäßig über ein zweites Bus-System, wie bspw. ein VME-Bus-System.
- In Ausgestaltung sind die Master in einem FPGA implementiert. In diesem Fall werden die Signale der Slaves an den FPGA geführt.
- Das vorgestellte Computerprogramm umfasst Programmcodemittel, um alle Schritte eines vorstehend erörterten Verfahrens durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit, insbesondere in einer beschriebenen Anordnung, ausgeführt wird.
- Das Computerprogrammprodukt weist diese Programmcodemittel auf, die auf einem computerlesbaren Datenträger gespeichert sind.
- Die vorliegende Erfindung stellt somit, zumindest in einigen der Ausführungen, eine Möglichkeit dar, eine Daten-Kommunikation zwischen VME-Slaves zu einer übergeordneten CPU in paralleler Art und Weise durchzuführen. Hierbei wird jedem VME-Slave ein eigener VME-Master zugeordnet. Die Daten von den VME-Mastern können dann über PCI-Express-Signale an die übergeordnete CPU übertragen werden. Hierbei dient der VME-Master als Bindeglied zwischen den VME-Slaves und einer übergeordneten CPU.
- Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung. Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinatio nen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
- Kurze Beschreibung der Zeichnungen
-
1 zeigt einen herkömmlichen VME-Bus-Aufbau in einer schematischen Darstellung. -
2 zeigt die Anbindung von Slave-Karten gemäß einer Ausführung der Erfindung in einer schematischen Darstellung. -
3 zeigt in einer schematischen Darstellung den Aufbau einer Rückplatte für VME-Slaves. -
4 zeigt in perspektivischer Ansicht VXS-Leiterplatten. - Ausführungsformen der Erfindung
- Die Erfindung ist anhand von Ausführungsformen in den Zeichnungen schematisch dargestellt und wird nachfolgend unter Bezugnahme auf die Zeichnungen ausführlich beschrieben.
- In
1 ist ein herkömmlicher VME-Bus-Aufbau wiedergegeben. Die Darstellung zeigt einen VME-Bus10 , an den eine Reihe von VME-Slave-Karten12 angeschlossen sind. Weiterhin ist der VME-Bus10 mit einem VME-Master14 gekoppelt. Der VME-Master14 stellt die Brücke zwischen dem VME-Bus10 und einem weitern Bus16 , bspw. Ethernet, dar. Über diesen weiteren Bus16 ist der VME-Master14 mit einer CPU17 verbunden. - Die Nachteile des dargestellten herkömmlichen Aufbaus sind die geringe Datenübertragungsrate, die hohe Latenzzeit sowie die Migrationsfähigkeit der im Feld befindlichen VME-Slave-Karten
12 . -
2 zeigt eine Ausführung der erfindungsgemäßen Anordnung18 zur Verdeutlichung der erfindungsgemäßen Vorgehensweise. Die Darstellung zeigt eine Anzahl von Slave-Karten20 , wobei jeder dieser Slave-Karten20 genau ein Mas ter22 eindeutig zugeordnet ist. Weiterhin sind drei Knoten24 , in diesem Fall PCI-Express-Knoten, zu erkennen, die jeweils drei Mastern22 zugeordnet sind. Diese Knoten24 sind wiederum mit einem zentralen Schalter26 verbunden, der in diesem Fall als PCI-Express-Switch ausgebildet ist. Der Schalter26 gibt die Signale an eine CPU28 weiter. - Die dargestellte Anordnung
18 umfasst zwei Bus-Systeme, nämlich ein erstes Bus-System30 , in diesem Fall ein PCI-Express-Bus-System, und ein zweites Bus-System32 , in diesem Fall ein VME-Bus-System. Das zweite Bus-System32 verbindet die Slave-Karten20 mit den zugeordneten Mastern22 . Das erste Bus-System30 verbindet die Master22 über die Knoten24 und den Schalter26 mit der CPU28 . Die Master22 stellen eine Brücke zwischen dem ersten Bus-System30 und dem zweiten Bus-System32 dar. Weiterhin ist die Kaskadierung des ersten Bus-Systems30 mit mehreren Knoten24 und einem Schalter26 zu erkennen. -
2 zeigt deutlich, dass jeder Slave-Karte20 ein Master22 zugeordnet ist. Es wird somit eine Punkt-zu-Punkt-Kommunikation zwischen Slaves20 und Mastern22 verwirklicht. Durch Parallelisierung der Kommunikation ist die Anordnung18 hinsichtlich Datenübertragungsrate und Latenzzeit gegenüber bekannten Anordnungen erheblich verbessert. -
3 zeigt in einer schematischen Darstellung einen möglichen Aufbau einer Rückplatte bzw. Backplane40 für VME-Slaves. Die Darstellung zeigt eine CPU42 , einen PCI-Express-Switch44 und drei FPGAs46 . Bei dieser Ausführung sind die VME-Slaves mit je einem VME-Master-FPGA verbunden, d. h. die Master sind in den gezeigten FPGAs46 implementiert. Die FPGAs46 sitzen dabei auf der Rückseite der Rückplatte40 . Es werden immer jeweils die Signale von drei VME-Slave-Karten an einen der FPGAs46 geführt. Die PCI-Express-Signale der einzelnen FPGAs46 werden auf den zentralen PCI-Express-Switch44 geführt. Dieser Switch44 ist wiederum mit der übergeordneten CPU verbunden. - In
4 ist eine VXS-Leiterplatte bzw. ein VXS-Board50 in zwei Ansichten wiedergegeben. Die Leiterplatte50 verfügt dabei über drei Stecker, nämlich Stecker P0 (Bezugsziffer52 ), Stecker P1 (Bezugsziffer54 ) und Stecker P2 (Bezugsziffer56 ). Die Stecker P154 und P256 sind für die Anbindung an den VME- Bus und der Stecker P052 für die schnellen seriellen Signale, wie bspw. PCI-Express, vorgesehen. Der neue Standard ist vornehmlich für VME-Karten mit sechs Höheneinheiten anwendbar. Bei Karten mit drei Höheneinheiten fehlt ggf. der Platz für den Stecker P052 . Dieser Stecker P052 wird jedoch bei der vorliegenden Erfindung nicht benötigt. Die Signale der VME-Slave-Karten werden über die vorhandenen VME-Stecker P154 und P256 geführt. - ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- - US 6189061 B1 [0003]
Claims (10)
- Verfahren zur Anbindung von Slave-Karten (
20 ) an ein erstes Bus-System (30 ), bei dem Signale von den Slave-Karten (20 ) über das erste Bus-System (30 ) an eine CPU (28 ,42 ) übergeben werden, wobei jeder Slave-Karte (20 ) ein Master zugeordnet wird und eine Übertragung der Signale über ein zweites Bus-System von jeder Slave-Karte (20 ) über den zugeordneten Master erfolgt. - Verfahren nach Anspruch 1, bei dem als erstes Bus-System (
30 ) ein PCI-Express-Bus-System eingesetzt wird. - Verfahren nach Anspruch 1 oder 2, bei dem die Übertragung der Signale von den Slave-Karten (
20 ) zu den jeweiligen Mastern (22 ) über ein zweites Bus-System (32 ) erfolgt. - Verfahren nach Anspruch 3, bei dem als zweites Bus-System (
32 ) ein VME-Bus-System eingesetzt wird. - Verfahren nach Anspruch 1 oder 2, bei dem die Signale der Slave-Karten (
20 ) an einen FPGA (46 ) geführt werden, in dem die Master (22 ) implementiert sind. - Verfahren nach einem der Ansprüche 1 bis 5, bei dem das erste Bus-System (
30 ) über mehrere Knoten (24 ) verfügt und Signale von den mehreren Knoten (24 ) an einen zentralen Schalter (26 ) übertragen werden. - Elektronische Anordnung zur Anbindung von Slave-Karten (
20 ) an ein erstes Bus-System (30 ), insbesondere zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 6, das dazu ausgelegt ist, Signale von den Slave-Karten (20 ) über das erste Bus-System (30 ) an eine CPU (28 ,42 ) zu übergeben, wobei jeder Slave-Karte (20 ) ein Master (22 ) zugeordnet ist, und eine Übertragung der Signale von jeder Slave-Karte (20 ) über den zugeordneten Master (22 ) erfolgt. - Elektronische Anordnung nach Anspruch 7, bei der die Master (
22 ) in einem FPGA (46 ) implementiert sind. - Computerprogramm mit Programmcodemitteln, um alle Schritte eines Verfahrens nach einem der Ansprüche 1 bis 6 durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit, insbesondere in einer Anordnung (
18 ) nach Anspruch 7 oder 8, ausgeführt wird. - Computerprogrammprodukt mit Programmcodemitteln, die auf einem computerlesbaren Datenträger gespeichert sind, um alle Schritte eines Verfahrens nach einem der Ansprüche 1 bis 6 durchzuführen, wenn das Computerprogramm auf einem Computer oder einer entsprechenden Recheneinheit, insbesondere in einer Anordnung (
18 ) nach Anspruch 7 oder 8, ausgeführt wird.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009002281A DE102009002281A1 (de) | 2009-04-08 | 2009-04-08 | Verfahren zur Anbindung von Slave-Karten an ein Bus-System |
PCT/EP2010/054625 WO2010115948A1 (de) | 2009-04-08 | 2010-04-08 | Verfahren zur anbindung von slave-karten an ein bus-system |
US13/259,844 US20120079152A1 (en) | 2009-04-08 | 2010-04-08 | Method for connecting slave cards to a bus system |
CA2758102A CA2758102A1 (en) | 2009-04-08 | 2010-04-08 | Method for connecting slave cards to a bus system |
CN2010800145034A CN102378972A (zh) | 2009-04-08 | 2010-04-08 | 用于将从卡连接到总线系统上的方法 |
EP10717078A EP2417532A1 (de) | 2009-04-08 | 2010-04-08 | Verfahren zur anbindung von slave-karten an ein bus-system |
JP2012504015A JP2012523054A (ja) | 2009-04-08 | 2010-04-08 | スレーブカードをバスシステムに接続する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009002281A DE102009002281A1 (de) | 2009-04-08 | 2009-04-08 | Verfahren zur Anbindung von Slave-Karten an ein Bus-System |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102009002281A1 true DE102009002281A1 (de) | 2010-10-14 |
Family
ID=42272419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009002281A Withdrawn DE102009002281A1 (de) | 2009-04-08 | 2009-04-08 | Verfahren zur Anbindung von Slave-Karten an ein Bus-System |
Country Status (7)
Country | Link |
---|---|
US (1) | US20120079152A1 (de) |
EP (1) | EP2417532A1 (de) |
JP (1) | JP2012523054A (de) |
CN (1) | CN102378972A (de) |
CA (1) | CA2758102A1 (de) |
DE (1) | DE102009002281A1 (de) |
WO (1) | WO2010115948A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5542787B2 (ja) * | 2011-12-08 | 2014-07-09 | シャープ株式会社 | 画像形成装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6189061B1 (en) | 1999-02-01 | 2001-02-13 | Motorola, Inc. | Multi-master bus system performing atomic transactions and method of operating same |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5712986A (en) * | 1995-12-19 | 1998-01-27 | Ncr Corporation | Asynchronous PCI-to-PCI Bridge |
EP0887740A1 (de) * | 1997-06-19 | 1998-12-30 | Canon Kabushiki Kaisha | Vorrichtung und Verfahren zur Übertragung zwischen Rechnerbussen |
US6678773B2 (en) * | 2000-01-13 | 2004-01-13 | Motorola, Inc. | Bus protocol independent method and structure for managing transaction priority, ordering and deadlocks in a multi-processing system |
US6985991B2 (en) * | 2002-05-20 | 2006-01-10 | Motorola, Inc. | Bridge element enabled module and method |
US20040078506A1 (en) * | 2002-10-16 | 2004-04-22 | Henry Wong | VME multi-service platform system and method |
US20040233856A1 (en) * | 2003-05-20 | 2004-11-25 | Lanus Mark S. | Method of configuring a computer network having an N/2 slot switch module |
US20040236867A1 (en) * | 2003-05-20 | 2004-11-25 | Lanus Mark S. | Computer network having an N/2 slot switch module |
DE602005014753D1 (de) * | 2004-03-19 | 2009-07-16 | Nxp Bv | Simulationsschaltung für einen pci-express-endpunkt und signalabwärts-port für einen pci-express-schalter |
US7039749B2 (en) * | 2004-05-05 | 2006-05-02 | Motorola, Inc. | Method and apparatus for switching on a VXS payload module |
US7073009B2 (en) * | 2004-05-05 | 2006-07-04 | Motorola, Inc. | VXS payload module and method |
US7020727B2 (en) * | 2004-05-27 | 2006-03-28 | Motorola, Inc. | Full-span switched fabric carrier module and method |
US7155549B2 (en) * | 2004-07-26 | 2006-12-26 | Rush Malcolm J | VMEbus split-read transaction |
US7254659B2 (en) * | 2004-07-26 | 2007-08-07 | Motorola, Inc. | Method of VMEbus split-read transaction |
US20060059288A1 (en) * | 2004-08-12 | 2006-03-16 | Wolfe Sarah M | Reduced speed I/O from rear transition module |
US7120725B2 (en) * | 2004-11-23 | 2006-10-10 | Motorola, Inc. | Method of communicating a VMEbus signal over IP packet network |
US7620047B2 (en) * | 2004-11-23 | 2009-11-17 | Emerson Network Power - Embedded Computing, Inc. | Method of transporting a RapidIO packet over an IP packet network |
US20060112211A1 (en) * | 2004-11-23 | 2006-05-25 | Sandy Douglas L | Method of transporting a PCI express packet over a VMEbus network |
JP5032764B2 (ja) * | 2005-11-09 | 2012-09-26 | 株式会社日立ハイテクノロジーズ | 産業用装置の装置コントローラ |
US20070201059A1 (en) * | 2006-02-28 | 2007-08-30 | Radzykewycz Tim O | Method and system for automatically configuring a device driver |
JP2007310657A (ja) * | 2006-05-18 | 2007-11-29 | Fuji Xerox Co Ltd | データ処理装置 |
US20070276982A1 (en) * | 2006-05-25 | 2007-11-29 | Denning Scott A | Third switch for vxs/vmebus compliant computing system |
JP5108578B2 (ja) * | 2007-05-14 | 2012-12-26 | 株式会社リコー | 画像処理コントローラ及び画像形成装置 |
-
2009
- 2009-04-08 DE DE102009002281A patent/DE102009002281A1/de not_active Withdrawn
-
2010
- 2010-04-08 EP EP10717078A patent/EP2417532A1/de not_active Withdrawn
- 2010-04-08 WO PCT/EP2010/054625 patent/WO2010115948A1/de active Application Filing
- 2010-04-08 CN CN2010800145034A patent/CN102378972A/zh active Pending
- 2010-04-08 JP JP2012504015A patent/JP2012523054A/ja active Pending
- 2010-04-08 US US13/259,844 patent/US20120079152A1/en not_active Abandoned
- 2010-04-08 CA CA2758102A patent/CA2758102A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6189061B1 (en) | 1999-02-01 | 2001-02-13 | Motorola, Inc. | Multi-master bus system performing atomic transactions and method of operating same |
Also Published As
Publication number | Publication date |
---|---|
WO2010115948A1 (de) | 2010-10-14 |
JP2012523054A (ja) | 2012-09-27 |
CA2758102A1 (en) | 2010-10-14 |
CN102378972A (zh) | 2012-03-14 |
EP2417532A1 (de) | 2012-02-15 |
US20120079152A1 (en) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102010049534B4 (de) | Kopplungseinheiten, System mit einer Kopplungseinheit und Verfahren zur Anwendung in einem System mit einer Kopplungseinheit | |
DE69725519T2 (de) | Verbindung eines Doppelspannungsmoduls | |
DE102009054155A1 (de) | Ein- und/oder Ausgabe-Sicherheitsmodul für ein Automatisierungsgerät | |
DE102016000126B4 (de) | Serielles Bussystem mit Koppelmodulen | |
DE102011004358B3 (de) | Verfahren zum Übertragen von Daten über einen synchronen seriellen Datenbus | |
DE102009002281A1 (de) | Verfahren zur Anbindung von Slave-Karten an ein Bus-System | |
DE102008033452B4 (de) | Leiterplattenanordnung und Computereinrichtung | |
DE102011107322A1 (de) | Kommunikationsschnittstellenmodul für ein Automatisierungssystem | |
EP3267271B1 (de) | Automatisierungssystem und verfahren zum betrieb | |
EP3564824B1 (de) | Schnittstellenanordnung auf einer systemplatine und computersystem | |
EP2249217A1 (de) | Automatisierungsgerät und Automatisierungssystem | |
DE4119584C2 (de) | ||
DE102016118329A1 (de) | Steuergerät eines Kraftfahrzeugs | |
DE10239846B4 (de) | Fail-Silent-Steuergerät | |
EP4312473B1 (de) | Modular aufgebautes automatisierungssystem | |
WO2019161820A1 (de) | Integrierte kommunikationseinheit | |
WO2013034473A1 (de) | Leiterplatte für ein computersystem und erweiterungskarte | |
EP2698677A1 (de) | Peripheriesystem | |
DE102007019047B4 (de) | Kommunikationsanordnung | |
DE102007019048A1 (de) | Modulare automatisierungstechnische Einrichtung | |
EP1076294B1 (de) | Rechnerbusbrücken | |
EP1607810A1 (de) | Wartungsfähige elektrische Anlage | |
EP1363197A2 (de) | System zur Datenübertragung zwischen Mikrocomputereinrichtungen | |
DE29603064U1 (de) | Modulares Baugruppensystem als Prozeßrechner Interface mit freier Busanpassung und Erweiterungsbus-Schnittstelle | |
DE69802206T2 (de) | Verbindungsschaltung für elektronische module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131101 |