JP5476913B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP5476913B2 JP5476913B2 JP2009236244A JP2009236244A JP5476913B2 JP 5476913 B2 JP5476913 B2 JP 5476913B2 JP 2009236244 A JP2009236244 A JP 2009236244A JP 2009236244 A JP2009236244 A JP 2009236244A JP 5476913 B2 JP5476913 B2 JP 5476913B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- board
- interrupt
- additional
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
Description
前記主基板に設けられ、第2のCPUが実装された増設CPU基板が接続可能な増設CPU基板用コネクタと、
前記主基板に設けられ、外部装置が接続される外部装置コネクタと、
前記増設CPU基板が前記増設CPU基板用コネクタに装着されたことを検出する検出部と、を備え、
前記主基板は、前記第1のCPUか前記第2のCPUかのいずれかを前記外部装置に接続するスイッチと、前記増設CPU基板が装着されたとき、前記スイッチを切り替えて前記第2のCPUを前記増設CPU基板用コネクタを介して前記外部装置に接続する構成切替部とを備え、
前記第1のCPUは、前記検出部により前記増設CPU基板が装着されたことが検出されたとき、前記外部装置に対する外部装置との信号制御を含むシステム制御の主体を自己から前記第2のCPUへ移すように制御する
ことを特徴とする情報処理装置。
付けた割り込みが実時間処理を要する割り込みかあるいは実時間処理を要さない割り込みかを判別する割り込み判別部を備え、前記第2のCPUは前記割り込み判別部が判別した結果に応じて基本ソフトの種類を切り替えて基本ソフトを実行することを特徴とする前記[1]に記載の情報処理装置。
図1は、本発明の第1の実施の形態に係る画像形成装置の概略の構成例を示す図である。
マザーボード10は、上記マザーボードCPU11、E−net用コネクタ12A及びUSB用コネクタ12Bと、マザーボードCPU11か増設CPU21のいずれかをコネクタ12A,12Bに接続する複数(ここでは2つ)のスイッチ13A,13Bと、スイッチ13A,13Bの切り替えを制御する構成切替部14Aと、マザーボードCPU11が実行するプログラムを記憶するROM(リード・オン・メモリ)15と、画像データ等を記憶するRAM(ランダム・アクセス・メモリ)16と、PCI−Express規格におけるエンドポイント(EP)17と、複数(例えば、2つ)の周辺回路18とを備える。
増設CPU基板20は、増設CPU21と、構成切替部22Aと、フラッシュROM、EPROM、EEPROM等のROM23と、RAM24とを備える。
図4は、増設CPU基板20の装着前のマザーボード10の動作を説明するための図である。図5は、画像形成装置1の動作例を示すフローチャートである。
増設CPU基板20が装着される前は(S1:No)、マザーボードCPU11への信号線140cの接続信号はハイレベルにある。また、スイッチ141は開状態にあり、マザーボード10がルート(root)として機能する。マザーボードCPU11は、図4に示すように、ROM15に書き込まれているプログラムA(図3参照)に従い、アービタ112、割り込みコントローラ113、PCI−Expressコントローラ115、及びCPUコア110を制御する(S2)。
スイッチ141が閉操作され、増設CPU基板20のコネクタ25がマザーボード10の増設CPU基板用コネクタ19に接続して増設CPU基板20がマザーボード10に装着されると(S1:Yes)、図3に示すように、マザーボードCPU11への信号線140cの接続信号がローレベルになり、マザーボードCPU11は、増設CPU基板20が装着されたことを検出する。
本発明の第2の実施の形態に係る画像形成装置は、構成切替部の構成が異なり、他は第1の実施の形態と同様に構成されている。
図7は、画像形成装置1の動作例を示すフローチャートである。
増設CPU20が装着される前の動作は、第1の実施の形態と同様に動作する。すなわち、増設CPU基板20が装着される前は(S21:No)、マザーボード10のCPLD142は、信号線140cの信号をローレベルにし、マザーボード10側がルート(root)として機能する。また、CPLD142は、信号線140dの接続信号をハイレベルにする。マザーボードCPU11は、図4に示すように、ROM15に書き込まれているプログラムA(図6参照)に従い、アービタ112、割り込みコントローラ113、PCI−Expressコントローラ115、及びCPUコア110を制御する(S22)。
ユーザは、増設CPU基板20のコネクタ25をマザーボード10の増設CPU基板用コネクタ19に接続して増設CPU基板20をマザーボード10に装着し(S21:Yes)、CPLDダウンロード開始ボタン144を押下すると(S13)、CPLD142のピンは、ハイレベルになり、マザーボード10をリセットする(S14)。
図8は、本発明の第3の実施の形態に係るマザーボード及び増設CPU基板の要部の構成例を示す図である。
マザーボード10のマザーボードCPU11への割り込み発生モジュールとしては、例えば、操作部3、画像入力部5、画像出力部6、ホットキー8、遠隔監視装置9等がある。
増設CPU基板20のROM23には、LINUX(登録商標)等のノンリアルタイム系OS230、OS共通の初期化カーネル231、VxWorks(登録商標)等のリアルタイム系OS232等が記憶されている。
マザーボードCPU11の割り込み判別部117は、割り込み発生モジュールからジェネラルブロック116a又はスキャン/プリントブロック116bを介して割り込みを受け付けると、その割り込みがINT割り込みかMSI割り込みかを判別し、INT割り込みならINT割り込みコントローラ216aに通知し、MSI割り込みならMSI割り込みコントローラ216bに通知する。CPUコア210は、INT割り込みコントローラ216aが受け付けたINT割り込みについては、リアルタイム系OSにより割り込み処理を行い、MSI割り込みコントローラ216bが受け付けたINT割り込みについては、ノンリアルタイム系OSにより割り込み処理を行う。例として、遠隔監視装置から画像データ転送時のパケット開始、終了割り込みはPCI Express転送のほうが高速なのでMSI割り込みを使用する。従ってリアルタイム系OSで処理を行う。一方、ユーザが認証行為を行う時などには大量のデータ転送ではなくユーザIDを認識するというだけで高速処理は必要ないのでノンリアルタイム系OSでの処理になる。
増設CPU基板において、ノンリアルタイム系OSが一括して全ての割り込み発生元からの割り込みを受け付ける構成の場合、自己への割り込みなのか、リアルタイム系OSへの割り込みなのかを判定し、リアルタイム系OSヘの割り込みと判定したときは、割り込み通知をリアルタイム系OSに対して行う比較例の場合、リアルタイム系OSに割り込み通知が到達するまで200ms程度を要する。第3の実施の形態によれば、リアルタイム系OSに割り込み通知が到達するまでの時間を比較例よりも短縮することができる。
なお、本発明は、上記各実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々な変形が可能である。例えば、上記各実施の形態では、本発明を画像形成装置に適用した場合ついて説明したが、パーソナルコンピュータ、携帯電話機等の情報処理装置に適用してもよい。
Claims (2)
- 第1のCPUが実装された主基板と、
前記主基板に設けられ、第2のCPUが実装された増設CPU基板が接続可能な増設CPU基板用コネクタと、
前記主基板に設けられ、外部装置が接続される外部装置コネクタと、
前記増設CPU基板が前記増設CPU基板用コネクタに装着されたことを検出する検出部と、を備え、
前記主基板は、前記第1のCPUか前記第2のCPUかのいずれかを前記外部装置に接続するスイッチと、前記増設CPU基板が装着されたとき、前記スイッチを切り替えて前記第2のCPUを前記増設CPU基板用コネクタを介して前記外部装置に接続する構成切替部とを備え、
前記第1のCPUは、前記検出部により前記増設CPU基板が装着されたことが検出されたとき、前記外部装置に対する外部装置との信号制御を含むシステム制御の主体を自己から前記第2のCPUへ移すように制御する
ことを特徴とする情報処理装置。 - 前記第2のCPUは、実時間による処理を行う基本ソフトと実時間によらない処理を行う基本ソフトとをそれぞれ実行し、前記主基板は、割り込み発生モジュールから受け付けた割り込みが実時間処理を要する割り込みかあるいは実時間処理を要さない割り込みかを判別する割り込み判別部を備え、前記第2のCPUは前記割り込み判別部が判別した結果に応じて基本ソフトの種類を切り替えて基本ソフトを実行することを特徴とする請求項1に記載の情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009236244A JP5476913B2 (ja) | 2009-10-13 | 2009-10-13 | 情報処理装置 |
US12/722,196 US8271712B2 (en) | 2009-10-13 | 2010-03-11 | Information processing apparatus, image forming apparatus and information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009236244A JP5476913B2 (ja) | 2009-10-13 | 2009-10-13 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086990A JP2011086990A (ja) | 2011-04-28 |
JP5476913B2 true JP5476913B2 (ja) | 2014-04-23 |
Family
ID=43855725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009236244A Active JP5476913B2 (ja) | 2009-10-13 | 2009-10-13 | 情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8271712B2 (ja) |
JP (1) | JP5476913B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020144527A (ja) | 2019-03-05 | 2020-09-10 | 富士ゼロックス株式会社 | 情報処理装置および半導体装置 |
WO2021066001A1 (ja) * | 2019-10-02 | 2021-04-08 | 三菱電機株式会社 | 情報処理装置及び通信切替方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4021242C2 (de) * | 1989-07-04 | 1996-10-17 | Ricoh Kk | Elektrofotografisches Druck- oder Kopiergerät mit austauschbarer Prozeßeinheit |
US5297272A (en) * | 1989-08-02 | 1994-03-22 | Advanced Logic Research, Inc. | Apparatus for automatically disabling and isolating a computer's original processor upon installation of a processor upgrade card |
WO1994000970A1 (en) * | 1992-06-29 | 1994-01-06 | Oakleigh Systems, Inc. | Modular notebook computer |
US5848250A (en) * | 1993-04-01 | 1998-12-08 | Packard Bell Nec | Processor upgrade system for a personal computer |
JP3148103B2 (ja) * | 1995-06-30 | 2001-03-19 | 株式会社東芝 | 画像形成装置 |
JP4349687B2 (ja) * | 1999-06-17 | 2009-10-21 | オムロン株式会社 | プログラマブル・コントローラ |
AUPS048202A0 (en) * | 2002-02-13 | 2002-03-07 | Silverbrook Research Pty. Ltd. | Methods and systems (ap78) |
AUPS048102A0 (en) * | 2002-02-13 | 2002-03-07 | Silverbrook Research Pty. Ltd. | Methods and systems (ap77) |
AUPS048302A0 (en) * | 2002-02-13 | 2002-03-07 | Silverbrook Research Pty. Ltd. | Methods and systems (ap79) |
JP2004220575A (ja) * | 2002-12-27 | 2004-08-05 | Ricoh Co Ltd | カード型メモリのインターフェース回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置 |
JP4707373B2 (ja) * | 2003-12-16 | 2011-06-22 | 株式会社リコー | 電子装置、電子装置の制御方法、プログラム、記録媒体、管理システム、および交換部材 |
JP4398386B2 (ja) | 2005-01-28 | 2010-01-13 | 富士通株式会社 | 複数の処理ノードをシリアルバスにより相互接続する装置 |
JP2007210144A (ja) * | 2006-02-08 | 2007-08-23 | Seiko Epson Corp | プリンタ |
JP2008059522A (ja) * | 2006-09-04 | 2008-03-13 | Canon Inc | 情報処理装置、情報処理モジュール、制御方法、及びプログラム |
JP2008102649A (ja) * | 2006-10-18 | 2008-05-01 | Meidensha Corp | プログラマブルコントローラの二重化システム |
-
2009
- 2009-10-13 JP JP2009236244A patent/JP5476913B2/ja active Active
-
2010
- 2010-03-11 US US12/722,196 patent/US8271712B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8271712B2 (en) | 2012-09-18 |
US20110087817A1 (en) | 2011-04-14 |
JP2011086990A (ja) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8638460B2 (en) | Data transfer device, image processing apparatus, and recording medium | |
EP1909474B1 (en) | Image processor and its control method | |
TWI677214B (zh) | 擴展塢裝置、電子裝置及mac位址複製方法 | |
JP2001256170A (ja) | 周辺装置及びプリンタ | |
JP7009270B2 (ja) | 情報処理装置及びプログラムの検証方法 | |
JP5476913B2 (ja) | 情報処理装置 | |
TW386215B (en) | Emulation system and information processor | |
JP2004287993A (ja) | システムバージョンの管理方法および装置並びに情報処理システム | |
JP5542787B2 (ja) | 画像形成装置 | |
JP5581906B2 (ja) | 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体 | |
CN110784614B (zh) | 用于更新固件的图像形成设备 | |
CN111831093A (zh) | 信息处理系统 | |
JP6808387B2 (ja) | 画像形成装置、画像形成装置の電力制御方法、およびプログラム | |
JP2004287483A (ja) | 情報処理システムのガイダンス提示方法および装置並びに情報処理システム | |
JP6460905B2 (ja) | 通信装置、制御方法、プログラム | |
JP2007080244A (ja) | データ転送装置及び画像形成装置 | |
JP5840586B2 (ja) | 省電力システム及び画像形成装置 | |
WO2012013140A1 (zh) | 图像形成控制卡及图像形成设备 | |
JP6344913B2 (ja) | 印刷装置、画像読取装置及びそれらの制御方法 | |
JP2020140523A (ja) | 情報処理装置、制御方法、及びプログラム | |
JP7523925B2 (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP4685547B2 (ja) | データ転送装置及び画像形成装置 | |
JP4561590B2 (ja) | 情報処理装置 | |
JP2017118420A (ja) | 情報処理装置、その制御方法、及びプログラム | |
KR20050102824A (ko) | Usb 접속제어버튼을 이용한 usb접속 제어장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5476913 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |