JP4561590B2 - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP4561590B2
JP4561590B2 JP2005306240A JP2005306240A JP4561590B2 JP 4561590 B2 JP4561590 B2 JP 4561590B2 JP 2005306240 A JP2005306240 A JP 2005306240A JP 2005306240 A JP2005306240 A JP 2005306240A JP 4561590 B2 JP4561590 B2 JP 4561590B2
Authority
JP
Japan
Prior art keywords
interface circuit
serial interface
data
circuit
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005306240A
Other languages
English (en)
Other versions
JP2007115052A (ja
Inventor
浩之 羽賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005306240A priority Critical patent/JP4561590B2/ja
Publication of JP2007115052A publication Critical patent/JP2007115052A/ja
Application granted granted Critical
Publication of JP4561590B2 publication Critical patent/JP4561590B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Facsimiles In General (AREA)

Description

本発明は、操作パネルを備えた情報処理装置に関する。
近年の複合機(マルチファンクションプリンタ)の中には、操作パネルとコントローラ(CPU,RAM,ROM等からなるユニット)との間の信号線の本数を減らすために、操作パネル,コントローラ間のコマンド/データの授受がシリアル通信により行われる構成を採用したものが、存在している。
そのような複合機に用いられているシリアル通信のための構成としては、図7に示したものと、図8に示したものとが、知られている。
すなわち、コントローラ側シリアルインタフェース回路のみがクロック信号(“CLK”)を生成・出力する機能を有し、コントローラ側シリアルインタフェース回路が、操作パネル側シリアルインタフェース回路からのデータ(“RXDATA”)を,自身が生成したクロック信号に同期して受信する構成(図7)と、コントローラ側シリアルインタフェース回路,操作パネル側シリアルインタフェース回路の双方がクロック信号(“TXCLK”,“RXCLK”)を生成・出力する機能を有し、コントローラ側シリアルインタフェース回路が、操作パネル側シリアルインタフェース回路からのデータ(“RXDATA”)を,操作パネル側シリアルインタフェース回路からのクロック信号(“RXCLK”)に同期して受信する構成(図8)とが、知られている。なお、シリアルインタフェース回路間にさらにREADY信号線が設けられている構成(例えば、特許文献1参照)も、知られている。
図7,8から明らかなように、図7の構成は、図8の構成よりも必要とされる信号線の数が少ないものとなっている。また、図7の構成は、一方のシリアルインタフェース回路(コントローラ側シリアルインタフェース回路)のみが,クロック信号を生成する機能を有していれば良い構成であるため、図8に示した構成よりも安価に実現できる構成となっている。
ただし、図7の構成は、“コントローラ側シリアルインタフェース回路から操作パネル側シリアルインタフェース回路へのクロック信号の伝播時間”+“操作パネル側シリアルインタフェース回路からコントローラ側シリアルインタフェース回路へのRXDATA信号の伝播時間”が、クロック信号の周期よりも十分に短くない場合には、コントローラ側シリアルインタフェース回路がデータを正確に受信できないものとなっている。
要するに、図7の構成は、操作パネル,コントローラ間の距離(2つのシリアルインタフェース回路間を接続する信号線の長さ)の増大に伴い、使用可能なクロック周波数の上限が下がっていくものとなっている。このため、図7の構成は、信号線の本数が少ない、低コストで実現できるといった利点があるものではあるが、図7の構成を採用して、コントローラと操作パネルとが比較的に離れた箇所に設けられている複合機を製造した場合には、操作パネルに設けられている画像表示用素子(通常、LCD)上の画像の更新速度が遅い複合機しか得ることが出来なかった。
特開平9−224109号公報
そこで、本発明の課題は、複合機のような、操作パネルを備えた情報処理装置であって、3種の信号線により操作パネルと制御部とが接続されているにも拘わらず、操作パネルに設けられている画像表示用素子上の画像の更新速度が早い情報処理装置を、提供することにある。
上記課題を解決するために、本発明の情報処理装置は、画像表示用素子、情報入力のためにユーザによって操作される幾つかの情報入力用素子、クロック信号線,データ受信用信号線及びデータ送信用信号線にて制御部と接続された回路であると共に、クロック信号線により送信されてくるクロック信号に同期した形でデータ受信用信号線にて送信されてくる画像データを受信して当該画像データに応じた画像表示を画像表示用素子に行わせる画像表示処理,クロック信号に同期した形で幾つかの情報入力用素子の状態を示す情報入力用素子状態情報をデータ送信用信号線にて送信する状態情報送信処理を実行する機能を有する回路であるシリアルインタフェース回路とを有する操作パネルと、クロック信号線,データ受信用信号線及びデータ送信用信号線にて操作パネルのシリアルインタフェース回路と通信する機能を有する、シリアルインタフェース回路に画像表示処理を行わせる場合には、シリアルインタフェース回路に対して第1のクロック信号及び画像データを送信し、シリアルインタフェース回路に状態情報送信処理を行わせる場合には、第1のクロック信号よりも周波数の低い第2のクロック信号をシリアルインタフェース回路に送信することにより、情報入力用素子状態情報をシリアルインタフェース回路から受信する制御部とを、備える。
すなわち、本発明の情報処理装置は、制御部から操作パネルへのデータ送信(転送)時には、操作パネル内のシリアルインタフェース回路に対して高周波数のクロック信号(第1のクロック信号)が供給され、操作パネルから制御部へのデータ送信時には、シリアルインタフェース回路に対して低周波数のクロック信号(第2のクロック信号)が供給される構成を有する。従って、この情報処理装置は、3種の信号線により操作パネルと制御部とが接続されているにも拘わらず、3種の信号線により操作パネルと制御部とが接続されている既存の装置(図7参照)よりも、操作パネルに設けられている画像表示用素子上の画像の更新速度が早い装置(データの操作パネルへの転送速度が、制御部が正確にデータを受信できるクロック周波数によって制限されない装置)として機能することになる。
なお、本発明に係る操作パネルに用いる情報入力用素子は、情報入力のためにユーザによって操作される素子でありさえすれば、どのようなものであっても良く、例えば、押しボタンスイッチやタッチパネルを、情報入力用素子として用いることが出来る。また、シリアルインタフェース回路は、上記機能を有するものでありさえすれば、1つの回路(チップ)である必要はなく、例えば、シリアルインタフェース回路を、シリアルインタフェース用のチップとCPUとからなる回路としておくことが出来る。
本発明の情報処理装置を実現するに際しては、操作パネルを、複数のLEDを有すると共に、シリアルインタフェース回路が、クロック信号に同期した形でデータ受信用信号線にて送信されてくる,複数のLEDに対して行うべき制御内容を示すLED制御用データを受信して、当該LED制御用データに応じた内容の制御を各LEDに対して行うLED制御処理を実行可能な回路であるユニットとしておき、制御部を、シリアルインタフェース回路にLED制御処理を行わせる場合には、シリアルインタフェース回路に対して第1のクロック信号及びLED制御用データを送信するユニットとしておくことが出来る。
以下、本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
まず、図1及び図2を用いて、本発明の一実施形態に係る情報処理装置10の概要を説明する。
図1に示してあるように、本発明の一実施形態に係る情報処理装置10は、操作パネル21が設けられているスキャナユニット20とプリンタユニット30とからなる装置(いわゆる複合機)である。
スキャナユニット20に設けられている操作パネル21は、図2に示してあるように、複数のLED(“LEDs”),LCD,複数の押しボタンスイッチ(“SWs”)及びシリアルインタフェース回路(“シリアルI/F回路”)25を備えたユニットである。そして、スキャナユニット20は、そのような構成の操作パネル21に加えて、ランプ,センサ(原稿台カバー/ADFの開閉検出用センサ),モータ,CCD,AFE(アナログ・フロント・エンド),インタフェース回路(“I/F”)等を備えたユニットとなっている。
プリンタユニット30(図2)は、コントローラ31と印刷エンジン32とを備えたユニットである。
このプリンタユニット30が備える印刷エンジン32は、用紙上に印刷を行うためのユニットである。
コントローラ31は、情報処理装置10を、複合機(コピー機,ネットワークプリンタ,ネットワークスキャナ等)として機能させるためのユニットである。このコントローラ31は、図示してあるように(図では、各回路の名称を略記してある)、スキャナインタフェース回路,エンジンインタフェース回路,PCインタフェース回路,CPU40,ROM,RAM,ネットワークインタフェース回路,画像処理回路,LEDインタフェース回路41,LCDインタフェース回路42,SWインタフェース回路43,調停回路44,シリアルインタフェース回路45等から構成されたユニットとなっている。
スキャナインタフェース回路,エンジンインタフェース回路,PCインタフェース回路,CPU40,ROM,RAM,ネットワークインタフェース回路及び画像処理回路は、いずれも、既存のプリンタのコントローラに用いられている同名/類似名称の回路と同じものである。
LEDインタフェース回路41,LCDインタフェース回路42,SWインタフェース回路43,調停回路44及びシリアルインタフェース回路45は、CPU40が操作パネル21を制御(利用)できるようにするために、コントローラ31内に設けられている回路(詳細は後述)である。
そして、本実施形態の情報処理装置10は、操作パネル21(シリアルインタフェース回路25)とコントローラ31(シリアルインタフェース回路45)との間が,およそ1mの長さの3本の信号線(CLK信号線、TXDATA信号線及びRXDATA信号線)により接続された装置となっている。
以上のことを前提に、以下、本実施形態に係る情報処理装置10の構成及び動作を、さらに具体的に説明する。
操作パネル21内のシリアルインタフェース回路25(図2)は、コントローラ31内のシリアルインタフェース回路45から,CLK信号線により供給されるクロック信号に同期して、TXDATA信号線によって送信されてくるデータ(コマンド/データ)を受信する処理やRXDATA信号線上にデータを送信する処理を行う回路である。なお、本実施形態の情報処理装置10は、CLK信号線、TXDATA信号線、RXDATA信号線が、それぞれ、本発明の情報処理装置におけるクロック信号線,データ受信用信号線,データ送信用信号線に相当するものとなっている。
このシリアルインタフェース回路25は、以下の機能を有する回路となっている。
シリアルインタフェース回路25は、シリアルインタフェース回路45からLED書き込みコマンド(1バイトのコマンド:詳細は後述)が送信されてきた場合には、その後に送信されてくる,各ビットが特定のLEDの状態(ON/OFF)を指定する64ビットのデータ(対応するLEDが実際には存在していないビットも含まれるデータ;以下、LED制御用データと表記する)に応じた内容の制御を,操作パネル21上の各種LEDに対して行う。
また、シリアルインタフェース回路25は、シリアルインタフェース回路45からSW読み出しコマンド(1バイトのコマンド:詳細は後述)が送信されてきた場合には、操作パネル21上の各種押しボタンスイッチの状態を検出する。そして、シリアルインタフェース回路25は、その検出結果に基づき、各ビットが,特定のスイッチの状態を示している64ビットのデータ(対応するスイッチが実際には存在していないビットも含まれるデータ;以下、SW状態データと表記する)を生成してシリアルインタフェース回路45に送信する。
また、シリアルインタフェース回路25は、シリアルインタフェース回路45からLCD書き込みコマンド(1バイトのコマンド:詳細は後述)が送信されてきた場合には、その後に送信されてくるデータ(画像データ)に基づく画像表示をLCDに行わせるための処理を行う。
シリアルインタフェース回路45は、調停回路44からのコマンド/データ(インタフェース回路41〜43からのコマンド/データ;詳細は後述)を,シリアルデータ化してシリアルインタフェース回路25へ送信する処理や、シリアルインタフェース回路45から送信されてきたシリアルデータを受信し、パラレルデータ化した上で調停回路44に供給(送信)する処理を行う回路である。
このシリアルインタフェース回路45は、図3に示してあるように、調停回路44から与えられたコマンドの種類によって、出力するクロックの周波数を変える回路となっている。
具体的には、シリアルインタフェース回路45は、調停回路44から与えられたコマンドが,SW読み出しコマンドであった場合(図3(B))には、高周波数(本実施形態では、10MHz)のクロック信号を出力し、調停回路44からのコマンドがLCD書き込みコマンド或いはLED書き込みコマンドであった場合(図3(A))には、低周波数(本実施形態では、1MHz)のクロック信号を出力する回路となっている。
調停回路44(図2)は、コマンドを送信してきたインタフェース回路(LEDインタフェース回路41,LCDインタフェース回路42或いはSWインタフェース回路43)に、シリアルインタフェース回路45を利用させる回路(コマンドを送信してきたインタフェース回路とシリアルインタフェース回路45とを接続する回路)である。
この調停回路44は、LEDインタフェース回路41,LCDインタフェース回路42或いはSWインタフェース回路43にシリアルインタフェース回路45を利用させている最中に、SW読み出しコマンド/LED書き込みコマンドを受信した場合には、そのコマンド(及びその後に送信されてくるデータ)を無視する回路となっている。また、調停回路44は、LEDインタフェース回路41或いはSWインタフェース回路43にシリアルインタフェース回路45を利用させている最中に、LCD書き込みコマンドを受信した場合には、LEDインタフェース回路41或いはSWインタフェース回路43によりシリアルインタフェース回路45の利用が完了した際に、LCDインタフェース回路42にシリアルインタフェース回路45を利用させる回路となっている。
調停回路44及びシステムバスに接続されているLEDインタフェース回路41(図2参照)は、図4に模式的に示してあるように、コマンドレジスタ51,データレジスタ52,周期レジスタ53,送信制御回路54及びタイマ55を備えた回路である。
このLEDインタフェース回路41が備えるコマンドレジスタ51は、上記したLED書き込みコマンドがCPU40により書き込まれる1バイトのレジスタである。
データレジスタ52は、操作パネル21上の幾つかのLEDの状態を変化させる必要が生じたときに、CPU40により、上記したLED制御用データ(操作パネル21上に存在しないLEDを含む64個のLEDの状態を指定するデータ)が書き込まれる8バイトのレジスタである。
周期レジスタ53は、CPU40により、周期〔時間(例えば、20ms)を示すデータ〕が書き込まれるレジスタである。タイマ55は、この周期レジスタ53に設定されている周期で、送信制御回路54に対してトリガ信号を出力する処理を繰り返す回路である。
送信制御回路54は、コマンドレジスタ51にLED書き込みコマンドが書き込まれている場合には、タイマ45からトリガ信号が入力される度に、コマンドレジスタ51とデータレジスタ52とに設定されている情報(1バイトのコマンド及び8バイトのデータ)を調停回路44に送信する状態で動作する回路である。また、送信制御回路54は、コマンドレジスタ51にLED書き込みコマンドが書き込まれていない場合には、何も行わない回路となっている。
調停回路44及びシステムバスに接続されているSWインタフェース回路43(図2参照)は、図5に模式的に示してあるように、コマンドレジスタ61,データレジスタ62,周期レジスタ63,受信制御回路64及びタイマ65を備えた回路である。
コマンドレジスタ61は、上記したSW読み出しコマンドがCPU40により書き込まれる1バイトのレジスタである。
データレジスタ62は、シリアルインタフェース回路25からのSW状態データ(操作パネル21上に存在しないSWを含む64個のSWの状態を示す64ビットのデータ)を記憶しておくための8バイトのレジスタである。
周期レジスタ63は、CPU40により、周期〔時間(例えば、20ms)を示すデータ〕が書き込まれるレジスタであり、タイマ65は、この周期レジスタ63に設定されている周期で、受信制御回路64に対してトリガ信号を出力する回路である。
受信制御回路64は、コマンドレジスタ61にSW読み出しコマンドが設定されている場合には、タイマ65からトリガ信号が入力される度に、コマンドレジスタ51に設定されているコマンド(SW読み出しコマンド)を,調停回路44に送信し、それに対する応答として調停回路44が送信してくるデータをデータレジスタ62に記憶する処理を行う状態で動作する回路である。この受信制御回路64は、送信したSW読み出しコマンドに対する応答が無かった場合、何も行わない(データレジスタ62の内容を書き換えない)回路となっている。さらに、受信制御回路64は、送信制御回路54と同様に、コマンドレジスタ61にSW読み出しコマンドが設定されていない場合には、何も行わない回路となっている。
LCDインタフェース回路42は、LCD書き込みコマンドが与えられると、そのLCD書き込みコマンドを調停回路44に送信してから、その後に自回路に供給される画像データを調停回路44に転送する状態となる回路である。
要するに、本情報処理装置10が備えている、LEDインタフェース回路41,LCDインタフェース回路42,SWインタフェース回路43,調停回路44及びシリアルインタフェース回路45からなる回路(LED書き込みコマンド,SW読み出しコマンド等が設定されている状態にあるもの;以下、操作パネル用通信回路と表記する)は、操作パネル21(シリアルインタフェース回路25)との間でどのような処理を行っている状態にある場合にも、LEDインタフェース回路41内のデータレジスタ51にLED制御用データを設定すれば、そのLED制御用データが示している状態に操作パネル21上の各LEDの状態が制御されることになる回路となっている。また、操作パネル用通信回路は、操作パネル21との間でどのような処理を行っている状態にある場合にも、SWインタフェース回路43内のデータレジスタ61の内容を読み出せる(操作パネル21上の各SWの状態をCPU40が把握できる)回路となっている。
さらに、操作パネル用通信回路は、操作パネル21との間でどのような処理を行っている状態にある場合にも、LCDインタフェース回路42に、LCD書き込みコマンドを与えた後、画像データを与えれば、操作パネル21上のLCDに当該画像データに応じた内容の画像が表示されることになる回路となっている。
このため、本実施形態に係る情報処理装置10は、操作パネル21上の或る種類の素子(LED,LCD或いはSW)の制御時に、他の種類の素子に対する制御が行われているか否かを全くチェックしないファームウェアを,コントローラ31内のROMに記憶することによって構成された装置となっている。
以上の説明から明らかなように、本実施形態に係る情報処理装置10は、コントローラ31から操作パネル21へのデータ送信時(LCD,LEDの制御時)には、操作パネル21内のシリアルインタフェース回路25に高周波数のクロック信号が供給され、操作パネル21からコントローラ31へのデータ送信時(SWの状態取得時)には、シリアルインタフェース回路25に低周波数のクロック信号が供給される装置となっている。従って、この情報処理装置10は、3種の信号線により操作パネル21とコントローラ31とが接続されているにも拘わらず、3種の信号線により操作パネルとコントローラとが接続されている既存の装置(図7参照)よりも、LCD上の画像更新が高速に行われる装置(データの操作パネル21への転送速度が、正確にデータを受信できるクロック周波数によって制限されない装置)となっていると言うことが出来る。
《変形形態》
上記した情報処理装置10は、各種の変形を行うことが出来る。例えば、LEDを制御するためのLED制御用データは、小サイズのデータであるので、LCDへの画像データの転送のみが、高周波数のクロック信号にて行われる装置に、情報処理装置10を変形することが出来る。
また、さらに高速なデータ転送が必要とされる場合(LCDのサイズが極めて大きい場合等)には、図6に示したように、CLK信号,TXDATA信号の伝送が、LVDS(Low Voltage Differential Signaling)用のドライバ51、レシーバ52を介して行われるようにしておくことが出来る。なお、この構成を採用した場合(かつ、信号線の長さが1m程度である場合)、クロック信号の周波数を,50MHz程度にすることが出来ることになる。
また、情報処理装置10の操作パネル21は、LCD,LED及び押しボタンスイッチを備えたものであったが、操作パネル21を、LEDを備えないものや、タッチスクリーン(LCD+タッチパネル)のみを備えるものとしておくことも出来る。操作パネル21を,シリアルインタフェース回路25よりも低機能のシリアルインタフェース回路とCPUとを備えたものとしておくことも出来る。
また、調停回路44を、或る回路にシリアルインタフェース回路45を利用させている最中にSW読み出しコマンド/LED書き込みコマンドを受信した場合、当該回路によるシリアルインタフェース回路45の利用完了後に、そのコマンドを処理する回路等に変形しておくことも出来る。また、情報処理装置10で用いられている技術に基づき、いわゆる複合機以外の装置を実現しても良いことなどは、当然のことである。
実施形態に係る情報処理装置の外観図。 実施形態に係る情報処理装置の構成図。 実施形態に係る情報処理装置のコントローラ内に設けられているシリアルインタフェース回路の動作を説明するための図。 実施形態に係る情報処理装置のコントローラ内に設けられているLEDインタフェース回路の構成図。 実施形態に係る情報処理装置のコントローラ内に設けられているSWインタフェース回路の構成図。 実施形態に係る情報処理装置の一変形形態の説明図。 シリアルデータ通信のために用いられている構成の説明図。 シリアルデータ通信のために用いられている構成の説明図。
符号の説明
10 情報処理装置、20 スキャナユニット、 21 操作パネル
25,45 シリアルインタフェース回路、 30 プリンタユニット
31 コントローラ、 32 印刷エンジン、 40 CPU
41 LEDインタフェース回路、42 LCDインタフェース回路
43 SWインタフェース回路、44 調停回路

Claims (2)

  1. 操作パネルと制御部とを備えた情報処理装置であって、
    前記操作パネルが、
    画像表示用素子、
    情報入力のためにユーザによって操作される幾つかの情報入力用素子、
    クロック信号線,データ受信用信号線及びデータ送信用信号線にて前記制御部と接続された回路であると共に、前記クロック信号線により送信されてくるクロック信号に同期した形で前記データ受信用信号線にて送信されてくる画像データを受信して当該画像データに応じた画像表示を前記画像表示用素子に行わせる画像表示処理,前記クロック信号に同期した形で前記幾つかの情報入力用素子の状態を示す情報入力用素子状態情報を前記データ送信用信号線にて送信する状態情報送信処理を実行する機能を有する回路であるシリアルインタフェース回路と
    を有するユニットであり、
    前記制御部が、
    前記クロック信号線,前記データ受信用信号線及び前記データ送信用信号線にて前記操作パネルの前記シリアルインタフェース回路と通信する機能を有する、前記シリアルインタフェース回路に前記画像表示処理を行わせる場合には、前記シリアルインタフェース回路に対して第1のクロック信号及び画像データを送信し、前記シリアルインタフェース回路に前記状態情報送信処理を行わせる場合には、前記第1のクロック信号よりも周波数の低い第2のクロック信号を前記シリアルインタフェース回路に送信することにより、前記情報入力用素子状態情報を前記シリアルインタフェース回路から受信するユニットである
    ことを特徴とする情報処理装置。
  2. 前記操作パネルが、複数のLEDを有するユニットであり、
    前記操作パネルのシリアルインタフェース回路が、前記クロック信号に同期した形で前記データ受信用信号線にて送信されてくる,前記複数のLEDに対して行うべき制御内容を示すLED制御用データを受信して、当該LED制御用データに応じた内容の制御を各LEDに対して行うLED制御処理を実行可能な回路であり、
    前記制御部が、
    前記シリアルインタフェース回路に前記LED制御処理を行わせる場合には、前記シリアルインタフェース回路に対して前記第1のクロック信号及び前記LED制御用データを送信するユニットである
    ことを特徴とする請求項1記載の情報処理装置。
JP2005306240A 2005-10-20 2005-10-20 情報処理装置 Expired - Fee Related JP4561590B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005306240A JP4561590B2 (ja) 2005-10-20 2005-10-20 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005306240A JP4561590B2 (ja) 2005-10-20 2005-10-20 情報処理装置

Publications (2)

Publication Number Publication Date
JP2007115052A JP2007115052A (ja) 2007-05-10
JP4561590B2 true JP4561590B2 (ja) 2010-10-13

Family

ID=38097159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005306240A Expired - Fee Related JP4561590B2 (ja) 2005-10-20 2005-10-20 情報処理装置

Country Status (1)

Country Link
JP (1) JP4561590B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6575208B2 (ja) * 2015-08-04 2019-09-18 ブラザー工業株式会社 処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285751A (ja) * 1989-04-26 1990-11-26 Toshiba Corp インタフェース回路
JPH05130349A (ja) * 1991-11-05 1993-05-25 Canon Inc 画像記録装置
JP2001063009A (ja) * 1999-08-24 2001-03-13 Canon Inc 記録ヘッド、記録ヘッドを用いた記録装置および記録ヘッドの制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285751A (ja) * 1989-04-26 1990-11-26 Toshiba Corp インタフェース回路
JPH05130349A (ja) * 1991-11-05 1993-05-25 Canon Inc 画像記録装置
JP2001063009A (ja) * 1999-08-24 2001-03-13 Canon Inc 記録ヘッド、記録ヘッドを用いた記録装置および記録ヘッドの制御方法

Also Published As

Publication number Publication date
JP2007115052A (ja) 2007-05-10

Similar Documents

Publication Publication Date Title
JP2848245B2 (ja) プリンタ設定装置
JP2005258574A (ja) データ転送制御装置及び電子機器
KR102383290B1 (ko) 디스플레이 장치
JP2006270329A (ja) データ転送制御装置及び電子機器
CN105677598B (zh) 基于i2c接口快速读取多个mems传感器数据的模块和方法
JP2005258575A (ja) データ転送制御装置及び電子機器
JP4561590B2 (ja) 情報処理装置
KR20060111202A (ko) 디스플레이장치 및 그 제어방법과, 통신시스템
TW413992B (en) Mainframe device and information processing device
JP4604956B2 (ja) 情報処理装置
JP3829851B2 (ja) データ転送制御装置及び電子機器
CN111130678B (zh) 数据传输方法、装置、设备及计算机可读存储介质
JP2020122943A (ja) 情報処理装置、および、情報処理装置の制御方法とプログラム
KR100975333B1 (ko) 데이터 전송장치, 요구 발생장치 및 요구 발생방법
JP2006041759A (ja) 画像形成装置、電子情報端末及び電子データ転送システム
JP4661810B2 (ja) データ転送制御装置及び電子機器
JP3870926B2 (ja) 表示制御装置
CN210324158U (zh) 墨水屏阅读设备
JP3947330B2 (ja) 同期シリアル通信コントローラ
US20150169264A1 (en) Image forming apparatus and display device
US10366043B2 (en) Peripheral controller
JP2008047039A (ja) 通信制御装置および通信制御方法
JP2001162901A (ja) プリンタおよびプリンタ内でのデータ通信方法
JP2004272570A (ja) Usbデバイス及び属性データ送信方法
JP2020166752A (ja) 情報処理装置と情報処理装置の制御方法、ならびにプログラム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4561590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees