JP2006270329A - データ転送制御装置及び電子機器 - Google Patents

Abstract

【課題】 シリアル転送の高効率化を図れるデータ転送制御装置及びこれを含む電子機器を提供すること。
【解決手段】 データ転送制御装置は、シリアルバスを介して受信したパケットの解析を行うリンクコントローラ１００と、受信したパケットの解析結果に基づいて、パケットの受信終了又は受信開始を検出するパケット検出回路３１２と、シリアルバスを介して受信したパケットが書き込まれる第１、第２のパケットバッファ３０１、３０２と、受信したパケットの書き込み先の切り替え制御を行う切り替え回路３０３を含む。切り替え回路３０３は、第１、第２のパケットバッファ３０１、３０２の一方に第Ｋのパケットが書き込まれ、第Ｋのパケットの受信終了又は第Ｋ＋１のパケットの受信開始が検出された場合に、第Ｋ＋１のパケットの書き込み先を他方のパケットバッファに切り替える。
【選択図】 図５

Description

本発明は、データ転送制御装置及び電子機器に関する。

近年、ＥＭＩノイズの低減などを目的としたインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）などの高速シリアル転送のインターフェースが脚光を浴びている。この高速シリアル転送では、トランスミッタ回路がシリアル化されたデータを差動信号（Differential Signals）により送信し、レシーバ回路が差動信号を差動増幅することでデータ転送を実現する。

一般的な携帯電話は、電話番号入力や文字入力のためのボタンが設けられる第１の機器部分と、メインＬＣＤ（Liquid Crystal Display）やサブＬＣＤやカメラが設けられる第２の機器部分と、第１、第２の機器部分を接続するヒンジなどの接続部分により構成される。従って、第１の機器部分に設けられる第１の基板と、第２の機器部分に設けられる第２の基板との間のデータ転送を、差動信号を用いたシリアル転送により行えば、接続部分を通る配線の本数を減らすことができ、好都合である。

ところで、このような接続部分でのデータ転送をシリアル転送で行う場合には、その転送効率はなるべく高い方が望ましい。特にＬＣＤに動画などを表示する場合には、ホスト側（第１の機器部分側）からのパケットを間断なくターゲット側（第２の機器部分側）に転送できることが望ましい。

また、ＬＣＤなどの表示パネルを駆動する表示ドライバには、表示パネルの非表示期間を通知するための垂直同期信号（ＶＣＩＮ）を出力するものがある。即ち例えばＲＡＭ内蔵の表示ドライバでは、表示パネルの非表示期間、表示期間の切り替え制御を表示ドライバ側が行う。従って表示パネルの非表示期間を表示ドライバ側がホスト側に知らせる必要があり、このために表示ドライバが垂直同期信号をホスト側に出力する。従って、上述した第１、第２の機器部分の接続部分でのデータ転送をシリアル転送により実現する場合には、表示ドライバから出力される垂直同期信号を如何にして効率良くホスト側に伝えることができるかが課題となる。
特開２００１−２２２２４９号公報

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、シリアル転送の高効率化を図れるデータ転送制御装置及びこれを含む電子機器を提供することにある。

本発明は、データ転送を制御するデータ転送制御装置であって、シリアルバスを介して受信したパケットの解析を行うリンクコントローラと、受信したパケットの解析結果に基づいて、パケットの受信終了又は受信開始を検出するパケット検出回路と、前記シリアルバスを介して受信したパケットが書き込まれる第１、第２のパケットバッファと、受信したパケットの書き込み先の切り替え制御を行う切り替え回路とを含み、前記切り替え回路は、前記第１、第２のパケットバッファの一方のパケットバッファに第Ｋのパケットが書き込まれ、前記第Ｋのパケットの受信終了又は次の第Ｋ＋１のパケットの受信開始が検出された場合には、前記第Ｋ＋１のパケットの書き込み先を前記一方とは異なる他方のパケットバッファに切り替えるデータ転送制御装置に関係する。

本発明によれば、第Ｋのパケットが例えば第１のパケットバッファに書き込まれ、第Ｋのパケットの受信完了又は次の第Ｋ＋１のパケットの受信開始が検出されると、次の第Ｋ＋１のパケットの書き込み先が、第１のパケットバッファから第２のパケットバッファに切り替わる。従って相手デバイス（ホスト側）は、パケットバッファがエンプティーになるのを待つ必要がなくなり、連続的にパケットを送信できるようになる。従って、ストリーム転送のような間断の無いパケット転送などを実現でき、シリアル転送の高効率化を図れる。

また本発明では、前記リンクコントローラは、前記シリアルバスを介して受信したパケットがリードリクエストパケットである場合には、前記第１のパケットバッファを受信用パケットバッファに設定し、前記第２のパケットバッファを送信用パケットバッファに設定し、前記シリアルバスを介して受信したパケットがライトリクエストパケットである場合には、前記第１、第２のパケットバッファを、前記切り替え回路によりその書き込み先が切り替えられる受信用パケットバッファに設定するようにしてもよい。

このようにすれば、リクエストパケットの種類に応じて第１、第２のパケットバッファがシングルバッファ構成に設定されたり、ダブルバッファ構成に設定される。従って回路規模をそれほど大きくすることなく、データ転送の高効率化を図れる。

また本発明では、前記ライトリクエストパケットが、アクノリッジパケットによるハンドシェーク転送を行うか否かを通知するための応答要求フィールドを有し、前記リンクコントローラは、前記シリアルバスを介して受信したパケットがライトリクエストパケットであり且つ前記応答要求フィールドに応答要求無しの応答要求値が設定されていた場合に、前記第１、第２のパケットバッファを、前記切り替え回路によりその書き込み先が切り替えられる受信用パケットバッファに設定するようにしてもよい。

このようにすれば、アクノリッジパケットによる応答要求を不要にすると共にダブルバッファ構成によるパケット転送を実現できるため、データ転送を更に高効率化できる。

また本発明では、インターフェースバスを介して接続される表示ドライバとの間のインターフェース処理を行うインターフェース回路と、表示パネルの非表示期間を通知するための垂直同期信号が前記表示ドライバから入力された場合に、前記垂直同期信号を検出し、検出信号を出力する信号検出回路とを含み、前記リンクコントローラは、前記垂直同期信号のステータスのリードを要求するリードリクエストパケットを受信した場合に、前記第１のパケットバッファを受信用パケットバッファに設定し、前記第２のパケットバッファを送信用パケットバッファに設定すると共に、前記信号検出回路から前記検出信号が出力されるのをウェイトし、前記信号検出回路から前記検出信号が出力されたことを条件に、前記リードリクエストパケットに対するレスポンスパケット又はアクノリッジパケットを、送信用パケットバッファである前記第２のパケットバッファから読み出して、前記シリアルバスを介して送信する処理を行うようにしてもよい。

このようにすれば、表示ドライバから出力される垂直同期信号を効率良く相手デバイス（ホスト側）に伝えることが可能になる。そして相手デバイスは、リードリクエストパケットを送信した後、レスポンスパケット又はアクノリッジパケットが返送されて来るまでの期間において、垂直同期信号の検出を監視しなくても済む。従って相手デバイスは、その期間の間、他の処理を行うことができるようになり、システム全体のパフォーマンスを向上できる
また本発明では、前記リンクコントローラは、前記リードリクエストパケットを受信した場合に、前記リードリクエストパケットに対する前記レスポンスパケット又は前記アクノリッジパケットを生成して、送信用パケットバッファである前記第２のパケットバッファに書き込み、前記信号検出回路から前記検出信号が出力されたことを条件に、前記第２のパケットバッファに書き込まれた前記レスポンスパケット又は前記アクノリッジパケットを前記第２のパケットバッファから読み出して、前記シリアルバスを介して送信する処理を行うようにしてもよい。

このようにすれば、垂直同期信号が検出されてからレスポンスパケット又はアクノリッジパケットが返信されるまでのタイムラグを短くすることが可能になり、表示パネルが非表示期間であることを短い時間で相手デバイスに伝達できるようになる。

また本発明では、前記リンクコントローラは、前記レスポンスパケット又は前記アクノリッジパケットが前記シリアルバスを介して送信された後に、コマンド又はデータのライトを要求するライトリクエストパケットを受信した場合には、前記第１、第２のパケットバッファを、前記切り替え回路によりその書き込み先が切り替えられる受信用パケットバッファに設定すると共に、ライトが要求された前記コマンド又は前記データを、前記第１、第２のパケットバッファのいずれかを介して前記インターフェース回路に出力し、前記インターフェース回路は、前記リンクコントローラから出力された前記コマンド又は前記データを、前記インターフェースバスを介して前記表示ドライバに出力するようにしてもよい。

このようにすれば、相手デバイスからのコマンドやデータを、表示パネルの非表示期間中に表示ドライバに転送することが可能になる。これにより、コマンドやデータの書き込みが表示パネルの表示動作に悪影響を及ぼす事態を防止できる。

また本発明では、前記ライトリクエストパケットは、アクノリッジパケットによるハンドシェーク転送を行うか否かを通知するための応答要求フィールドを有し、前記応答要求フィールドには応答要求無しの応答要求値が設定されており、前記リンクコントローラは、応答要求無しの応答要求値が設定された前記ライトリクエストパケットを受信した場合に、前記ライトリクエストパケットに対するアクノリッジパケットの送信を指示することなく、ライトが要求された前記コマンド又は前記データを前記インターフェース回路に出力するようにしてもよい。

このようにすれば表示パネルの非表示期間が短い場合であっても、この短い期間内にコマンドやデータを表示ドライバに転送することが可能になる。

また本発明では、前記垂直同期信号の立ち上がりエッジ又は立ち下がりエッジのいずれのエッジを検出するかを設定するためのエッジ設定レジスタを含み、前記信号検出回路は、前記エッジ設定レジスタに立ち上がりエッジの検出が設定されていた場合には、前記垂直同期信号の立ち上がりエッジが検出されたことを条件に、前記検出信号を出力し、前記エッジ設定レジスタに立ち下がりエッジの検出が設定されていた場合には、前記垂直同期信号の立ち下がりエッジが検出されたことを条件に、前記検出信号を出力するようにしてもよい。

このようすれば、垂直同期信号の信号形態が異なる様々なタイプの表示ドライバに対応できるようになる。

また本発明では、前記垂直同期信号のステータスをリードするためのリードレジスタを含み、前記垂直同期信号のステータスのリードを要求する前記リードリクエストパケットは、前記リードレジスタのリードを要求するパケットであってもよい。

このようにすれば特別なレジスタ等を設けなくても、垂直同期信号の検出を待ってレスポンスパケット又はアクノリッジパケットを返送するという処理を実現できるようになる。

また本発明では、前記インターフェース回路は、ＭＰＵインターフェース用のインターフェース信号を生成するＭＰＵインターフェース回路であってもよい。

また本発明では、前記パケット検出回路は、パケットのヘッダに設定されるデータレングスに基づいて、パケットの受信終了を検出するようにしてもよい。

また本発明では、前記シリアルバスの差動信号線を用いて、ホスト側データ転送制御装置との間でパケットの送受信を行うトランシーバを含むようにしてもよい。

また本発明は、上記のいずれかに記載のデータ転送制御装置と、前記インターフェースバスを介して前記データ転送制御装置に接続される前記表示ドライバとを含む電子機器に関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．システム構成
図１に本実施形態のデータ転送制御装置（データ転送制御回路）及びそのシステム構成例を示す。本実施形態では図１のホスト側、ターゲット側のデータ転送制御装置１０、３０を用いることで、いわゆるシステムバス、インターフェースバス間のブリッジ機能を実現している。

なおデータ転送制御装置１０、３０は図１の構成に限定されず、図１の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図１とは異なる回路ブロックを追加してもよい。例えばホスト側データ転送制御装置１０においてトランシーバ２０の構成を省略したり、ターゲット側データ転送制御装置３０においてトランシーバ４０の構成を省略してもよい。またデータ転送制御装置３０と表示ドライバ６は２チップ（半導体チップ）で構成してもよいが、１チップで構成することができる。例えばデータ転送制御装置３０をＩＰ(Intellectual Property）コアとして用いる場合には、表示ドライバ６の半導体チップにデータ転送制御装置３０を内蔵することができる。ホストデバイス５（システムデバイス）とデータ転送制御装置１０についても同様に１チップで構成することができる。

ホスト（ＴＸ）側データ転送制御装置１０とターゲット（ＲＸ）側データ転送制御装置３０は、差動信号(differntial signals）のシリアルバスを介してパケット転送を行う。より具体的には、シリアルバスの差動信号線（differntial signal lines）を電流駆動又は電圧駆動することによりパケットの送受信を行う。

ホスト側データ転送制御装置１０は、ホストデバイス５（ＣＰＵ、ベースバンドエンジン、表示コントローラ等）との間のインターフェース処理を行うインターフェース回路９２を含む。このインターフェース回路９２はシステムバス（ホストバス）を介してホストデバイス５に接続される。システムバスは、ＲＧＢインターフェースバスとして用いたり、ＭＰＵ(Micro Processor Unit）インターフェースバスとして用いることができる。ＲＧＢインターフェースバスとして用いる場合には、システムバスは、水平同期信号、垂直同期信号、クロック信号、データ信号などの信号線を含むことができる。ＭＰＵインターフェースバスとして用いる場合には、システムバスは、データ信号、リード信号、ライト信号、アドレス０信号（コマンド／パラメータ識別信号）、チップセレクト信号などの信号線を含むことができる。

ホスト側データ転送制御装置１０は、リンク層の処理を行うリンクコントローラ９０（リンク層回路）を含む。このリンクコントローラ９０は、シリアルバス（ＬＶＤＳ）を介してターゲット側データ転送制御装置３０に転送されるパケット（リクエストパケット、ストリームパケット等）を生成し、生成したパケットを送信する処理を行う。具体的には、送信トランザクションを起動して、生成したパケットの送信をトランシーバ２０に指示する。

ホスト側データ転送制御装置１０は、物理層の処理等を行うトランシーバ２０（ＰＨＹ）を含む。このトランシーバ２０は、リンクコントローラ９０により指示されたパケットを、シリアルバスを介してターゲット側データ転送制御装置３０に送信する。なおトランシーバ２０はターゲット側データ転送制御装置３０からのパケットの受信も行う。この場合にはリンクコントローラ９０が、受信したパケットを解析して、リンク層（トランザクション層）の処理を行う。

ターゲット側データ転送制御装置３０は、物理層の処理等を行うトランシーバ４０（ＰＨＹ）を含む。このトランシーバ４０は、シリアルバスを介してホスト側データ転送制御装置１０からのパケットを受信する。なおトランシーバ４０はホスト側データ転送制御装置１０へのパケットの送信も行う。この場合にはリンクコントローラ１００が、送信するパケットを生成し、生成したパケットの送信を指示する。

ターゲット側データ転送制御装置３０はリンクコントローラ１００（リンク層回路）を含む。このリンクコントローラ１００は、ホスト側データ転送制御装置１０からのパケットの受信処理を行い、受信したパケットを解析するリンク層（トランザクション層）の処理を行う。

ターゲット側データ転送制御装置３０は、表示パネル７（ＬＣＤ等）を駆動する表示ドライバ６（表示ドライバ回路）との間のインターフェース処理を行うインターフェース回路１１０を含む。このインターフェース回路１１０は、各種のインターフェース信号を生成して、インターフェースバスに出力する。このインターフェース回路１１０は、ＲＧＢインターフェース回路、ＭＰＵインターフェース回路、或いはシリアルインターフェース回路（広義には第１〜第Ｎのインターフェース回路）などを含むことができる。なおインターフェース回路１１０が、カメラデバイスやサブＬＣＤとの間のインターフェース処理を行うようにしてもよい。

ホスト側（ホストデバイス５）のシステムバスがＲＧＢインターフェースバスとして用いられる場合には、ターゲット側（表示ドライバ６）のインターフェースバスもＲＧＢインターフェースバスとして用いられる。そしてインターフェース回路１１０（ＲＧＢインターフェース回路）は、ＲＧＢ用のインターフェース信号を生成して表示ドライバ６（広義にはデバイス）に出力する。またホスト側のシステムバスがＭＰＵインターフェースバスとして用いられる場合には、ターゲット側のインターフェースバスもＭＰＵインターフェースバスとして用いられる。そしてインターフェース回路１１０（ＭＰＵインターフェース回路）は、ＭＰＵ用のインターフェース信号を生成して表示ドライバ６に出力する。なおホスト側とターゲット側のインターフェースバスのインターフェース形式を異ならせてもよい。例えばホスト側のシステムバスをＲＧＢインターフェースバスに設定し、ターゲット側のインターフェースバスをＭＰＵインターフェースバスに設定したり、ホスト側のシステムバスをＭＰＵインターフェースバスに設定し、ターゲット側のインターフェースバスをＲＧＢインターフェースバスに設定してもよい。

以上のようなインターフェース回路９２、１１０を設けることで、本実施形態ではホスト側のシステムバスとターゲット側のインターフェースバスとの間のバスブリッジ機能を実現している。即ちシステムバスがＲＧＢインターフェースバスとして用いられる場合には、ホストデバイス５が出力したＲＧＢインターフェース信号を、差動信号のシリアルバスを介したパケット転送によりターゲット側に伝える。そしてターゲット側のインターフェース回路１１０が、ホスト側からのＲＧＢインターフェース信号に応じたＲＧＢインターフェース信号を表示ドライバ６に出力する。またシステムバスがＭＰＵインターフェースバスとして用いられる場合には、ホストデバイス５が出力したＭＰＵインターフェース信号を、差動信号のシリアルバスを介したパケット転送によりターゲット側に伝える。そしてターゲット側のインターフェース回路１１０が、ホスト側からのＭＰＵインターフェース信号に応じたＭＰＵインターフェース信号を表示ドライバ６に出力する。

具体的には、ターゲット側のデータ転送制御装置３０の内部レジスタ３５０には、インターフェース回路１１０から出力されるインターフェース信号の信号形式（出力フォーマット）を規定するためのインターフェース情報などが記憶される。即ち、内部レジスタ３５０には、インターフェース信号の信号レベルが変化するタイミングを特定するためのタイミング情報などが記憶される。この場合、ホスト側のデータ転送制御装置１０の内部レジスタ２５０に記憶される情報のうちターゲット側に必要な情報が、シリアルバスを介してターゲット側に転送されて、ターゲット側の内部レジスタ３５０に書き込まれる。即ちターゲット側の内部レジスタ３５０はホスト側の内部レジスタ２５０のサブセット（シャドウレジスタ）になっている。そしてインターフェース回路１１０は、ターゲット側の内部レジスタ３５０に設定されたタイミング情報に基づいて、このタイミング情報に従ったタイミングで信号レベルが変化するインターフェース信号（インターフェース制御信号、データ信号）を生成して出力する。

更に具体的には、ホストデバイス５は、データ転送に先だって、初期設定としてインターフェース信号のタイミング情報をホスト側の内部レジスタ２５０に設定する。そしてホストデバイス５は、ホスト側の内部レジスタ２５０に含まれるレジスタ転送スタートレジスタを用いて、レジスタ転送のスタートを指示する。すると、ホスト側の内部レジスタ２５０に書き込まれたインターフェース信号のタイミング情報が、シリアルバスを介してホスト側データ転送制御装置１０からターゲット側データ転送制御装置３０にパケット転送される。そして転送されたタイミング情報は、ターゲット側の内部レジスタ３５０に書き込まれる。

このような初期設定の後、ホストデバイス５は、ホスト側の内部レジスタ２５０のポートライトレジスタにデータ（コマンド、パラメータ）を書き込む。すると、シリアルバスを介してホスト側データ転送制御装置１０からターゲット側データ転送制御装置３０に対して、データフィールドにデータが設定されたパケットが送信される。すると、インターフェース回路１１０は、ターゲット側の内部レジスタ３５０に設定されたタイミング情報に従ったタイミングで、パケットに設定されたデータの信号を含むインターフェース信号をインターフェースバスに出力する。

なお以下では説明の簡素化のために、ホスト側のデータ転送制御装置１０がターゲット側のデータ転送制御装置３０にリクエストパケットを送信する場合の本実施形態の構成及び動作を説明するが、ターゲット側のデータ転送制御装置３０がホスト側のデータ転送制御装置１０にリクエストパケットを送信する場合の構成及び動作も同様である。

２．パケットフォーマット
図２（Ａ）〜図３（Ｂ）に、本実施形態のデータ転送制御装置により転送されるパケットのフォーマット例を示す。なお、各パケットのフィールドの構成や配置は図２（Ａ）〜図３（Ｂ）の例に限定されず、種々の変形実施が可能である。即ちこれらのフィールドの一部を省略したり、他の種類のフィールドを設けてもよい。

図２（Ａ）のライトリクエストパケットは、データ（コマンド）のライトを要求するためのパケットである。このライトリクエストパケットは、応答要求、パケットタイプ、ラベル、リトライ、アドレスサイズ、規格番号、データレングス、アドレス／コマンドのフィールドを有する。またＣＰ、Ａ＋、Ａ＋サイズ、ポート番号、データ／パラメータ、ＣＲＣ（Cyclic Redundancy Check）のフィールドを有する。

図２（Ｂ）のリードリクエストパケットは、データのリードを要求するためのパケットである。このリードリクエストパケットは、図２（Ａ）のライトリクエストパケットのデータ／パラメータのフィールドに代えて、リードデータ要求サイズのフィールドを有しており、それ以外はライトリクエストパケットと同様である。

図３（Ａ）のレスポンスパケットは、図２（Ｂ）のリードリクエストパケットに対してそのレスポンスを返すためのパケットである。このレスポンスパケットでは、データ／パラメータのフィールドに、レスポンスとして返されるデータ／パラメータが設定（挿入）される。

図３（Ｂ）のアクノリッジパケット（ハンドシェークパケット）は、アクノリッジメント（ＡＣＫ）やネガティブアクノリッジメント（ＮＡＣＫ）を送信するためのパケットである。このアクノリッジパケットには、データ／パラメータのフィールドは設けられていない。

リクエストパケット（ライトリクエストパケット、リードリクエストパケット）が有する応答要求フィールドは、アクノリッジパケット（ＡＣＫ、ＮＡＣＫ）によるハンドシェーク転送を行うか否かを通知するためのフィールドである。例えば応答要求フィールドの応答要求値（応答要求フラグ）が「０」である場合にはアクノリッジパケットが不要であることを示し、「１」である場合にはアクノリッジパケットが必要であることを示す。

パケットタイプフィールドはパケットのタイプを通知するためのフィールドである。本実施形態ではパケットのタイプとして、ライトリクエストパケット、リードリクエストパケット、レスポンスパケット、アクノリッジパケットなどが用意されている。ラベルフィールドは、現在のトランザクションを他のトランザクションと識別するためのラベルを設定するためのフィールドである。リトライフィールドは、現在のトランザクションがリトライを行っているか否かを示すためのフィールドである。アドレスサイズフィールドは、アドレス／コマンドフィールドに設定されるアドレス（コマンド）のサイズを通知するためのフィールドである。

データレングスフィールドは、データレングスを通知するためのフィールドである。このデータレングスは例えばＣＰからＣＲＣ１までのバイト数を示す（データレングス＝サブヘッダ＋転送データ＋ＣＲＣ）。アドレス／コマンドフィールドは、アドレス（コマンド）を通知するためのフィールドである。ＣＰフィールドはデータのパケット分割を指示するためのフィールドである。Ａ＋フィールドはアドレス自動更新モードを設定するためのフィールドであり、Ａ＋サイズフィールドはアドレスの自動更新サイズ（自動更新回数）を設定するためのフィールドである。ポート番号フィールドは、パケットの宛先であるポート番号（トランザクションの実行先）を指示するためのフィールドである。データ／パラメータフィールドはライトデータ（パラメータ）を設定（挿入）するためのフィールドである。リードデータ要求サイズフィールドは、レスポンスパケットにより返信されるデータのデータレングスを指定するためのフィールドである。ＣＲＣフィールドは、パケットのヘッダ及びデータのエラーチェックのためのフィールドである。例えばＣＲＣの生成多項式としては、Ｇ（Ｘ）＝Ｘ¹⁶＋Ｘ¹²＋Ｘ⁵＋１などの標準的な式（アルゴリズム）を用いることができる。

レスポンスパケットのデータ／パラメータフィールドは、リードリクエストパケットにより要求されたリードデータを設定（挿入）するためのフィールドである。例えばリードリクエストパケットを相手デバイスに送信すると、相手デバイスは、リードリクエストパケットに対応するリードデータをレスポンスパケットのデータ／パラメータフィールドに設定して送信する。

アクノリッジパケットの応答コードフィールドは、受信したパケットの受信状況を通知するためのフィールドである。例えば応答コード値が「Ｆ」である場合には、受信が成功したことを示し、応答コード値が「０」である場合には、受信が失敗したことを示す。

本実施形態では図２（Ａ）（Ｂ）に示すようにリクエストパケットが応答要求フィールドを有している。そしてホスト側（ターゲット側でもよい）が、応答要求フィールドに応答要求有りが設定されたリクエストパケットをターゲット側（ホスト側でもよい）に送信すると、ターゲット側はリクエストパケットに対する応答としてアクノリッジパケット（ＡＣＫ、ＮＡＣＫ）をホスト側に送信する。一方、ホスト側が、応答要求フィールドに応答要求無しが設定されたリクエストパケットをターゲット側に送信すると、ターゲット側はアクノリッジパケットをホスト側に送信しない。これにより、ストリーム転送のような効率的なデータ転送を実現できる。

なお図４（Ａ）（Ｂ）に、応答要求有りが設定された場合のトランザクションの例を示し、図４（Ｃ）に、応答要求無しが設定された場合のトランザクションの例を示す。

このように本実施形態では、リクエストパケットに応答要求フィールドを持たせている。これにより、一種類のリクエストパケットを、相手デバイスにデータを確実に転送するためのハンドシェーク転送を行うタイプのパケットと、ストリームデータのように信頼性を犠牲にしても等時性を保ったデータ転送を行うタイプのパケットとに使い分けて使用することが可能になる。即ち同一フィールド構成のリクエストパケットを、応答要求フィールドを書き換えることで、非同期転送パケットのように使用したり、アイソクロナス転送パケットのように使用したりすることができる。これにより、パケットの種類を減らしながらも、種々の状況に対応できるようになり、少ない種類のパケットで効率的なデータ転送を実現できる。

また本実施形態によれば、応答要求フィールドに応答要求無しの設定がなされたリクエストパケットを送信した場合には、相手側からの応答を待つ必要がなく、送信側はどのようなタイミングでリクエストパケットを送信してもよいようになる。これにより送信側は、ストリームデータのリクエストパケットを自由なタイミングで生成して送信できるようになり、少ない種類のパケットで効率的なデータ転送を実現できる。

３．データ転送制御装置の構成例
図１のターゲット側のデータ転送制御装置３０（リンクコントローラ１００）には、ホスト側から送信されたパケットを書き込むための受信用のパケットバッファが設けられる。ところがこの受信用のパケットバッファがいわゆるシングルバッファ構成である場合には、次のような問題があることが判明した。

即ち受信用のパケットバッファがシングルバッファ構成であると、ホスト側から受信したパケットがパケットバッファに全て書き込まれ、ＣＲＣチェックなどのパケット解析が全て終了した後に、受信パケットを後段（アプリケーション層等）に送出することになる。そしてパケット（データ）の全てが後段に送られた後に、次のパケットの受信を開始して、受信用のパケットバッファに書き込む必要があった。

従って、ホスト側（送信側）は、パケットの送信後、次のパケットの送信開始までの期間、ターゲット側（受信側）の受信用パケットバッファがエンプティーになるのを待つ必要があった。このためホスト側は、連続的にパケットをターゲット側に送信することができなかった。特に表示パネル７に動画を表示する場合には、動画に途切れが生じないようにホスト側はターゲット側に対して間断なくパケットを送信する必要がある。しかしながらターゲット側の受信用パケットがシングルバッファ構成であると、このような間断の無いパケット転送（ストリーム転送）を実現することが困難になる。

以上のような課題を解決する本実施形態のデータ転送制御装置の構成例を図５に示す。なお図５の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図５とは異なる他の回路ブロックを追加してもよい。またパケットバッファ３０１、３０２、切り替え回路３０３、パケット検出回路３１２等は、リンクコントローラ１００の内部に設けてもよいし、外部に設けてもよい。

図５において、物理層のアナログ回路を含むトランシーバ４０は、シリアルバスの差動信号線を介してホスト側のデータ転送制御装置１０から送信されたパケット（データ）を受信する。またシリアルバスの差動信号線を介してホスト側のデータ転送制御装置１０に対してパケットを送信する。

パケットバッファ３０１、３０２（第１、第２のパケットバッファ）は、シリアルバスを介して受信したパケットが書き込まれるバッファ（受信用パケットバッファ）である。即ちシリアルバスを介して受信したパケットは、トランシーバ４０から切り替え回路３０３を介して入力され、パケットバッファ３０１又は３０２に書き込まれる。これらのパケットバッファ３０１、３０２は例えばＦＩＦＯ（First In First Out）により構成できる。なおパケットバッファ３０１、３０２をリングバッファ構造とすることも可能である。

切り替え回路３０３は、受信したパケットの書き込み先の切り替え制御を行う。即ち受信したパケットを、パケットバッファ３０１、３０２のいずれに書き込むかを切り替える。

マルチプレクサ３０６は、パケットバッファ３０１、３０２のいずれかの出力を選択する。例えばパケットバッファ３０１に書き込まれた情報を出力する場合にはパケットバッファ３０１の出力を選択し、パケットバッファ３０２に書き込まれた情報を出力する場合にはパケットバッファ３０２の出力を選択する。

パケット解析回路３１０は、シリアルバスを介して受信したパケットの解析を行う。具体的には受信したパケットのヘッダとデータを分離して、ヘッダを抽出する。そして応答要求フィールドを解析して、応答要求が必要か否かを判断したり、パケットタイプフィールドを解析して、受信したパケットのタイプ（ライトリクエストパケット、リードリクエストパケット等）を判断する。またアドレスサイズフィールドを解析して、アドレス／コマンドフィールドに設定されるアドレスのサイズを判断する。

パケット検出回路３１２は、パケット解析回路３１０から受信パケットの解析結果を受ける。そして解析結果に基づいて、そのパケットの受信終了（終了位置）を検出する。具体的には図６（Ａ）に示すように、パケットのヘッダに設定されるデータレングスに基づいてパケット（第Ｋのパケット）の受信終了を検出する。即ち図２（Ａ）（Ｂ）のＣＲＣ１の最後を検出する。このパケット検出回路３１２は、データレングスに基づいてカウント処理を行うバイトカウンタなどにより実現できる。なお図６（Ｂ）に示すようにパケット検出回路３１２が、パケット（第Ｋ＋１のパケット）の受信開始（開始位置）を検出するようにしてもよい。即ち図２（Ａ）（Ｂ）の応答要求フィールドの最初を検出するようにしてもよい。

トランザクションコントローラ３３０は、データ転送のトランザクション層に関する処理を行う。具体的には、リクエストパケット、レスポンスパケット、アクノリッジパケット等のパケットの転送制御を行い、複数のパケットにより構成されるトランザクションを制御する。またトランザクションコントローラ３３０は、リンクコントローラ１００内の各回路ブロックの全体的な制御を行う。

インターフェース回路１１０が含む信号ジェネレータ１１２は、リンクコントローラ１００からのデータや、インターフェース情報（タイミング情報）などに基づいて、インターフェース信号（例えばＭＰＵインターフェース信号）を生成する。そして生成されたインターフェース信号はインターフェースバスを介して表示ドライバ６に出力される。

本実施形態ではパケットバッファ３０１、３０２がいわゆるダブルバッファ構成になっている。具体的には図６（Ａ）に示すように切り替え回路３０３は、パケットバッファ３０１、３０２の一方に第Ｋ（Ｋは整数）のパケットが書き込まれ、第Ｋのパケットの受信終了がパケット検出回路３１２により検出されると、第Ｋ＋１のパケットの書き込み先を他方のパケットバッファに切り替える。例えばパケットバッファ３０１に第１のパケットが書き込まれ、第１のパケットの受信終了が検出されると、次に受信した第２のパケットの書き込み先を、パケットバッファ３０２に切り替える。またパケットバッファ３０２に第２のパケットが書き込まれ、第２のパケットの受信終了が検出されると、次に受信した第３のパケットの書き込み先を、パケットバッファ３０１に切り替える。

なお図６（Ｂ）に示すように、パケットバッファ３０１、３０２の一方に第Ｋのパケットが書き込まれ、次の第Ｋ＋１のパケットの受信開始が検出された場合に、第Ｋ＋１のパケットの書き込み先を他方のパケットバッファに切り替えるようにしてもよい。例えばパケットバッファ３０１に第１のパケットが書き込まれ、次の第２のパケットの受信開始が検出されると、第２のパケットの書き込み先を、パケットバッファ３０２に切り替える。またパケットバッファ３０２に第２のパケットが書き込まれ、次の第３のパケットの受信開始が検出されると、第３のパケットの書き込み先を、パケットバッファ３０１に切り替える。

以上のようにパケットバッファ３０１、３０２をダブルバッファ構成にすれば、データ転送を効率化できる。即ち受信用のパケットバッファがシングルバッファ構成である場合には、ホスト側は、受信用パケットバッファがエンプティーになるのを待つ必要があり、パケットを連続的にターゲット側に送信することができなかった。これに対して本実施形態によれば、パケットバッファ３０１、３０２がダブルバッファ構成になっているため、ホスト側は、パケットバッファがエンプティーになるのを待つ必要がなく、連続的にパケットをターゲット側に送信できる。特に表示パネル７にテレビ画像などの動画を表示する場合には、動画に途切れが生じないようにホスト側はターゲット側に対して間断なくパケットを送信する必要がある。この点、本実施形態によれば、パケットバッファ３０１、３０２がダブルバッファ構成になっているため、間断の無いパケット転送（ストリーム転送）を実現でき、表示パネル７への動画表示を容易化できる。

４．第１の変形例
図７に本実施形態の第１の変形例を示す。図７の第１の変形例では、図５の構成に付加して、パケット生成回路３２０が設けられている。このパケット生成回路３２０は、シリアルバスを介して送信するパケット（ヘッダ）の生成を行う。具体的には、送信するパケットのヘッダを生成し、ヘッダとデータを結合してパケットを組み立てる。この場合に、送信するパケットのタイプに応じたヘッダを生成する。例えばレスポンスパケットを送信する場合には図３（Ａ）に示すようなヘッダを生成し、アクノリッジパケットを送信する場合には図３（Ｂ）に示すようなヘッダを生成する。

図７の第１の変形例では、パケットバッファ３０２（第２のパケットバッファ）が送受信兼用のパケットバッファになっている。

即ちリンクコントローラ１００は、シリアルバスを介して受信したパケットがリードリクエストパケットである場合には、図８に示すように、パケットバッファ３０１を受信用パケットバッファに設定し、パケットバッファ３０２を送信用パケットバッファに設定する。そして受信したリードリクエストパケットは受信用パケットバッファ３０１に書き込まれる一方で、送信するレスポンスパケットやアクノリッジパケットは送信用パケットバッファ３０２に書き込まれる。例えば受信用パケットバッファ３０１に書き込まれたリードリクエストパケットにより要求されるデータ（パラメータ）が、レスポンスパケットのデータ／パラメータフィールドに設定（挿入）される。そしてそのレスポンスパケットが送信用パケットバッファ３０２に書き込まれて、マルチプレクサ３０４を介してトランシーバ４０に出力される。するとトランシーバは、入力されたレスポンスパケットをシリアルバスを介してホスト側に送信する。

一方、図９に示すように、リンクコントローラ１００は、受信したパケットがライトリクエストパケットである場合には、パケットバッファ３０１、３０２の両方を、切り替え回路３０３によりその書き込み先が切り替えられる受信用のパケットバッファに設定する。即ちパケットバッファ３０１、３０２をいわゆるダブルバッファ構成にする。具体的には切り替え回路３０３は、パケットバッファ３０１、３０２の一方のパケットバッファに第Ｋのパケットが書き込まれ、第Ｋのパケットの受信終了（又は第Ｋ＋１のパケットの受信開始）がパケット検出回路３１２により検出されると、第Ｋ＋１のパケットの書き込み先を一方とは異なる他方のパケットバッファに切り替える。そしてパケットバッファ３０１又は３０２に書き込まれたライトリクエストパケットに設定されたデータやコマンドは、インターフェース回路１１０を介して表示ドライバ６に出力される。

このように第１の変形例では、リクエストパケットの種類に応じてパケットバッファ３０１、３０２をシングルバッファ構成にしたり、ダブルバッファ構成にしているため、回路規模をそれほど大きくすることなく、データ転送の高効率化を図れる。

即ち受信したパケットがリードリクエストパケットである場合には、そのリードリクエストパケットに対するレスポンスパケットをホスト側に返信する必要がある。このような場合に第１の変形例では図８に示すように、パケットバッファ３０１が受信用パケットバッファに設定され、パケットバッファ３０２が送信用パケットバッファに設定される。従って、受信用パケットバッファ３０１に書き込まれたリードリクエストパケットに対応するレスポンスパケットを、送信用パケットバッファ３０２に書き込んで、ホスト側に送信することが可能になり、データ転送を効率化できる。

特に第２の変形例では、パケット解析回路３１０でのリードリクエストパケットの解析結果に基づいて、パケット生成回路３２０がそのレスポンスパケット（ヘッダ）を生成して、送信用パケットバッファ３０２に予め書き込んでおくことができる。そしてレスポンスパケットを送信すべきと判断した場合に、送信用パケットバッファ３０２に書き込まれたレスポンスパケットを即座にホスト側に送信することができる。従ってリードリクエストパケットを受信してからレスポンススパケットを送信するまでのタイムラグを短くすることが可能になり、データ転送を更に効率化できる。

一方、受信したパケットがライトリクエストパケットである場合には、そのライトリクエストパケットに対するレスポンスパケットをホスト側に返信する必要はない。従ってこの場合は図９に示すように、パケットバッファ３０１、３０２の両方を受信用パケットバッファに設定してダブルバッファ構成にする。このようにすれば、ホスト側は、パケットバッファがエンプティーになるのを待つ必要がなくなり、連続的にパケットをターゲット側に送信できる。従って、間断の無いパケット転送（ストリーム転送）を実現でき、表示パネル７への動画表示の容易化等を図れるようになる。

なお図２（Ａ）で説明したように、ライトリクエストパケットは、アクノリッジパケットによるハンドシェーク転送を行うか否かを通知するための応答要求フィールドを有している。そして図９においてホスト側から送信されるライトリクエストパケットの応答要求フィールドには、応答要求無しの応答要求値が設定されていることが望ましい。そしてリンクコントローラ１００は、シリアルバスを介して受信したパケットがライトリクエストパケットであり且つ応答要求無しの応答要求値が設定されていた場合に、パケットバッファ３０１、３０２を、切り替え回路３０３によりその書き込み先が切り替えられる受信用パケットバッファに設定する。

このようにすればリンクコントローラ１００は、応答要求無しの応答要求値が設定されたライトリクエストパケットを受信した場合に、そのライトリクエストパケットに対するアクノリッジパケットの送信を指示することなく、ライトが要求されたコマンド又はデータをインターフェース回路１１０に出力できるようになる。即ち図４（Ｃ）に示すストリーム転送のようなパケット転送を行えるようになり、効率的なデータ転送を実現できる。

なお切り替え回路３０３は、受信したパケットにエラーが検出された場合には、受信したパケットの書き込み先の切り替えをキャンセルするようにしてもよい。このようにすれば無駄な切り替え制御が行われないようになり、処理を効率化できる。

５．垂直同期信号による非表示期間の通知
図１０（Ａ）に示すように、ＬＣＤなどの表示パネル７を駆動する表示ドライバ６には、垂直同期信号ＶＣＩＮを出力するものがある。このＶＣＩＮを用いることで、表示ドライバ６は、表示パネル７の非表示期間（垂直同期期間）をホスト側に知らせることができる。

このような垂直同期信号ＶＣＩＮが出力された場合に、図１０（Ａ）の第１の比較例では、ターゲット側のデータ転送制御装置３０がこのＶＣＩＮを受け、割り込み信号ＴＧＩＮＴをホスト側のデータ転送制御装置１０に出力する。そしてホスト側のデータ転送制御装置１０は、ＴＧＩＮＴを受けると、割り込み信号ＩＮＴをホストデバイス５に出力する。こうすることで、ホストデバイス５は、表示パネル７が非表示期間であることを知ることができる。

しかしながら図１０（Ａ）の第１の比較例では、せっかく信号線の本数を少なくできるシリアルバスを使用しているのにもかかわらず、このシリアルバスとは別にＴＧＩＮＴの信号線が必要になってしまう。従って電話番号ボタンが設けられてる第１の機器部分とＬＣＤやカメラが設けられている第２の機器部分との接続部分の信号線の本数を減らすという目的の達成が不十分となる。

また、図１０（Ｂ）の第２の比較例では、ターゲット側のデータ転送制御装置３０に、垂直同期信号ＶＣＩＮのステータスをリードするためのＶＣＩＮリードレジスタ３５２を設ける。そして図１１のＡ１に示すようにホスト側は、ＶＣＩＮリードレジスタ３５２のステータスのリードを要求するリードリクエストパケットＲＲＥＱ（図２（Ｂ））を送信する。ターゲット側は、表示ドライバ６からＶＣＩＮが入力されていない場合には、図１１のＡ２に示すように、ＶＣＩＮが入力されていないことを知らせるレスポンスパケットＲＥＳＰ（図３（Ａ））をホスト側に返す。一方、表示ドライバ６からＶＣＩＮが入力された場合には、Ａ３に示すように、ＶＣＩＮが入力されたことを知らせるレスポンスパケットＲＥＳＰをホスト側に返す。するとＡ４に示すようにホスト側は、コマンドやデータが設定されたライトリクエストパケットＷＲＥＱをターゲット側に送信する。

しかしながら図１０（Ｂ）の第２の比較例では、図１１のＡ５に示すように、表示ドライバ６がＶＣＩＮを出力するまでの期間、ホストデバイス５は、ＶＣＩＮリードレジスタ３５２のステータスを常時ポーリングして監視しなければならない。このためホストデバイス５は、この期間の間、本来行うべき処理（電子機器の全体制御、ベースバンドエンジンとしての処理）を実行できなくなり、ホストデバイス５の処理に支障が生じてしまう。

６．第２の変形例
図１２に、以上のような課題を解決できる第２の変形例の手法を示す。即ち図１２のＢ１に示すようにホスト側が、ＶＣＩＮのステータスのリードを要求するリードリクエストパケットＲＲＥＱを送信すると、ターゲット側（データ転送制御装置３０）は、直ぐにはＲＲＥＱに対するレスポンスパケットＲＥＳＰを返さない。そして表示ドライバ６から入力される垂直同期信号ＶＣＩＮの検出動作を行う。そして図１２のＢ２に示すように、表示ドライバ６からのＶＣＩＮが検出されると検出信号ＶＤＥＴがアクティブになる。そしてＶＤＥＴがアクティブになると、Ｂ３に示すようにターゲット側は、Ｂ１に示すリードリクエストパケットＲＲＥＱに対するレスポンスパケットＲＥＳＰをホスト側に送信する。なお、レスポンスパケットＲＥＳＰを送信する代わりに、アクノリッジパケットを送信するようにしてもよい。

図１２のＢ３に示すレスポンスパケットＲＥＳＰを受信したホスト側は、Ｂ４に示すように、コマンドやデータが設定されたライトリクエストパケットＷＲＥＱをターゲット側に送信する。すると、ターゲット側は、このライトリクエストパケットＷＲＥＱに設定されたコマンドやデータを、表示ドライバ６に対して出力する。こうすることで、表示パネル７の非表示期間に、コマンドやデータを表示ドライバ６に転送できるようになる。従ってコマンドやデータの転送が表示パネル７の表示動作に悪影響を及ぼすのを防止できる。

図１３に、図１２の手法を実現できる本実施形態の第２の変形例の構成を示す。図１３の第２の変形例では、図７の第１の変形例の構成に付加して、転送回路３４０、内部レジスタ３５０、信号検出回路３６０が設けられている。なおこれらの回路は、リンクコントローラ１００の内部に設けてもよいし、外部に設けてもよい。

転送回路３４０はリンクコントローラ１００内での情報の転送を制御する。具体的にはパケットバッファ３０１に書き込まれた情報を、インターフェース回路１１０に転送したり、内部レジスタ３５０に転送する。またインターフェース回路１１０からの情報や、内部レジスタ３５０からの情報を、パケットバッファ３０２に転送する。

内部レジスタ３５０は各種の制御レジスタやステータスレジスタを含む。また内部レジスタ３５０は、インターフェース回路１１０から出力されるインターフェース信号の信号形式（出力フォーマット）を規定するためのインターフェース情報などを記憶する。

内部レジスタ３５０が含むＶＣＩＮリードレジスタ３５２（ダミーレジスタ）は、表示ドライバ６からの垂直同期信号ＶＣＩＮのステータスをリードするためのレジスタである。第２の変形例では、ＶＣＩＮのステータスのリードを要求するリードリクエストパケットをホスト側から受信した場合に、そのリードリクエストパケット（図２（Ｂ））に対するレスポンスパケット（図３（Ａ））を直ぐには返信しないようにする。そして信号検出回路３６０から検出信号ＶＤＥＴが出力されるのをウェイトし、ＶＤＥＴが出力されたことを条件に、リードリクエストパケットに対するレスポンスパケット（又はアクノリッジパケット）をシリアルバスを介してホスト側に送信する。

内部レジスタ３５０が含むエッジ設定レジスタ３５４は、ＶＣＩＮの立ち上がりエッジ又は立ち下がりエッジのいずれのエッジを検出するかを設定するためのレジスタである。

信号検出回路３６０は、表示パネルの非表示期間を通知するための垂直同期信号ＶＣＩＮが表示ドライバ６から入力された場合に、ＶＣＩＮを検出し、検出信号ＶＤＥＴを出力する回路である。この場合に信号検出回路３６０は、エッジ設定レジスタ３５４への設定（ＶＣＩＮのエッジ極性の設定）に従って、ＶＣＩＮの検出を行う。例えばエッジ設定レジスタ３５４に立ち上がりエッジ検出が設定されていた場合には、ＶＣＩＮの立ち上がりエッジが検出されたことを条件に、ＶＤＥＴを出力する。一方、エッジ設定レジスタ３５４に立ち下がりエッジ検出が設定されていた場合には、ＶＣＩＮの立ち下がりエッジが検出されたことを条件に、ＶＤＥＴを出力する。例えば図１２のＢ２の場合には、エッジ設定レジスタ３５４に立ち下がりエッジ検出が設定されているため、ＶＣＩＮの立ち下がりエッジで、検出信号ＶＤＥＴがアクティブになっている。表示ドライバの種類によっては、ローアクティブ（負論理）のＶＣＩＮを出力するものや、ハイアクティブ（正論理）のＶＣＩＮを出力するものがある。エッジ設定レジスタ３５４を設ければ、このような種々の表示ドライバに対応できるようになる。

次に図１４〜図１８を用いて第２の変形例の動作について説明する。図１４に示すように、ホスト側からリードリクエストパケットを受信すると、受信したリードリクエストパケットがマルチプレクサ３０４、切り替え回路３０３を介して受信用のパケットバッファ３０１に書き込まれる。またパケット解析回路３１０は、受信したリードリクエストパケットの解析を行う。

そして受信したリードリクエストパケットが、垂直同期信号ＶＣＩＮのステータスのリードを要求するパケット（ＶＣＩＮリードレジスタ３５２のリードを要求するパケット）であった時には、ＶＣＩＮリードレジスタ３５２のリード動作（ダミーリード）が行われる。この場合に図１０（Ｂ）、図１１の第２の比較例では、ＶＣＩＮリードレジスタ３５２のステータスを返信するためのレスポンスパケットを直ぐに返信していた。これに対して第２の変形例では、直ぐにはレスポンスパケットを返信せずに、信号検出回路３６０からＶＣＩＮの検出信号ＶＤＥＴが出力されるのをウェイトする。

この場合にパケット生成回路３２０（ヘッダ生成回路）は、ＶＣＩＮのステータスのリードを要求するリードリクエストパケットを受信すると、そのリードリクエストパケットに対するレスポンスパケット（アクノリッジパケット）のヘッダを予め生成して用意しておく。具体的には図１５に示すように、リードリクエストパケットに対するレスポンスパケット（アクノリッジパケット）を予め生成しておき、送信用のパケットバッファ３０２に予め書き込んでおく。このようにレスポンスパケット（アクノリッジパケット）を予め用意しておけば、ＶＣＩＮの検出時に即座にレスポンスパケットを返信することが可能になり、パケット転送の効率化を図れる。即ちＶＣＩＮが検出されてからレスポンスパケットが返信されるまでのタイムラグを短くできるため、表示パネル７が非表示期間であることを、短い時間でホスト側に伝達できるようになる。

そして図１６に示すように、表示パネル７が非表示期間になり、表示ドライバ６が垂直同期信号ＶＣＩＮを出力すると、信号検出回路３６０がこのＶＣＩＮを検出して、検出信号ＶＤＥＴを出力する（図１２のＢ２参照）。するとリンクコントローラ１００（トランザクションコントローラ３３０）は、リードリクエストパケットに対するレスポンスパケット（アクノリッジパケット）をシリアルバスを介して送信する処理を行う（図１２のＢ３参照）。つまりトランシーバ４０に対してレスポンスパケットの情報を出力して、レスポンスパケットの送信を指示する。

また、パケット生成回路３２０がレスポンスパケット（アクノリッジパケット）を予め生成して送信用のパケットバッファ３０２に書き込んでいる場合には、書き込まれていたレスポンスパケット（アクノリッジパケット）をパケットバッファ３０２から読み出して、シリアルバスを介して送信する処理を行う。これにより、ＶＣＩＮが検出されてからレスポンスパケットが返信されるまでのタイムラグを短くできるようになる。

レスポンスパケットを受信したホスト側は、表示パネル７が非表示期間であることを認識する。そして非表示期間中にコマンド又はデータ（パラメータ）を表示ドライバ６のレジスタやＲＡＭに書き込むために、図１７に示すようにコマンド又はデータのライトを要求するライトリクエストパケットをシリアルバスを介して送信する。即ちコマンドがアドレス／コマンドフィールドに設定（挿入）されたライトリクエストパケットや、データがデータ／パラメータフィールドに設定されたライトリクエストパケットを送信する（図１２のＢ４参照）。

リンクコントローラ１００は、このようにレスポンスパケット（アクノリッジパケット）がシリアルバスを介して送信された後にコマンド又はデータのライトを要求するライトリクエストパケットを受信すると、図１７に示すように、ライトが要求されたコマンド又はデータ（パラメータ）をインターフェース回路１１０に出力する。即ちマルチプレクサ３０４を介して受信用のパケットバッファ３０１に書き込まれたライトリクエストパケットから、そのライトリクエストパケットに設定されているコマンド又はデータを抽出して、インターフェース回路１１０に出力する。

するとインターフェース回路１１０は、リンクコントローラ１００から出力されたコマンド又はデータを、インターフェースバスを介して表示ドライバ６に出力する。図１８に、この場合のインターフェースバスの信号波形例を示す。

図１８において、ＣＳ信号がローレベルである場合には表示ドライバ６がチップセレクトされる。そしてＡ０信号がローレベルである場合には、ＤＡＴＡ＿Ｏ信号はコマンドであると表示ドライバ６に認識され、Ａ０信号がハイレベルである場合には、ＤＡＴＡ＿Ｏ信号はデータ（コマンドのパラメータ）であると認識される。そしてＷＲ信号がローレベルである場合に、ＤＡＴＡ＿Ｏのコマンド又はデータが表示ドライバ６に書き込まれる。

このようにすることで、ホスト側からのコマンドやデータを、表示パネル７の非表示期間中に表示ドライバ６のレジスタやＲＡＭに書き込むことが可能になる。これにより、コマンドやデータの書き込み動作が、表示パネル７の表示動作に悪影響を及ぼす事態を防止できる。

なお図１７においてホスト側から送信されるライトリクエストパケットの応答要求フィールドには、応答要求無しの応答要求値が設定されていることが望ましい。このようにすればリンクコントローラ１００は、ライトリクエストパケットに対するアクノリッジパケットの送信を指示することなく、ライトが要求されたコマンド又はデータをインターフェース回路１１０に出力できるようになり、効率的なデータ転送を実現できる。

特に表示パネル７の非表示期間が短い場合には、この短い期間内にコマンドやデータを表示ドライバ６に書き込む必要がある。この点、第２の変形例では、ライトリクエストパケットに応答要求無しの応答要求値が設定されており、ホスト側は、アクノリッジパケットの返信を待つ必要がない。従って図１２のＢ４に示すように、ホスト側は、多くのライトリクエストパケットを短い期間で送信することができる。従って、表示パネル７の非表示期間が短い場合であっても、この短い期間内にコマンドやデータを表示ドライバ６に適正に書き込むことが可能になる。

７．差動信号によるデータ転送方式
次に図１９を用いて本実施形態のシリアル転送手法について説明する。図１９においてＤＴＯ＋、ＤＴＯ−はホスト側（データ転送制御装置１０）がターゲット側（データ転送制御装置３０）に出力するデータ（ＯＵＴデータ）である。ＣＬＫ＋、ＣＬＫ−は、ホスト側がターゲット側に供給するクロックである。ホスト側はＣＬＫ＋／−のエッジ（例えば立ち上がりエッジ。立ち下がりエッジでもよい）に同期してＤＴＯ＋／−を出力する。従ってターゲット側は、ＣＬＫ＋／−を用いてＤＴＯ＋／−をサンプリングして取り込むことができる。更に図１９では、ターゲット側はホスト側から供給されたクロックＣＬＫ＋／−に基づいて動作する。即ちＣＬＫ＋／−はターゲット側のシステムクロックになる。このためＰＬＬ（Phase Locked Loop）回路１２は（広義にはクロック生成回路）はホスト側に設けられ、ターゲット側には設けられていない。

ＤＴＩ＋、ＤＴＩ−はターゲット側がホスト側に出力するデータ（ＩＮデータ）である。ＳＴＢ＋、ＳＴＢ−は、ターゲット側がホスト側に供給するストローブ（広義にはクロック）である。ターゲット側はホスト側から供給されたＣＬＫ＋／−に基づいてＳＴＢ＋／−を生成して出力する。そしてターゲット側はＳＴＢ＋／−のエッジ（例えば立ち上がりエッジ。立ち下がりエッジでもよい）に同期してＤＴＩ＋／−を出力する。従ってホスト側は、ＳＴＢ＋／−を用いてＤＴＩ＋／−をサンプリングして取り込むことができる。

ＤＴＯ＋／−、ＣＬＫ＋／−、ＤＴＩ＋／−、ＳＴＢ＋／−の各々は、トランスミッタ回路（ドライバ回路）がこれらの各々に対応する差動信号線（Differential Signal Lines）を例えば電流駆動（又は電圧駆動）することにより送信される。なお、より高速な転送を実現するためには、ＤＴＯ＋／−、ＤＴＩ＋／−の各差動信号線を２ペア以上設ければよい。

ホスト側のトランシーバ２０は、ＯＵＴ転送用（広義にはデータ転送用）、クロック転送用のトランスミッタ回路２２、２４や、ＩＮ転送用（広義にはデータ転送用）、ストローブ転送用（広義にはクロック転送用）のレシーバ回路２６、２８を含む。ターゲット側のトランシーバ４０は、ＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４や、ＩＮ転送用、ストローブ転送用のトランスミッタ回路４６、４８を含む。なおこれらの回路ブロックの一部を含まない構成としてもよい。

ＯＵＴ転送用、クロック転送用のトランスミッタ回路２２、２４は、各々、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線を電流駆動することでＤＴＯ＋／−、ＣＬＫ＋／−を送信する。ＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４は、各々、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号（第１、第２の電圧信号）の比較処理（差動増幅処理）を行うことで、ＤＴＯ＋／−、ＣＬＫ＋／−を受信する。

ＩＮ転送用、クロック転送用のトランスミッタ回路４６、４８は、各々、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線を電流駆動することでＤＴＩ＋／−、ＳＴＢ＋／−を送信する。ＩＮ転送用、ストローブ転送用のレシーバ回路２６、２８は、各々、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号（第１、第２の電圧信号）の比較処理（差動増幅処理）を行うことで、ＤＴＩ＋／−、ＳＴＢ＋／−を受信する。

８．電子機器
図２０に本実施形態の電子機器の構成例を示す。この電子機器は本実施形態で説明したデータ転送制御装置５０２、５１２、５１４、５２０、５３０を含む。またベースバンドエンジン５００（広義には通信デバイス）、アプリケーションエンジン５１０（広義にはプロセッサ）、カメラ５４０（広義には撮像デバイス）、或いはＬＣＤ５５０（広義には表示デバイス）を含む。なおこれらの一部を省略する構成としてもよい。この構成によればカメラ機能とＬＣＤ（Liquid Crystal Display）の表示機能を有する携帯電話などを実現できる。但し本実施形態の電子機器は携帯電話には限定されず、デジタルカメラ、ＰＤＡ、電子手帳、電子辞書、或いは携帯型情報端末など種々の電子機器に適用できる。

図２０に示すようにベースバンドエンジン５００に設けられたホスト側のデータ転送制御装置５０２と、アプリケーションエンジン５１０（グラフィックエンジン）に設けられたターゲット側のデータ転送制御装置５１２との間で、本実施形態で説明したシリアル転送が行われる。またアプリケーションエンジン５１０に設けられたホスト側のデータ転送制御装置５１４と、カメラインターフェース回路５２２を含むデータ転送制御装置５２０や、ＬＣＤインターフェース回路５３２を含むデータ転送制御装置５３０との間でも、本実施形態で説明したシリアル転送が行われる。なおベースバンドエンジン５００とアプリケーションエンジン５１０を同一のハードウェア（ＣＰＵ等）で実現してもよい。

図２０の構成によれば、従来の電子機器に比べて、ＥＭＩノイズを低減できる。またデータ転送制御装置の小規模化、省電力化を実現することで、電子機器の更なる省電力化を図れる。また電子機器が携帯電話である場合には、携帯電話の接続部分（ヒンジ部分）に通る信号線をシリアル信号線にすることが可能になり、実装の容易化を図れる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（デバイス、相手デバイス等）と共に記載された用語（表示ドライバ、ホスト側データ転送制御装置等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。

またデータ転送制御装置や電子機器の構成や動作も本実施形態で説明した構成や動作に限定に限定されず、種々の変形実施が可能である。またライトリクエストパケット等の各パケットのフォーマットも図２（Ａ）〜図３（Ｂ）で説明したものに限定されない。また垂直同期信号、検出信号、インターフェース信号等の信号波形も本実施形態で説明されものに限定されない。

本実施形態のデータ転送制御装置及びそのシステム構成例。 図２（Ａ）（Ｂ）はパケットのフォーマット例。 図３（Ａ）（Ｂ）はパケットのフォーマット例。 図４（Ａ）〜（Ｃ）は応答要求に関するトランザクション例。 本実施形態のデータ転送制御装置の構成例。 図６（Ａ）（Ｂ）はパケットの受信終了、受信開始の検出手法の説明図。 本実施形態の第１の変形例。 本実施形態の第１の変形例の動作説明図。 本実施形態の第１の変形例の動作説明図。 図１０（Ａ）（Ｂ）は比較例の説明図。 比較例の説明図。 本実施形態の第２の変形例の手法の説明図。 本実施形態の第２の変形例。 本実施形態の第２の変形例の動作説明図。 本実施形態の第２の変形例の動作説明図。 本実施形態の第２の変形例の動作説明図。 本実施形態の第２の変形例の動作説明図。 ＭＰＵインターフェース信号の波形例。 本実施形態のシリアル転送の説明図。 電子機器の構成例。

符号の説明

５ ホストデバイス、６ 表示ドライバ、７ 表示パネル、
１０ データ転送制御装置（ホスト側）、２０ トランシーバ、
３０ データ転送制御装置（ターゲット側）、４０ トランシーバ、
９０、１００ リンクコントローラ、９２、１１０ インターフェース回路、
２５０ 内部レジスタ、３０１、３０２ パケットバッファ、３０３ 切り替え回路、
３０４、３０６ マルチプレクサ、３１０ パケット解析回路、
３１２ パケット検出回路、３２０ パケット生成回路、
３３０ トランザクションコントローラ、３４０ 転送回路、３５０ 内部レジスタ、
３５２ ＶＣＩＮリードレジスタ、３５４ エッジ設定レジスタ、
３６０ 信号検出回路

Claims (13)

1. データ転送を制御するデータ転送制御装置であって、
   シリアルバスを介して受信したパケットの解析を行うリンクコントローラと、
   受信したパケットの解析結果に基づいて、パケットの受信終了又は受信開始を検出するパケット検出回路と、
   前記シリアルバスを介して受信したパケットが書き込まれる第１、第２のパケットバッファと、
   受信したパケットの書き込み先の切り替え制御を行う切り替え回路とを含み、
   前記切り替え回路は、
   前記第１、第２のパケットバッファの一方のパケットバッファに第Ｋのパケットが書き込まれ、前記第Ｋのパケットの受信終了又は次の第Ｋ＋１のパケットの受信開始が検出された場合には、前記第Ｋ＋１のパケットの書き込み先を前記一方とは異なる他方のパケットバッファに切り替えることを特徴とするデータ転送制御装置。
2. 請求項１において、
   前記リンクコントローラは、
   前記シリアルバスを介して受信したパケットがリードリクエストパケットである場合には、前記第１のパケットバッファを受信用パケットバッファに設定し、前記第２のパケットバッファを送信用パケットバッファに設定し、
   前記シリアルバスを介して受信したパケットがライトリクエストパケットである場合には、前記第１、第２のパケットバッファを、前記切り替え回路によりその書き込み先が切り替えられる受信用パケットバッファに設定することを特徴とするデータ転送制御装置。
3. 請求項２において、
   前記ライトリクエストパケットが、アクノリッジパケットによるハンドシェーク転送を行うか否かを通知するための応答要求フィールドを有し、
   前記リンクコントローラは、
   前記シリアルバスを介して受信したパケットがライトリクエストパケットであり且つ前記応答要求フィールドに応答要求無しの応答要求値が設定されていた場合に、前記第１、第２のパケットバッファを、前記切り替え回路によりその書き込み先が切り替えられる受信用パケットバッファに設定することを特徴とするデータ転送制御装置。
4. 請求項１乃至３のいずれかにおいて、
   インターフェースバスを介して接続される表示ドライバとの間のインターフェース処理を行うインターフェース回路と、
   表示パネルの非表示期間を通知するための垂直同期信号が前記表示ドライバから入力された場合に、前記垂直同期信号を検出し、検出信号を出力する信号検出回路とを含み、
   前記リンクコントローラは、
   前記垂直同期信号のステータスのリードを要求するリードリクエストパケットを受信した場合に、前記第１のパケットバッファを受信用パケットバッファに設定し、前記第２のパケットバッファを送信用パケットバッファに設定すると共に、
   前記信号検出回路から前記検出信号が出力されるのをウェイトし、前記信号検出回路から前記検出信号が出力されたことを条件に、前記リードリクエストパケットに対するレスポンスパケット又はアクノリッジパケットを、送信用パケットバッファである前記第２のパケットバッファから読み出して、前記シリアルバスを介して送信する処理を行うことを特徴とするデータ転送制御装置。
5. 請求項４において、
   前記リンクコントローラは、
   前記リードリクエストパケットを受信した場合に、前記リードリクエストパケットに対する前記レスポンスパケット又は前記アクノリッジパケットを生成して、送信用パケットバッファである前記第２のパケットバッファに書き込み、
   前記信号検出回路から前記検出信号が出力されたことを条件に、前記第２のパケットバッファに書き込まれた前記レスポンスパケット又は前記アクノリッジパケットを前記第２のパケットバッファから読み出して、前記シリアルバスを介して送信する処理を行うことを特徴とするデータ転送制御装置。
6. 請求項４又は５において、
   前記リンクコントローラは、
   前記レスポンスパケット又は前記アクノリッジパケットが前記シリアルバスを介して送信された後に、コマンド又はデータのライトを要求するライトリクエストパケットを受信した場合には、前記第１、第２のパケットバッファを、前記切り替え回路によりその書き込み先が切り替えられる受信用パケットバッファに設定すると共に、ライトが要求された前記コマンド又は前記データを、前記第１、第２のパケットバッファのいずれかを介して前記インターフェース回路に出力し、
   前記インターフェース回路は、
   前記リンクコントローラから出力された前記コマンド又は前記データを、前記インターフェースバスを介して前記表示ドライバに出力することを特徴とするデータ転送制御装置。
7. 請求項６において、
   前記ライトリクエストパケットは、アクノリッジパケットによるハンドシェーク転送を行うか否かを通知するための応答要求フィールドを有し、前記応答要求フィールドには応答要求無しの応答要求値が設定されており、
   前記リンクコントローラは、
   応答要求無しの応答要求値が設定された前記ライトリクエストパケットを受信した場合に、前記ライトリクエストパケットに対するアクノリッジパケットの送信を指示することなく、ライトが要求された前記コマンド又は前記データを前記インターフェース回路に出力することを特徴とするデータ転送制御装置。
8. 請求項４乃至７のいずれかにおいて、
   前記垂直同期信号の立ち上がりエッジ又は立ち下がりエッジのいずれのエッジを検出するかを設定するためのエッジ設定レジスタを含み、
   前記信号検出回路は、
   前記エッジ設定レジスタに立ち上がりエッジの検出が設定されていた場合には、前記垂直同期信号の立ち上がりエッジが検出されたことを条件に、前記検出信号を出力し、前記エッジ設定レジスタに立ち下がりエッジの検出が設定されていた場合には、前記垂直同期信号の立ち下がりエッジが検出されたことを条件に、前記検出信号を出力することを特徴とするデータ転送制御装置。
9. 請求項４乃至８のいずれかにおいて、
   前記垂直同期信号のステータスをリードするためのリードレジスタを含み、
   前記垂直同期信号のステータスのリードを要求する前記リードリクエストパケットは、前記リードレジスタのリードを要求するパケットであることを特徴とするデータ転送制御装置。
10. 請求項４乃至９のいずれかにおいて、
    前記インターフェース回路は、ＭＰＵインターフェース用のインターフェース信号を生成するＭＰＵインターフェース回路であることを特徴とするデータ転送制御装置。
11. 請求項１乃至１０のいずれかにおいて、
    前記パケット検出回路は、
    パケットのヘッダに設定されるデータレングスに基づいて、パケットの受信終了を検出することを特徴とするデータ転送制御装置。
12. 請求項１乃至１１のいずれかにおいて、
    前記シリアルバスの差動信号線を用いて、ホスト側データ転送制御装置との間でパケットの送受信を行うトランシーバを含むことを特徴とするデータ転送制御装置。
13. 請求項１乃至１２のいずれかに記載のデータ転送制御装置と、
    前記インターフェースバスを介して前記データ転送制御装置に接続される前記表示ドライバとを含むことを特徴とする電子機器。

Images