JPH11161466A - データ転送制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 データ転送要求処理の滞りを少なくできるデ
ータ転送制御装置を提供する。 【解決手段】 選択部９は、その一つの入力端が前記の
データカウント部５のカウント出力部に接続され、他の
一つの入力端が前記減算器７の出力部に接続されてお
り、メモリサイズと有効データ数のいずれかを選択して
出力する。比較器８は、その一つの入力端が前記の選択
部９の出力部に接続され、他の一つの入力端が前記パケ
ットサイズ検出部４の出力部に接続されており、パケッ
トサイズとメモリサイズ若しくは有効データ数との比較
を行い、その比較結果を書込制御部３及び読出制御部１
に出力するようになっている。書込制御部３は、受信デ
ータのパケットサイズがメモリ残存量よりも大きけれ
ば、Busy信号を出すことになり、以下であれば、メモリ
２ａへの受信データの転送処理を行うことになる。これ
により、オーバーフローを未然に防止することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、先入れ先だしメモ
リ（ＦＩＦＯ）を用いる場合のデータ転送制御装置に関
する。

【０００２】

【従来の技術】特公平３−７５９０６号公報には、ＦＩ
ＦＯの使用効率を向上させたバッファメモリ制御装置が
開示されている。この装置は、バッファメモリの読出−
書込指令に応じてカウンタの計数値をアップダウンして
バッファメモリ内のデータ量が一定値以下になったとき
に、データ転送要求信号を出力するものであり、且つ、
インターリーブ構成の主記憶装置に対応できるように、
カウンタの計数値をインターリーブ段数分、加算できる
ようにしたものである。

【０００３】特公平７−７８７８１号公報には、転送用
バッファを使用してデータ転送を行う場合の情報伝送方
法が開示されている。この方法は、データ転送において
転送用バッファの状況を取得し、転送元がこの状況を知
って転送先が受信可能かどうかを判断し、受信可能とな
るまで転送元がデータ転送を待つようにした技術であ
る。

【０００４】

【発明が解決しようとする課題】しかしながら、前記特
公平３−７５９０６号公報の技術では、パケットデータ
のごときフォーマットが一つ或いは複数の種類で予め決
まっていてパケット単位で処理が必要な場合において、
前記の一定値がパケットのデータサイズよりも小さかっ
た場合には、途中までデータを書き込んだ後にオーバー
フローが判明することになり、データ転送要求処理が滞
るということがある。また、バッファメモリにパケット
データが揃う以前にデータ読出処理が行われてしまう
と、データ読出側でアンダーフローが発生し得るという
欠点もある。

【０００５】また、前記特公平７−７８７８１号公報の
技術では、シリアルバスインターフェースなどのように
連続して書込データを転送するように転送元が構成され
るような場合には、対応できないうという欠点がある。

【０００６】この発明は、上記の事情に鑑み、データ転
送要求処理を滞らせることなく、また、データの転送元
が書込データを連続して転送するように構成される場合
にも対応できるデータ転送制御装置を提供することを目
的とする。

【０００７】

【課題を解決するための手段】この発明のデータ転送制
御装置は、上記の課題を解決するために、データ転送元
とデータ転送先との間に介在し、転送データをバッファ
メモリに書き込む処理と、バッファメモリからデータを
読み出す処理を行うデータ転送制御装置において、デー
タ書込ごとに加算を、データ読出ごとに減算を行うこと
で前記バッファメモリが記憶しているデータ語数を示す
計数手段と、前記バッファメモリのメモリサイズを格納
する格納手段と、前記メモリサイズからデータ語数を減
算して格納可能語数を算出する算出手段と、書き込むべ
き転送データにおけるフォーマット内のデータサイズを
抽出する手段と、前記格納可能語数と前記データサイズ
とを比較する比較手段と、前記比較結果に基づいて書込
可能／不可能を判断する判断手段とを備えたことを特徴
とする。

【０００８】上記の構成であれば、転送データをバッフ
ァメモリに実際に書き込むのに先立ってオーバーフロー
が発生するか否かを判断し、オーバーフローが発生しな
いと判断できたときに書込処理をするといったことが可
能になる。従って、パケットデータのようなフォーマッ
トが決まっていてパケットひとかたまりでの処理が必要
な場合にも確実にこのひとかたまりのデータをバッファ
メモリに書き込むことができる。即ち、データ書込途中
においてオーバーフローが発生してデータ転送処理を滞
らせる（バッファメモリに対して無意味なアクセスを行
ってしまう）といったことが無くなり、データ転送処理
速度を向上させるとともに消費電力を低減できる。

【０００９】前記書込不可能の判断がなされた場合に、
書込不可能を意味するパケットデータを生成してこれを
データ転送元に送出する制御手段を備えてもよい。これ
によれば、データ転送元が転送要求状態のまま待たされ
るといったことが無くなる。即ち、データ転送元では前
記書込不可能を意味するパケットデータを受け取ったと
きには、任意の他の処理を進めるといったことが可能と
なる。そして、前記制御手段による処理は、ＣＰＵを用
いたソフト処理で行うのではなく、前記制御手段がＦＩ
ＦＯを見てハード的に行うから処理が速いという利点が
ある。

【００１０】前記書込不可能の判断がなされた場合に、
データ読出の優先処理を促す割込要求を生成してこれを
データ転送先に送出する制御手段を備えてもよい。これ
によれば、データ転送先ではバッファメモリに読み出す
べきデータが有ることを知り、バッファメモリに対する
データ読取を優先して行うことで、データ転送の滞りを
回避することができる。

【００１１】前記書込可能の判断がなされた場合に、書
込可能を意味するパケットデータを生成してこれをデー
タ転送元に送出する制御手段を備えてもよい。これによ
れば、データ転送元ではデータ転送をすればこれを受け
入れてもらえるということをいち早く知り、データ転送
を迅速に進めていくことが可能となる。即ち、一定時間
待ってデ−タ転送を行う場合に比べて速く確実である。

【００１２】また、この発明のデータ転送制御装置は、
データ転送元とデータ転送先との間に介在し、転送デー
タをバッファメモリに書き込む処理と、バッファメモリ
からデータを読み出す処理を行うデータ転送制御装置に
おいて、データ書込ごとに加算を、データ読出ごとに減
算を行うことで前記バッファメモリが記憶しているデー
タ語数を示す計数手段と、書き込むべき転送データにお
けるフォーマット内のデータサイズを抽出する手段と、
前記データ語数と前記データサイズとを比較する比較手
段と、一致の比較結果が得られたときにデータの読出を
許容する制御を行う制御手段とを備えたことを特徴とす
る。

【００１３】上記の構成によれば、バッファメモリに転
送データのサイズ分のデータが蓄積されてからデータ読
出が行われることになるので、データ読出側（データ転
送先）でのデータ読出においてアンダーフローが生じる
といった不具合を防止することができる。

【００１４】また、この発明のデータ転送制御装置は、
データ転送元とデータ転送先との間に介在し、転送デー
タをバッファメモリに書き込む処理と、バッファメモリ
からデータを読み出す処理を行うデータ転送制御装置に
おいて、データ書込ごとに加算を、データ読出ごとに減
算を行うことで前記バッファメモリが記憶しているデー
タ語数を示す計数手段と、書き込むべき転送データにお
けるフォーマット内のデータサイズを抽出する手段と、
前記データ語数にオフセット値を加算した情報と前記デ
ータサイズとを比較する比較手段と、一致の比較結果が
得られたときにデータの読出を許容する制御を行う制御
手段とを備えたことを特徴とする。

【００１５】上記の構成によれば、バッファメモリに転
送データのサイズ分のデータが蓄積される前にデータ読
出を可能としつつ、データ読出側（データ転送先）での
データ読出においてアンダーフローが生じるのを防止で
きる。即ち、データ読出中にもデータ書込がなされる場
合は、必ずしもバッファメモリに転送データのサイズ分
のデータが蓄積されるのを待たなくても、アンダーフロ
ーを防止できる。

【００１６】前記のオフセット値は複数のデータ転送速
度に対応して複数設定されており、検出されたデータ転
送速度に応じて任意のオフセット値が選択されるように
構成されていてもよい。これによれば、複数のデータ転
送速度に対応しつつ上記のアンダーフローを防止するこ
とができる。

【００１７】

【発明の実施の形態】以下、この発明の実施の形態を図
に基づいて説明する。

【００１８】メモリ２ａは、バッファコントローラ２に
よって先入れ先だしメモリ（以下、ＦＩＦＯという）と
して機能させられる。即ち、バッファコントローラ２
は、メモリ２ａをＦＩＦＯのようにアクセスする制御を
行う。メモリ２ａのデータ入力端子には、データ転送元
であるデータ書込要求元（例えば、バスに接続されるイ
ンターフェース）に繋がるデータ線が接続されており、
データ出力端子には、データ転送先であるデータ読出要
求側（例えば、ホスト（ＣＰＵ）側）に繋がるデータ線
が接続されている。

【００１９】書込制御部３は、データ書込要求元と前記
バッファコントローラ２との間に介在している。この書
込制御部３は、データの書込が行われる度にインクリメ
ントされる書込ポインター３ａを備え、メモリ２ａに対
する書込アドレスを生成するとともに、データの書込タ
イミングを生成してこれをバッファコントローラ２に供
給する。そして、データ書込要求元からの書込要求であ
るライトリクエスト（Writereq）に対し、前記メモリ２
ａへのデータの書込を認めるのであれば、メモリ２ａに
受信したデータを転送し、書込を認めないのであれば、
Busy信号をデータ書込要求元に返送するようになってい
る。データの書込を認めるか否かの判断は、後述する比
較器８の出力に基づいて行う。

【００２０】書込制御部３に設けられているパケットサ
イズ検出部４には、データ書込要求元に繋がるデータバ
スが接続されており、このデータバス上の書込データか
らパケットサイズを抽出する。図２は、書込データのフ
ォーマット例（ＩＥＥＥ １３９４ＰＡＣＫＥＴ）を示
す説明図である。１３９４ＰＡＣＫＥＴは、３２ビット
（１quadlet ）単位で構成され、同図（ａ）に示してい
るような、データフィールド（data field）を伴わない
でパケットサイズが一定（ＣＲＣを含めて５quadlet ）
のものと、同図（ｂ）に示してるような、データフィー
ルド（data field）を伴い、パケットサイズが一定でな
いものとに分類される。前記のパケット検出部４は、図
２（ａ）のフォーマットの書込データについては、その
第１quadlet にある“tcode : ttransaction code,4bi
t”をデコードすることでパケットサイズを検出し、図
２（ｂ）のフォーマットの書込データについては、第４
quadlet にある“data length : 16bit,byte単位”を参
照してパケットサイズを検出することになる。

【００２１】読出制御部１は、データ読出要求側と前記
バッファコントローラ２との間に介在している。この読
出制御部１は、データの読出が行われる度にインクリメ
ントされる読出ポインター１ａを備え、メモリ２ａに対
する読出アドレスを生成するとともに、データの読出タ
イミングを生成してこれをバッファコントローラ２に供
給する。そして、データ読出要求側からの読出要求であ
るリードリクエスト（Readreq ）に対し、前記メモリ２
ａからのデータの読出を認めるのであれば、メモリ２ａ
からのデータ読出の許可を示すReadRdy 信号をホスト側
に返送し、読出を認めないのであれば、ReadRdy 信号の
返送を猶予する。データの読出を認めるか否かの処理の
具体的内容については、後に詳述する。

【００２２】データカウント部５は、読出制御部１およ
び書込制御部３に接続されており、読出制御部１におい
てバッファコントローラ２に対する読出アクセスが発生
する度にデクリメントされ、書込制御部３においてバッ
ファコントローラ２に対する書込アクセスが発生する度
にインクリメントされるようになっている。なお、カウ
ンタ初期値は、“０Ｘ００”としている。上記のインク
リメントとデクリメントの処理により、データカウント
部５におけるカウント値は、メモリ２ａに格納されてい
る有効データ語数を示すことになる。

【００２３】バッファサイズ格納部６は、前記メモリ２
ａのサイズを示したデータを格納している。

【００２４】減算器７は、その一つの入力端が前記のデ
ータカウント部５のカウント出力部に接続され、他の一
つの入力端が前記バッファサイズ格納部６の出力部に接
続されており、メモリ２ａのサイズから有効データ語数
を減算することで、メモリ残存量（転送可能量）を示す
値を出力するようになっている。

【００２５】選択部９は、その一つの入力端が前記のデ
ータカウント部５のカウント出力部に接続され、他の一
つの入力端が前記減算器７の出力部に接続されており、
メモリサイズと有効データ語数のいずれかを選択して出
力する。

【００２６】比較器８は、その一つの入力端が前記の選
択部９の出力部に接続され、他の一つの入力端が前記パ
ケットサイズ検出部４の出力部に接続されており、パケ
ットサイズとメモリサイズ若しくは有効データ語数との
比較を行い、その比較結果を書込制御部３及び読出制御
部１に出力するようになっている。

【００２７】次に、前記選択部９で減算器７の出力、即
ち、メモリ残存量が選択されている場合について、説明
する。比較器８では、メモリ残存量と受信データのパケ
ットサイズとの比較が行われ、この結果が書込制御部３
に与えられる。書込制御部３は、受信データのパケット
サイズがメモリ残存量よりも大きければ、Busy信号を出
すことになり、以下であれば、メモリ２ａへの受信デー
タの転送処理を行うことになる。これにより、オーバー
フローを未然に防止することができる。

【００２８】書込処理および読出処理の基本的な流れを
示せば、図３及び図４に示すごとくなる。まず、初期設
定として、データカウント部５におけるカウント値は
“０”とされる（ステップ１）。次に、パケットサイズ
検出がなされ、ＰＳＩＺとしてこの検出されたパケット
サイズが与えられる（ステップ２）。なお、ここではパ
ケットサイズがメモリ残存量よりも小さいとして説明を
続ける。この場合には、Busy信号は出されず、受信した
データをメモリ２ａに転送する処理がなされる（ステッ
プ３）。そして、データ書込の度にデータカウント部５
においてインクリメントがなされ（ステップ４）、この
データカウント値が前記ＰＳＩＺに一致したか否かが判
断される（ステップ５）。一致した場合には、書込終了
処理を行う（ステップ６）。この書込終了の後、読出制
御部１において、ホスト側からの読出要求に対してデー
タ読出の許可を示すReadRdy 信号をホスト側に返送する
ことになる。その後、読出制御部１は、メモリ２ａから
データを読み出す（ステップ８）。データ読み出しの度
にデータカウンタ部５においてはデクリメントがなされ
る（ステップ９）。そして、データカウント値が“０”
になったか否かを判断し（ステップ１０）、Ｙｅｓなら
読み出しを終了する（ステップ１１）。

【００２９】次に、前記選択部９でデータカウント部５
の出力、即ち、メモリ２ａに格納されている有効データ
語数が選択されている場合について、説明する。比較器
８では、有効データ語数と受信データのパケットサイズ
との比較が行われ、この結果が読出制御部１に与えられ
る。読出制御部１は、有効データ語数が受信データのパ
ケットサイズに一致したとき、即ち、メモリ２ａに少な
くとも１パケット分のデータが格納されているときに、
ホスト側からの読出要求に対してデータ読出の許可を示
すReadRdy 信号をホスト側に返送することになる。これ
により、データ読出側でのアンダーフローを確実に防止
することができる。

【００３０】ただし、この制御例ではアンダーフローを
確実に防止できるものの、有効データ数が受信データの
パケットサイズに一致するまでデータ読出を待つため
に、データの読み出しの開始時期が遅れる。また、図３
のステップ６，７で示したように、データの書き込みを
終了した後にデータの読み出しを開始する場合も同様に
データの読み出しの開始時期が遅れる。

【００３１】図５は、このようなデータの読出の開始時
期の遅れを少なくできる構成例を示しているものであ
り、更に、データ転送元が１３９４バスのようにマルチ
スピードであって書込タイミングが転送速度によって異
なる場合にも対応できるようにしている。オフセット値
格納部２１には、転送速度が１００Ｍｂｐｓ、２００Ｍ
ｂｐｓ、及び４００Ｍｂｐｓである場合に対応する３種
類のオフセット値（ReqOffsetS100,ReqOffsetS200,ReqO
ffsetS400 ）が格納されている。データ転送が連続して
行われるシリアルバスインターフェースにおいては、前
記転送速度から書込終了時間を予測することができ、こ
の書込終了時間と読出制御部１での読出必要時間を考慮
して、アンダーフローが起きないように、書き込みが終
了する前、即ち、データカウント値に或る値を加算した
値がパケットサイズに一致する時点（別言すれば、パケ
ットサイズから或る値を減算した値がデータカウント値
に一致する時点）に転送要求を出せばよい。前記のオフ
セット値が、上記の或る値を示している。３つのオフセ
ット値のどれを選択するかは、選択部２２が、書込制御
部３に設けられているスピード検出部２０から出力され
る検出信号に基づいて行う。上記のスピード検出部２０
は、受信データであるパケットの中に格納されているス
ピード情報を獲得する。減算器２３は、選択されたいず
れかのオフセット値とパケットサイズの差を算出して出
力する。比較器２４は、減算器２３の差出力とデータカ
ウント部５からのデータカウント値とが一致したとき
に、これを示す信号を出力することになる。

【００３２】図６は、メモリ２ａの記憶エリアを模式的
に示すとともに、メモリ２ａ内の有効データ語数がパケ
ットサイズに一致するよりもオフセット値分だけ早めた
時点でReadRdy 信号をホスト側に返送し得ることを示し
ている。

【００３３】図７は、上記の図５の構成のデータ転送制
御装置で行われる処理を示したフローチャートである。
まず、初期設定として、データカウント部５におけるカ
ウント値は“０”とされる（ステップ２１）。次に、パ
ケットサイズ検出がなされ、ＰＳＩＺとしてこの検出さ
れたパケットサイズが与えられる（ステップ２２）。な
お、ここではパケットサイズがメモリ残存量よりも小さ
いとして説明を続ける。この場合には、Busy信号は出さ
れず、受信したデータをメモリ２ａに転送する処理がな
される（ステップ２３）。そして、データ書込の度にデ
ータカウント部５においてインクリメントがなされ（ス
テップ２４）、前記ＰＳＩＺからデータカウント値を減
算した値が３種類のうち選択されたオフセット値に一致
したか否かが判断される（ステップ２５）。一致した場
合には、読出制御部１において、ReadRdy 信号をホスト
側に返送することになる（ステップ２６）。一致してい
ない場合には、前記データカウント値が前記ＰＳＩＺに
一致したか否かが判断される（ステップ２７）。このス
テップ２７で一致判定が得られたら、書込終了処理を行
う（ステップ２８）。

【００３４】図８は、シリアルバス用のリンクコントロ
ーラ１０を備えている場合を示している。例えば、この
リンクコントローラ１０には、図示しないＩＥＥＥ１３
９４対応のディジタルビデオが接続される。そして、こ
のディジタルビデオからの映像データは、リンクコント
ローラ１０にて受信され、バッファコントローラ２′に
てデータ転送制御がなされ、図示しないホスト側のハー
ドディスクに前記映像データが格納されていく。なお、
図のバッファコントローラ２′は図１或いは図５で示し
た書込制御部や読出制御部を備えているものとする。ま
た、図１と同様、データカウント部５、バッファサイズ
格納部６、減算器７、選択部９、及び比較器８を備える
か、或いは、図５と同様、データカウント部５、オフセ
ット値格納部２１、選択部２２、減算器２３、及び比較
器２４を備えていてもよいものである。

【００３５】前記リンクコントローラ１０は、ＦＩＦＯ
インターフェース１１、パケット制御部１２、及びＰＨ
Ｙ制御部１５を備えて構成されている。ＰＨＹ制御部１
５は物理層（ＰＨＹ）を制御してデータの送受信を行
う。パケット制御部１２は、パケット受信制御部１３及
びパケット送信生成部１４を備える。ＦＩＦＯインター
フェース１１は、バッファコントローラ２′との接続の
ための制御を行う。このような構成から成るリンクコン
トローラ１０において、送信されてくるパケットデータ
はＰＨＹ制御部１５を介してパケット受信制御部１３に
与えられ、データの抽出やＣＲＣチェック等が行われ、
抽出された転送データは、ＦＩＦＯインターフェース１
１を経てバッファコントローラ２′のメモリ（２ａ）に
書き込まれる。

【００３６】そして、バッファコントローラ２′からBu
sy信号を受け取ったときには、パケット送信生成部１４
は、このBusy信号を反映させたパケットを生成し、ＰＨ
Ｙ制御部１５に与える。ＰＨＹ制御部１５は、このパケ
ットを送信する。また、バッファコントローラ２′から
Busy信号が出力されないときには、パケット送信生成部
１４は、書込可能を意味するパケットを生成してこれを
ＰＨＹ制御部１５に与える。ＰＨＹ制御部１５は、この
パケットを送信する。

【００３７】割込制御部１６は、バッファコントローラ
２′からBusy信号を受け取ったときには、データ読出の
優先処理を促す割込要求（ＩｎｔＢｕｓｙ）を生成して
これをデータ転送先（例えば、ホスト）に送出する。

【００３８】上述した図８の構成であれば、書込不可能
（Ｂｕｓｙ）の判断がなされた場合に、書込不可能を意
味するパケットデータを生成してこれをデータ転送元に
送出するので、データ転送元が転送要求状態のまま待た
されるといったことが無くなる。即ち、データ転送元で
は前記書込不可能を意味するパケットデータを受け取っ
たときには、任意の他の処理を進めるといったことが可
能となる。そして、前記制御手段による処理は、ＣＰＵ
を用いたソフト処理で行うのではなく、前記制御手段が
ＦＩＦＯを見てハード的に行うから処理が速いという利
点がある。

【００３９】また、前記書込不可能（Ｂｕｓｙ）の判断
がなされた場合に、データ読出の優先処理を促す割込要
求（ＩｎｔＢｕｓｙ）を生成してこれをデータ転送先に
送出するので、データ転送先ではバッファメモリに読み
出すべきデータが有ることを知り、バッファメモリに対
するデータ読取を優先して行うことで、データ転送の滞
りを回避することができる。

【００４０】更に、書込可能の判断がなされた場合に、
書込可能を意味するパケットデータを生成してこれをデ
ータ転送元に送出するので、データ転送元ではデータ転
送をすればこれを受け入れてもらえるということをいち
早く知り、データ転送を迅速に進めていくことが可能と
なる。

【００４１】

【発明の効果】以上説明したように、この発明によれ
ば、オーバーフローやアンダーフローの発生を防止で
き、また、データ転送元に対してデータ書込を促し、デ
ータ転送先に対してデータ読出を促すことができ、デー
タ転送の滞りを回避して転送処理の迅速性や信頼性を向
上させることができるという効果を奏する。

【図面の簡単な説明】

【図１】この発明の実施の形態のデータ転送制御装置を
示すブロック図である。

【図２】同図（ａ）及び同図（ｂ）はそれぞれ書込デー
タのフォーマット例（ＩＥＥＥ１３９４ＰＡＣＫＥＴ）
を示す説明図である。

【図３】この発明の実施の形態の転送データ書込制御を
示すフローチャートである。

【図４】この発明の実施の形態の転送データ読出制御を
示すフローチャートである。

【図５】この発明の他の実施の形態のデータ転送制御装
置を示すブロック図である。

【図６】この発明のバッファサイズとパケットサイズと
オフセット値との関係を示した説明図である。

【図７】この発明のオフセット値を考慮した転送データ
書込制御を示すフローチャートである。

【図８】この発明のシリアルバス用のリンクコントロ−
ラを備えた転送データ制御装置のブロック図である。

【符号の説明】

１ 読出制御部 １ａ 読出ポインター ２ バッファコントローラ ２ａ メモリ ３ 書込制御部 ３ａ 書込ポインター ４ パケットサイズ検出部 ５ データカウント部 ６ バッファサイズ格納部 １２ パケット制御部 １６ 割込制御部 ２０ スピード検出部 ２１ オフセット値格納部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 データ転送元とデータ転送先との間に介
   在し、転送データをバッファメモリに書き込む処理と、
   バッファメモリからデータを読み出す処理を行うデータ
   転送制御装置において、 データ書込ごとに加算を、データ読出ごとに減算を行う
   ことで前記バッファメモリが記憶しているデータ語数を
   示す計数手段と、前記バッファメモリのメモリサイズを
   格納する格納手段と、前記メモリサイズからデータ語数
   を減算して格納可能語数を算出する算出手段と、書き込
   むべき転送データにおけるフォーマット内のデータサイ
   ズを抽出する手段と、前記格納可能語数と前記データサ
   イズとを比較する比較手段と、前記比較結果に基づいて
   書込可能／不可能を判断する判断手段とを備えたことを
   特徴とするデータ転送制御装置。
2. 【請求項２】 書込不可能の判断がなされた場合に、書
   込不可能を意味するパケットデータを生成してこれをデ
   ータ転送元に送出する制御手段を備えたことを特徴とす
   る請求項１に記載のデータ転送制御装置。
3. 【請求項３】 書込不可能の判断がなされた場合に、デ
   ータ読出の優先処理を促す割込要求を生成してこれをデ
   ータ転送先に送出する制御手段を備えたことを特徴とす
   る請求項１又は請求項２に記載のデータ転送制御装置。
4. 【請求項４】 書込可能の判断がなされた場合に、書込
   可能を意味するパケットデータを生成してこれをデータ
   転送元に送出する制御手段を備えたことを特徴とする請
   求項１乃至請求項３のいずれかに記載のデータ転送制御
   装置。
5. 【請求項５】 データ転送元とデータ転送先との間に介
   在し、転送データをバッファメモリに書き込む処理と、
   バッファメモリからデータを読み出す処理を行うデータ
   転送制御装置において、 データ書込ごとに加算を、データ読出ごとに減算を行う
   ことで前記バッファメモリが記憶しているデータ語数を
   示す計数手段と、書き込むべき転送データにおけるフォ
   ーマット内のデータサイズを抽出する手段と、前記デー
   タ語数と前記データサイズとを比較する比較手段と、一
   致の比較結果が得られたときにデータの読出を許容する
   制御を行う制御手段とを備えたことを特徴とするデータ
   転送制御装置。
6. 【請求項６】 データ転送元とデータ転送先との間に介
   在し、転送データをバッファメモリに書き込む処理と、
   バッファメモリからデータを読み出す処理を行うデータ
   転送制御装置において、 データ書込ごとに加算を、データ読出ごとに減算を行う
   ことで前記バッファメモリが記憶しているデータ語数を
   示す計数手段と、書き込むべき転送データにおけるフォ
   ーマット内のデータサイズを抽出する手段と、前記デー
   タ語数にオフセット値を加算した情報と前記データサイ
   ズとを比較する比較手段と、一致の比較結果が得られた
   ときにデータの読出を許容する制御を行う制御手段とを
   備えたことを特徴とするデータ転送制御装置。
7. 【請求項７】 前記のオフセット値は複数のデータ転送
   速度に対応して複数設定されており、検出されたデータ
   転送速度に応じて任意のオフセット値が選択されるよう
   に構成されていることを特徴とする請求項６に記載のデ
   ータ転送制御装置。