JPH11331277A - インタフェース回路 - Google Patents
インタフェース回路Info
- Publication number
- JPH11331277A JPH11331277A JP10135750A JP13575098A JPH11331277A JP H11331277 A JPH11331277 A JP H11331277A JP 10135750 A JP10135750 A JP 10135750A JP 13575098 A JP13575098 A JP 13575098A JP H11331277 A JPH11331277 A JP H11331277A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- circuit
- reception
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 一定期間毎に一定量のデータの転送が可能な
アイソクロナス転送を装置間で行う場合のインタフェー
ス回路であって、送信バッファが送信用データをデータ
入力端子から入力する時間間隔として少なくとも前記一
定期間程度を得ることができるインタフェース回路を提
供する。 【解決手段】 インタフェース回路３０は、２組の送信
バッファ３２，３３と２組の受信バッファ４２，４３と
を有する。入出力回路４０は一定期間の区切りを示すＳ
ＯＦパケットＰｆをシリアルデータ転送路１５から入力
すると、第一および第二の送信選択回路３４，３１の選
択を切り換えさせる制御信号Ｓｗを出力し、入出力回路
４０は、ＳＯＦパケットＰｆの後に送信命令を示すパケ
ットＰｔを入力すると、第二の送信選択回路３１からの
送信用データＳｔをデ−タ領域に有するアイソクロナス
パケットＰｘをシリアルデータ転送路１５に出力する。
アイソクロナス転送を装置間で行う場合のインタフェー
ス回路であって、送信バッファが送信用データをデータ
入力端子から入力する時間間隔として少なくとも前記一
定期間程度を得ることができるインタフェース回路を提
供する。 【解決手段】 インタフェース回路３０は、２組の送信
バッファ３２，３３と２組の受信バッファ４２，４３と
を有する。入出力回路４０は一定期間の区切りを示すＳ
ＯＦパケットＰｆをシリアルデータ転送路１５から入力
すると、第一および第二の送信選択回路３４，３１の選
択を切り換えさせる制御信号Ｓｗを出力し、入出力回路
４０は、ＳＯＦパケットＰｆの後に送信命令を示すパケ
ットＰｔを入力すると、第二の送信選択回路３１からの
送信用データＳｔをデ−タ領域に有するアイソクロナス
パケットＰｘをシリアルデータ転送路１５に出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、装置間でデータの
アイソクロナス転送を行う際に用いられるインタフェー
ス回路に関する。
アイソクロナス転送を行う際に用いられるインタフェー
ス回路に関する。
【０００２】
【従来の技術】パーソナルコンピュータとその周辺装置
とを接続するための規格としてＵＳＢ（Universal Seri
al Bus）がある。ＵＳＢでは、パーソナルコンピュータ
とその周辺装置とはシリアルバスを介して半二重で接続
され、シリアルデータの転送が行われる。
とを接続するための規格としてＵＳＢ（Universal Seri
al Bus）がある。ＵＳＢでは、パーソナルコンピュータ
とその周辺装置とはシリアルバスを介して半二重で接続
され、シリアルデータの転送が行われる。
【０００３】ＵＳＢの転送方式には、バルク（Bulk）転
送、アイソクロナス（Isochronous）転送等がある。バ
ルク転送は、プリンタ出力など転送するデータ量が多
く、データ損失があってはならない転送方式である。ア
イソクロナス転送は、音声や動画など転送するデータ量
が比較的に多く、一定期間内に転送されるデータ量が保
証される転送方式であり、ＵＳＢではアイソクロナスパ
ケットを用いてデータが送受信される。
送、アイソクロナス（Isochronous）転送等がある。バ
ルク転送は、プリンタ出力など転送するデータ量が多
く、データ損失があってはならない転送方式である。ア
イソクロナス転送は、音声や動画など転送するデータ量
が比較的に多く、一定期間内に転送されるデータ量が保
証される転送方式であり、ＵＳＢではアイソクロナスパ
ケットを用いてデータが送受信される。
【０００４】
【発明が解決しようとする課題】図１は、パーソナルコ
ンピュータと周辺装置との接続関係の一例を説明する説
明図である。周辺装置１２０は、周辺装置１２０の各種
制御を行うコントローラ２５と、このコントローラ２５
に接続されたインタフェース回路１３０とを有する。イ
ンタフェース回路１３０は、入出力回路１４０と送信バ
ッファ３と受信バッファ４とを有する。送信バッファ３
と受信バッファ４は、それぞれパラレルデータを入出力
するバッファである。コントローラ２５は、データ処理
回路２１と書込回路２３と読出回路２４とを有する。
ンピュータと周辺装置との接続関係の一例を説明する説
明図である。周辺装置１２０は、周辺装置１２０の各種
制御を行うコントローラ２５と、このコントローラ２５
に接続されたインタフェース回路１３０とを有する。イ
ンタフェース回路１３０は、入出力回路１４０と送信バ
ッファ３と受信バッファ４とを有する。送信バッファ３
と受信バッファ４は、それぞれパラレルデータを入出力
するバッファである。コントローラ２５は、データ処理
回路２１と書込回路２３と読出回路２４とを有する。
【０００５】データ処理装置２１は、書込回路２３に送
信用データＳＴＤを出力する。書込回路２３は、送信用
データＳＴＤを送信バッファ３のデータ容量単位に区切
った送信用データＳＴを生成し、データ入力端子Ｔｘを
介して送信バッファ３に書き込む。書込みは、入出力回
路１４０からの制御信号Ｓｗに基づいて行われる。送信
バッファ３からの送信用データＳｔは、入出力回路１４
０に供給される。
信用データＳＴＤを出力する。書込回路２３は、送信用
データＳＴＤを送信バッファ３のデータ容量単位に区切
った送信用データＳＴを生成し、データ入力端子Ｔｘを
介して送信バッファ３に書き込む。書込みは、入出力回
路１４０からの制御信号Ｓｗに基づいて行われる。送信
バッファ３からの送信用データＳｔは、入出力回路１４
０に供給される。
【０００６】入出力回路１４０は送信用データＳｔをパ
ラレルデータからシリアルデータに変換し、シリアルデ
ータに変換された送信用データＳｔをデータ領域に有す
るアイソクロナスパケットＰｘを生成して端子Ｔ５に出
力する。この端子Ｔ５は周辺装置１２０の入出力端子Ｔ
ｆに接続されている。入出力端子Ｔｆは、シリアルデー
タ転送路１５を介してパーソナルコンピュータ１０のデ
ータ入出力用の入出力端子Ｔｐに接続されている。
ラレルデータからシリアルデータに変換し、シリアルデ
ータに変換された送信用データＳｔをデータ領域に有す
るアイソクロナスパケットＰｘを生成して端子Ｔ５に出
力する。この端子Ｔ５は周辺装置１２０の入出力端子Ｔ
ｆに接続されている。入出力端子Ｔｆは、シリアルデー
タ転送路１５を介してパーソナルコンピュータ１０のデ
ータ入出力用の入出力端子Ｔｐに接続されている。
【０００７】入出力回路１４０は、パーソナルコンピュ
ータ１０からアイソクロナスパケットＰｙを受信し、そ
のデータ領域の受信用データＳａを抽出してシリアルデ
ータからパラレルデータに変換し、パラレルデータに変
換された受信用データＳａを受信バッファ４に出力す
る。受信バッファ４に一時保持されたデータは、データ
出力端子Ｔｙを介して読出回路２４によって受信用デー
タＳＡとして読み出される。読出しは、入出力回路１４
０からの制御信号Ｓｒに基づいて行われる。読出回路２
４は、受信用データＳＡを一定量の受信用データＳＡＤ
にまとめてデータ処理回路２１に出力する。
ータ１０からアイソクロナスパケットＰｙを受信し、そ
のデータ領域の受信用データＳａを抽出してシリアルデ
ータからパラレルデータに変換し、パラレルデータに変
換された受信用データＳａを受信バッファ４に出力す
る。受信バッファ４に一時保持されたデータは、データ
出力端子Ｔｙを介して読出回路２４によって受信用デー
タＳＡとして読み出される。読出しは、入出力回路１４
０からの制御信号Ｓｒに基づいて行われる。読出回路２
４は、受信用データＳＡを一定量の受信用データＳＡＤ
にまとめてデータ処理回路２１に出力する。
【０００８】アイソクロナス転送では、一定期間毎に一
定量のデータを転送するため、一定期間毎たとえば１ｍ
ｓ毎に１回のアイソクロナスパケットの転送を行う。ア
イソクロナスパケットを１回転送することで、一定量の
送信用データまたは受信用データが転送される。ＵＳＢ
では、一定期間たとえば１ｍｓ（ミリ秒）を１つの区切
りとしてフレームと呼ぶ。そして、フレームとフレーム
との切り替わり時には、パーソナルコンピュータ１０か
ら周辺装置１２０に前記一定期間の区切りを示すＳＯＦ
（StartOf Frame）パケットが送信される。アイソクロ
ナス転送では、１つのアイソクロナスパケットの転送
が、あるフレーム内のいつ行われるかは決まっておら
ず、あるフレーム内の任意のタイミングで行われる。
定量のデータを転送するため、一定期間毎たとえば１ｍ
ｓ毎に１回のアイソクロナスパケットの転送を行う。ア
イソクロナスパケットを１回転送することで、一定量の
送信用データまたは受信用データが転送される。ＵＳＢ
では、一定期間たとえば１ｍｓ（ミリ秒）を１つの区切
りとしてフレームと呼ぶ。そして、フレームとフレーム
との切り替わり時には、パーソナルコンピュータ１０か
ら周辺装置１２０に前記一定期間の区切りを示すＳＯＦ
（StartOf Frame）パケットが送信される。アイソクロ
ナス転送では、１つのアイソクロナスパケットの転送
が、あるフレーム内のいつ行われるかは決まっておら
ず、あるフレーム内の任意のタイミングで行われる。
【０００９】図２は、図１のインタフェース回路１３０
が送信モードの時の動作を説明するタイムチャートであ
る。図２において、インタフェース回路１３０は、ある
連続した３フレームでアイソクロナスパケットの送信を
行っている。インタフェース回路１３０には、パーソナ
ルコンピュータ１０から１ｍｓ毎にＳＯＦパケットＰｆ
が供給され、図２ではＮフレームとＮ＋１フレームとＮ
＋２フレームとが生成されている。
が送信モードの時の動作を説明するタイムチャートであ
る。図２において、インタフェース回路１３０は、ある
連続した３フレームでアイソクロナスパケットの送信を
行っている。インタフェース回路１３０には、パーソナ
ルコンピュータ１０から１ｍｓ毎にＳＯＦパケットＰｆ
が供給され、図２ではＮフレームとＮ＋１フレームとＮ
＋２フレームとが生成されている。
【００１０】各フレーム内で送信命令を示すパケットＰ
ｔをインタフェース回路１３０が受信すると、インタフ
ェース回路１３０は送信バッファ３からの送信用データ
Ｓｔをデータ領域に有するアイソクロナスパケットＰｘ
をシリアルデータ転送路１５に出力する。入出力回路１
４０におけるアイソクロナスパケットＰｘの送信期間
を、それぞれ符号Ｗ４１，Ｗ４２，Ｗ４３で示してい
る。また、入出力回路１４０におけるＳＯＦパケットＰ
ｆの受信をパルスｎで示しており、送信命令を示すパケ
ットＰｔの受信をパルスｎｔで示している。
ｔをインタフェース回路１３０が受信すると、インタフ
ェース回路１３０は送信バッファ３からの送信用データ
Ｓｔをデータ領域に有するアイソクロナスパケットＰｘ
をシリアルデータ転送路１５に出力する。入出力回路１
４０におけるアイソクロナスパケットＰｘの送信期間
を、それぞれ符号Ｗ４１，Ｗ４２，Ｗ４３で示してい
る。また、入出力回路１４０におけるＳＯＦパケットＰ
ｆの受信をパルスｎで示しており、送信命令を示すパケ
ットＰｔの受信をパルスｎｔで示している。
【００１１】ＮフレームでアイソクロナスパケットＰｘ
の送信が行われている期間Ｗ４１からＮ＋１フレームで
アイソクロナスパケットＰｘの送信が行われている期間
Ｗ４２まではｔ４１の期間があり、この転送間隔ｔ４１
の間にコントローラ２５は送信バッファ３に送信用デー
タＳＴを書き込む必要がある。一方、Ｎ＋１フレームで
アイソクロナスパケットＰｘの送信が行われている期間
Ｗ４２からＮ＋２フレームでアイソクロナスパケットＰ
ｘの送信が行われている期間Ｗ４３まではｔ４２の期間
があり、この転送間隔ｔ４２の間にコントローラ２５は
送信バッファ３に送信用データＳＴを書き込む必要があ
る。
の送信が行われている期間Ｗ４１からＮ＋１フレームで
アイソクロナスパケットＰｘの送信が行われている期間
Ｗ４２まではｔ４１の期間があり、この転送間隔ｔ４１
の間にコントローラ２５は送信バッファ３に送信用デー
タＳＴを書き込む必要がある。一方、Ｎ＋１フレームで
アイソクロナスパケットＰｘの送信が行われている期間
Ｗ４２からＮ＋２フレームでアイソクロナスパケットＰ
ｘの送信が行われている期間Ｗ４３まではｔ４２の期間
があり、この転送間隔ｔ４２の間にコントローラ２５は
送信バッファ３に送信用データＳＴを書き込む必要があ
る。
【００１２】図３は、図１の周辺装置のインタフェース
回路１３０が受信モードの時の動作を説明するタイムチ
ャートである。図３において、インタフェース回路１３
０は、ある連続した３フレームでアイソクロナスパケッ
トＰｙの受信を行っている。インタフェース回路１３０
には、パーソナルコンピュータ１０から１ｍｓ毎にＳＯ
ＦパケットＰｆが供給され、図３ではＭフレームとＭ＋
１フレームとＭ＋２フレームとが生成されている。
回路１３０が受信モードの時の動作を説明するタイムチ
ャートである。図３において、インタフェース回路１３
０は、ある連続した３フレームでアイソクロナスパケッ
トＰｙの受信を行っている。インタフェース回路１３０
には、パーソナルコンピュータ１０から１ｍｓ毎にＳＯ
ＦパケットＰｆが供給され、図３ではＭフレームとＭ＋
１フレームとＭ＋２フレームとが生成されている。
【００１３】各フレーム内で受信命令を示すパケットＰ
ａをインタフェース回路１３０が受信すると、インタフ
ェース回路１３０は後続のアイソクロナスパケットＰｙ
を受信してそのデータ領域の受信用データＳａを抽出し
てシリアル／パラレル変換し、受信バッファ４に出力す
る。アイソクロナスパケットＰｙの受信から受信用デー
タＳａを受信バッファ４に出力するまでの期間を符号Ｗ
５１，Ｗ５２，Ｗ５３で示している。
ａをインタフェース回路１３０が受信すると、インタフ
ェース回路１３０は後続のアイソクロナスパケットＰｙ
を受信してそのデータ領域の受信用データＳａを抽出し
てシリアル／パラレル変換し、受信バッファ４に出力す
る。アイソクロナスパケットＰｙの受信から受信用デー
タＳａを受信バッファ４に出力するまでの期間を符号Ｗ
５１，Ｗ５２，Ｗ５３で示している。
【００１４】ＭフレームでアイソクロナスパケットＰｙ
の受信が行われている期間Ｗ５１からＭ＋１フレームで
アイソクロナスパケットＰｙの受信が行われている期間
Ｗ５２まではｔ５１の期間があり、この転送間隔ｔ５１
の間にコントローラ２５は受信バッファ４から受信用デ
ータＳＡを読み出す必要がある。一方、Ｍ＋１フレーム
でアイソクロナスパケットＰｙの受信が行われている期
間Ｗ５２からＭ＋２フレームでアイソクロナスパケット
Ｐｙの受信が行われている期間Ｗ５３まではｔ５２の期
間があり、この転送間隔ｔ５２の間にコントローラ２５
は受信バッファ４から受信用データＳＡを読み出す必要
がある。
の受信が行われている期間Ｗ５１からＭ＋１フレームで
アイソクロナスパケットＰｙの受信が行われている期間
Ｗ５２まではｔ５１の期間があり、この転送間隔ｔ５１
の間にコントローラ２５は受信バッファ４から受信用デ
ータＳＡを読み出す必要がある。一方、Ｍ＋１フレーム
でアイソクロナスパケットＰｙの受信が行われている期
間Ｗ５２からＭ＋２フレームでアイソクロナスパケット
Ｐｙの受信が行われている期間Ｗ５３まではｔ５２の期
間があり、この転送間隔ｔ５２の間にコントローラ２５
は受信バッファ４から受信用データＳＡを読み出す必要
がある。
【００１５】なお、特開平８−１６５１３号公報には送
信用と受信用にそれぞれ１組のバッファを有するインタ
フェース回路が開示されており、特開平１−２２３６９
５号公報には送信用と受信用にそれぞれ１組のバッファ
を有するメモリ装置が開示されているが、何れの公報に
もアイソクロナス転送に関する記載がない。
信用と受信用にそれぞれ１組のバッファを有するインタ
フェース回路が開示されており、特開平１−２２３６９
５号公報には送信用と受信用にそれぞれ１組のバッファ
を有するメモリ装置が開示されているが、何れの公報に
もアイソクロナス転送に関する記載がない。
【００１６】アイソクロナス転送では、一定期間内のデ
ータ転送量を保証するため、送信モードおよび受信モー
ドでは各フレームで１回のアイソクロナスパケットの転
送を行う必要がある。このため、コントローラ２５は、
あるフレームでのアイソクロナスパケットの送信から次
のフレームでのアイソクロナスパケットの送信までの転
送間隔が最も短い場合でも、送信バッファにアクセスで
きるように動作する必要がある。また、コントローラ２
５は、あるフレームでのアイソクロナスパケットの受信
から次のフレームでのアイソクロナスパケットの受信ま
での転送間隔が最も短い場合でも、受信バッファにアク
セスできるように動作する必要がある。しかし、転送間
隔が短い場合、図１のインタフェース回路１３０では送
信バッファ３に送信用データＳＴを書き込むことが困難
であり、受信バッファ４から受信用データＳＡを読み出
すことが困難である。一方、アクセスを高速で行うコン
トローラ２５を用いると、コントローラ２５が高コスト
となり、ひいてはインタフェース回路１３０が高コスト
となる。
ータ転送量を保証するため、送信モードおよび受信モー
ドでは各フレームで１回のアイソクロナスパケットの転
送を行う必要がある。このため、コントローラ２５は、
あるフレームでのアイソクロナスパケットの送信から次
のフレームでのアイソクロナスパケットの送信までの転
送間隔が最も短い場合でも、送信バッファにアクセスで
きるように動作する必要がある。また、コントローラ２
５は、あるフレームでのアイソクロナスパケットの受信
から次のフレームでのアイソクロナスパケットの受信ま
での転送間隔が最も短い場合でも、受信バッファにアク
セスできるように動作する必要がある。しかし、転送間
隔が短い場合、図１のインタフェース回路１３０では送
信バッファ３に送信用データＳＴを書き込むことが困難
であり、受信バッファ４から受信用データＳＡを読み出
すことが困難である。一方、アクセスを高速で行うコン
トローラ２５を用いると、コントローラ２５が高コスト
となり、ひいてはインタフェース回路１３０が高コスト
となる。
【００１７】本発明の第一の目的は、一方の装置と他方
の装置とをシリアルデータ転送路を介して接続し、一定
期間毎に該一定期間内の任意のタイミングでデータ転送
を行い、該データ転送は前記一定期間毎に一定量のデー
タの転送が可能なアイソクロナス転送である場合におけ
る前記一方の装置のインタフェース回路であって、送信
バッファが送信用データをデータ入力端子から入力する
時間間隔として少なくとも前記一定期間程度を得ること
ができるインタフェース回路を提供することにある。本
発明の第二の目的は、一方の装置と他方の装置とをシリ
アルデータ転送路を介して接続し、一定期間毎に該一定
期間内の任意のタイミングでデータ転送を行い、該デー
タ転送は前記一定期間毎に一定量のデータの転送が可能
なアイソクロナス転送である場合における前記一方の装
置のインタフェース回路であって、受信バッファが受信
用データをデータ出力端子に出力する時間間隔として少
なくとも前記一定期間程度を得ることができるインタフ
ェース回路を提供することにある。
の装置とをシリアルデータ転送路を介して接続し、一定
期間毎に該一定期間内の任意のタイミングでデータ転送
を行い、該データ転送は前記一定期間毎に一定量のデー
タの転送が可能なアイソクロナス転送である場合におけ
る前記一方の装置のインタフェース回路であって、送信
バッファが送信用データをデータ入力端子から入力する
時間間隔として少なくとも前記一定期間程度を得ること
ができるインタフェース回路を提供することにある。本
発明の第二の目的は、一方の装置と他方の装置とをシリ
アルデータ転送路を介して接続し、一定期間毎に該一定
期間内の任意のタイミングでデータ転送を行い、該デー
タ転送は前記一定期間毎に一定量のデータの転送が可能
なアイソクロナス転送である場合における前記一方の装
置のインタフェース回路であって、受信バッファが受信
用データをデータ出力端子に出力する時間間隔として少
なくとも前記一定期間程度を得ることができるインタフ
ェース回路を提供することにある。
【００１８】
【課題を解決するための手段】本発明の請求項１記載の
インタフェース回路は、独立に動作可能な１組の送信バ
ッファと、前記インタフェース回路のデータ入力端子か
らの送信用データを入力し、該送信用データを前記１組
の送信バッファのうち一方の送信バッファに供給する第
一の送信選択回路と、送信用データを入力し、該送信用
データをデータ領域に有するアイソクロナスパケットを
シリアルデータ転送路に出力する入出力回路と、前記１
組の送信バッファのうち他方の送信バッファから送信用
データを入力し、該送信用データを前記入出力回路に供
給する第二の送信選択回路とを有し、前記入出力回路は
前記一定期間の区切りを示すパケットを前記シリアルデ
ータ転送路から入力すると、前記第一および第二の送信
選択回路の選択を切り換えさせる制御信号を前記第一お
よび第二の送信選択回路に出力し、前記入出力回路は、
前記区切りを示すパケットの後に送信命令を示すパケッ
トを入力すると、前記第二の送信選択回路からの送信用
データを有する前記アイソクロナスパケットを前記シリ
アルデータ転送路に出力する。
インタフェース回路は、独立に動作可能な１組の送信バ
ッファと、前記インタフェース回路のデータ入力端子か
らの送信用データを入力し、該送信用データを前記１組
の送信バッファのうち一方の送信バッファに供給する第
一の送信選択回路と、送信用データを入力し、該送信用
データをデータ領域に有するアイソクロナスパケットを
シリアルデータ転送路に出力する入出力回路と、前記１
組の送信バッファのうち他方の送信バッファから送信用
データを入力し、該送信用データを前記入出力回路に供
給する第二の送信選択回路とを有し、前記入出力回路は
前記一定期間の区切りを示すパケットを前記シリアルデ
ータ転送路から入力すると、前記第一および第二の送信
選択回路の選択を切り換えさせる制御信号を前記第一お
よび第二の送信選択回路に出力し、前記入出力回路は、
前記区切りを示すパケットの後に送信命令を示すパケッ
トを入力すると、前記第二の送信選択回路からの送信用
データを有する前記アイソクロナスパケットを前記シリ
アルデータ転送路に出力する。
【００１９】本発明の請求項３記載のインタフェース回
路は、独立に動作可能な１組の受信バッファと、シリア
ルデータ転送路からアイソクロナスパケットを入力し、
そのデータ領域の受信用データを抽出する入出力回路
と、前記入出力回路から受信用データを入力し、該受信
用データを前記１組の受信バッファのうち一方の受信バ
ッファに供給する第一の受信選択回路と、前記１組の受
信バッファのうち他方の受信バッファから受信用データ
を入力し、該受信用データを前記インタフェース回路の
データ出力端子に供給する第二の受信選択回路とを有
し、前記入出力回路は前記一定期間の区切りを示すパケ
ットを前記シリアルデータ転送路から入力すると、前記
第一および第二の受信選択回路の選択を切り換えさせる
制御信号を前記第一および第二の受信選択回路に出力
し、前記入出力回路は、前記区切りを示すパケットの後
に受信命令を示すパケットを入力すると、後続のアイソ
クロナスパケットを入力してそのデータ領域の受信用デ
ータを前記第一の受信選択回路に出力する。
路は、独立に動作可能な１組の受信バッファと、シリア
ルデータ転送路からアイソクロナスパケットを入力し、
そのデータ領域の受信用データを抽出する入出力回路
と、前記入出力回路から受信用データを入力し、該受信
用データを前記１組の受信バッファのうち一方の受信バ
ッファに供給する第一の受信選択回路と、前記１組の受
信バッファのうち他方の受信バッファから受信用データ
を入力し、該受信用データを前記インタフェース回路の
データ出力端子に供給する第二の受信選択回路とを有
し、前記入出力回路は前記一定期間の区切りを示すパケ
ットを前記シリアルデータ転送路から入力すると、前記
第一および第二の受信選択回路の選択を切り換えさせる
制御信号を前記第一および第二の受信選択回路に出力
し、前記入出力回路は、前記区切りを示すパケットの後
に受信命令を示すパケットを入力すると、後続のアイソ
クロナスパケットを入力してそのデータ領域の受信用デ
ータを前記第一の受信選択回路に出力する。
【００２０】本発明の請求項５記載のインタフェース回
路は、独立して動作可能な１組の送信バッファと、独立
して動作可能な１組の受信バッファと、前記インタフェ
ース回路のデータ入力端子からの送信用データを入力
し、該送信用データを前記１組の送信バッファのうち一
方の送信バッファに供給する第一の送信選択回路と、送
信モード時では送信用データを入力して該送信用データ
をデータ領域に有するアイソクロナスパケットを前記シ
リアルデータ転送路に出力し、受信モード時では前記シ
リアルデータ転送路からアイソクロナスパケットを入力
してそのデータ領域の受信用データを抽出する入出力回
路と、前記１組の送信バッファのうち他方の送信バッフ
ァから送信用データを入力し、該送信用データを前記入
出力回路に供給する第二の送信選択回路と、前記入出力
回路から受信用データを入力し、該受信用データを前記
１組の受信バッファのうち一方の受信バッファに供給す
る第一の受信選択回路と、前記１組の受信バッファのう
ち他方の受信バッファから受信用データを入力し、該受
信用データを前記インタフェース回路のデータ出力端子
に供給する第二の受信選択回路とを有し、前記入出力回
路は前記一定期間の区切りを示すパケットを前記シリア
ルデータ転送路から入力すると、前記第一および第二の
送信選択回路の選択を切り換えさせる制御信号を前記第
一および第二の送信選択回路に出力すると共に、前記第
一および第二の受信選択回路の選択を切り換えさせる制
御信号を前記第一および第二の受信選択回路に出力し、
前記入出力回路は、前記区切りを示すパケットの後に送
信命令を示すパケットを入力すると、送信モードとなっ
て前記第二の送信選択回路からの送信用データを有する
前記アイソクロナスパケットを前記シリアルデータ転送
路に出力し、前記入出力回路は、前記区切りを示すパケ
ットの後に受信命令を示すパケットを入力すると、受信
モードとなって後続のアイソクロナスパケットを入力し
てそのデータ領域の受信用データを前記第一の受信選択
回路に出力する。
路は、独立して動作可能な１組の送信バッファと、独立
して動作可能な１組の受信バッファと、前記インタフェ
ース回路のデータ入力端子からの送信用データを入力
し、該送信用データを前記１組の送信バッファのうち一
方の送信バッファに供給する第一の送信選択回路と、送
信モード時では送信用データを入力して該送信用データ
をデータ領域に有するアイソクロナスパケットを前記シ
リアルデータ転送路に出力し、受信モード時では前記シ
リアルデータ転送路からアイソクロナスパケットを入力
してそのデータ領域の受信用データを抽出する入出力回
路と、前記１組の送信バッファのうち他方の送信バッフ
ァから送信用データを入力し、該送信用データを前記入
出力回路に供給する第二の送信選択回路と、前記入出力
回路から受信用データを入力し、該受信用データを前記
１組の受信バッファのうち一方の受信バッファに供給す
る第一の受信選択回路と、前記１組の受信バッファのう
ち他方の受信バッファから受信用データを入力し、該受
信用データを前記インタフェース回路のデータ出力端子
に供給する第二の受信選択回路とを有し、前記入出力回
路は前記一定期間の区切りを示すパケットを前記シリア
ルデータ転送路から入力すると、前記第一および第二の
送信選択回路の選択を切り換えさせる制御信号を前記第
一および第二の送信選択回路に出力すると共に、前記第
一および第二の受信選択回路の選択を切り換えさせる制
御信号を前記第一および第二の受信選択回路に出力し、
前記入出力回路は、前記区切りを示すパケットの後に送
信命令を示すパケットを入力すると、送信モードとなっ
て前記第二の送信選択回路からの送信用データを有する
前記アイソクロナスパケットを前記シリアルデータ転送
路に出力し、前記入出力回路は、前記区切りを示すパケ
ットの後に受信命令を示すパケットを入力すると、受信
モードとなって後続のアイソクロナスパケットを入力し
てそのデータ領域の受信用データを前記第一の受信選択
回路に出力する。
【００２１】１組の送信バッファを有する本発明のイン
タフェース回路では、第一の送信選択回路によって、デ
ータ入力端子と各送信バッファは一定期間毎に交互に接
続される。第二の送信選択回路によって、入出力回路と
各送信バッファは一定期間毎に交互に接続される。デー
タ入力端子が一方の送信バッファに接続され、他方の送
信バッファは入出力回路に接続される。
タフェース回路では、第一の送信選択回路によって、デ
ータ入力端子と各送信バッファは一定期間毎に交互に接
続される。第二の送信選択回路によって、入出力回路と
各送信バッファは一定期間毎に交互に接続される。デー
タ入力端子が一方の送信バッファに接続され、他方の送
信バッファは入出力回路に接続される。
【００２２】１組の受信バッファを有する本発明のイン
タフェース回路では、第二の受信選択回路によって、デ
ータ出力端子と各受信バッファは一定期間毎に交互に接
続される。第一の受信選択回路によって、入出力回路と
各受信バッファは一定期間毎に交互に接続される。デー
タ出力端子が一方の受信バッファに接続され、他方の受
信バッファは入出力回路に接続される。
タフェース回路では、第二の受信選択回路によって、デ
ータ出力端子と各受信バッファは一定期間毎に交互に接
続される。第一の受信選択回路によって、入出力回路と
各受信バッファは一定期間毎に交互に接続される。デー
タ出力端子が一方の受信バッファに接続され、他方の受
信バッファは入出力回路に接続される。
【００２３】
【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照して説明する。図４は、本発明に係るインタフ
ェース回路を有する周辺装置とパーソナルコンピュータ
との接続関係を説明する説明図である。
面を参照して説明する。図４は、本発明に係るインタフ
ェース回路を有する周辺装置とパーソナルコンピュータ
との接続関係を説明する説明図である。
【００２４】一方の装置である周辺装置２０の入出力端
子Ｔｆと、他方の装置であるパーソナルコンピュータ１
０のデータ入出力用の入出力端子Ｔｐとは、シリアルデ
ータ転送路１５により接続されている。周辺装置２０
は、周辺装置２０の各種制御を行うコントローラ２５
と、このコントローラ２５に接続されたインタフェース
回路３０とを有する。周辺装置２０のインタフェース回
路３０は、一定期間毎に該一定期間内の任意のタイミン
グでデータ転送を行い、該データ転送は前記一定期間毎
に一定量のデータの転送が可能なアイソクロナス転送で
ある。
子Ｔｆと、他方の装置であるパーソナルコンピュータ１
０のデータ入出力用の入出力端子Ｔｐとは、シリアルデ
ータ転送路１５により接続されている。周辺装置２０
は、周辺装置２０の各種制御を行うコントローラ２５
と、このコントローラ２５に接続されたインタフェース
回路３０とを有する。周辺装置２０のインタフェース回
路３０は、一定期間毎に該一定期間内の任意のタイミン
グでデータ転送を行い、該データ転送は前記一定期間毎
に一定量のデータの転送が可能なアイソクロナス転送で
ある。
【００２５】インタフェース回路３０は、独立に動作可
能な１組の送信バッファ３２，３３と、前記インタフェ
ース回路３０のデータ入力端子Ｔｘからの送信用データ
ＳＴを入力し、該送信用データＳＴを前記１組の送信バ
ッファ３２，３３のうち一方の送信バッファに供給する
第一の送信選択回路３４と、送信モードの時は送信用デ
ータＳｔを入力し、該送信用データＳｔをデータ領域に
有するアイソクロナスパケットＰｘを前記シリアルデー
タ転送路１５に出力する入出力回路４０と、前記１組の
送信バッファ３２，３３のうち他方の送信バッファから
送信用データを入力し、該送信用データを前記入出力回
路４０に供給する第二の送信選択回路３１とを有する。
前記入出力回路４０は前記一定期間の区切りを示すＳＯ
ＦパケットＰｆを前記シリアルデータ転送路１５から入
力すると、前記第一および第二の送信選択回路３４，３
１の選択を切り換えさせる制御信号Ｓｗを前記第一およ
び第二の送信選択回路３４，３１に出力する。前記入出
力回路４０は、前記区切りを示すＳＯＦパケットＰｆの
後に送信命令を示すパケットＰｔを入力すると、送信モ
ードとなって前記第二の送信選択回路３１からの送信用
データＳｔををデータ領域に有する前記アイソクロナス
パケットＰｘを前記シリアルデータ転送路１５に出力す
る。
能な１組の送信バッファ３２，３３と、前記インタフェ
ース回路３０のデータ入力端子Ｔｘからの送信用データ
ＳＴを入力し、該送信用データＳＴを前記１組の送信バ
ッファ３２，３３のうち一方の送信バッファに供給する
第一の送信選択回路３４と、送信モードの時は送信用デ
ータＳｔを入力し、該送信用データＳｔをデータ領域に
有するアイソクロナスパケットＰｘを前記シリアルデー
タ転送路１５に出力する入出力回路４０と、前記１組の
送信バッファ３２，３３のうち他方の送信バッファから
送信用データを入力し、該送信用データを前記入出力回
路４０に供給する第二の送信選択回路３１とを有する。
前記入出力回路４０は前記一定期間の区切りを示すＳＯ
ＦパケットＰｆを前記シリアルデータ転送路１５から入
力すると、前記第一および第二の送信選択回路３４，３
１の選択を切り換えさせる制御信号Ｓｗを前記第一およ
び第二の送信選択回路３４，３１に出力する。前記入出
力回路４０は、前記区切りを示すＳＯＦパケットＰｆの
後に送信命令を示すパケットＰｔを入力すると、送信モ
ードとなって前記第二の送信選択回路３１からの送信用
データＳｔををデータ領域に有する前記アイソクロナス
パケットＰｘを前記シリアルデータ転送路１５に出力す
る。
【００２６】第一の送信選択回路３４によって、データ
入力端子Ｔｘと各送信バッファ３２，３３は一定期間毎
に交互に接続される。第二の送信選択回路３１によっ
て、入出力回路４０の端子Ｔｔと各送信バッファ３２，
３３は一定期間毎に交互に接続される。送信バッファ３
２，３３は、それぞれパラレルデータを入出力するバッ
ファであり、送信用データＳＴはパラレルデータであ
る。データ入力端子Ｔｘが一方の送信バッファに接続さ
れ、他方の送信バッファは入出力回路４０に接続され
る。
入力端子Ｔｘと各送信バッファ３２，３３は一定期間毎
に交互に接続される。第二の送信選択回路３１によっ
て、入出力回路４０の端子Ｔｔと各送信バッファ３２，
３３は一定期間毎に交互に接続される。送信バッファ３
２，３３は、それぞれパラレルデータを入出力するバッ
ファであり、送信用データＳＴはパラレルデータであ
る。データ入力端子Ｔｘが一方の送信バッファに接続さ
れ、他方の送信バッファは入出力回路４０に接続され
る。
【００２７】コントローラ２５は、データ処理装置２１
と、書込回路２３と、読出回路２４とを有する。データ
処理装置２１は、送信用データＳＴＤを書込回路２３に
出力する。書込回路２３は、送信用データＳＴＤを送信
バッファ３２，３３のデータ容量単位に区分して送信用
データＳＴを生成し、該送信用データＳＴを制御信号Ｓ
ｗに基づいてデータ入力端子Ｔｘに出力する。データ処
理装置２１の読出回路２４は、データ出力端子Ｔｙから
受信用データＳＡを制御信号Ｓｒに基づいて入力する。
読出回路２４は、入力した受信用データＳＡを一定のデ
ータ量毎にまとめて受信用データＳＡＤを生成し、該受
信用データＳＡＤをデータ処理回路２１に出力する。
と、書込回路２３と、読出回路２４とを有する。データ
処理装置２１は、送信用データＳＴＤを書込回路２３に
出力する。書込回路２３は、送信用データＳＴＤを送信
バッファ３２，３３のデータ容量単位に区分して送信用
データＳＴを生成し、該送信用データＳＴを制御信号Ｓ
ｗに基づいてデータ入力端子Ｔｘに出力する。データ処
理装置２１の読出回路２４は、データ出力端子Ｔｙから
受信用データＳＡを制御信号Ｓｒに基づいて入力する。
読出回路２４は、入力した受信用データＳＡを一定のデ
ータ量毎にまとめて受信用データＳＡＤを生成し、該受
信用データＳＡＤをデータ処理回路２１に出力する。
【００２８】入出力回路４０は、受信モードの時は、前
記シリアルデータ転送路１５からアイソクロナスパケッ
トＰｙを入力し、そのデータ領域の受信用データＳａを
抽出する。インタフェース回路３０は、独立に動作可能
な１組の受信バッファ４２，４３と、前記入出力回路４
０から受信用データＳａを入力し、該受信用データＳａ
を前記１組の受信バッファ４２，４３のうち一方の受信
バッファに供給する第一の受信選択回路４１と、前記１
組の受信バッファ４２，４３のうち他方の受信バッファ
から受信用データＳＡを入力し、該受信用データＳＡを
インタフェース回路３０のデータ出力端子Ｔｙに供給す
る第二の受信選択回路４４とを有する。
記シリアルデータ転送路１５からアイソクロナスパケッ
トＰｙを入力し、そのデータ領域の受信用データＳａを
抽出する。インタフェース回路３０は、独立に動作可能
な１組の受信バッファ４２，４３と、前記入出力回路４
０から受信用データＳａを入力し、該受信用データＳａ
を前記１組の受信バッファ４２，４３のうち一方の受信
バッファに供給する第一の受信選択回路４１と、前記１
組の受信バッファ４２，４３のうち他方の受信バッファ
から受信用データＳＡを入力し、該受信用データＳＡを
インタフェース回路３０のデータ出力端子Ｔｙに供給す
る第二の受信選択回路４４とを有する。
【００２９】入出力回路４０は前記一定期間の区切りを
示すＳＯＦパケットＰｆを前記シリアルデータ転送路１
５から入力すると、前記第一および第二の受信選択回路
４２，４３の選択を切り換えさせる制御信号Ｓｒを前記
第一および第二の受信選択回路４２，４３に出力する。
入出力回路４０は、前記区切りを示すＳＯＦパケットＰ
ｆの後に受信命令を示すパケットＰａを入力すると、受
信モードとなって後続のアイソクロナスパケットＰｙを
入力してそのデータ領域の受信用データＳａを前記第一
の受信選択回路４１に出力する。受信バッファ４２，４
３は、それぞれパラレルデータを入出力するバッファで
あり、受信用データＳＡはパラレルデータである。
示すＳＯＦパケットＰｆを前記シリアルデータ転送路１
５から入力すると、前記第一および第二の受信選択回路
４２，４３の選択を切り換えさせる制御信号Ｓｒを前記
第一および第二の受信選択回路４２，４３に出力する。
入出力回路４０は、前記区切りを示すＳＯＦパケットＰ
ｆの後に受信命令を示すパケットＰａを入力すると、受
信モードとなって後続のアイソクロナスパケットＰｙを
入力してそのデータ領域の受信用データＳａを前記第一
の受信選択回路４１に出力する。受信バッファ４２，４
３は、それぞれパラレルデータを入出力するバッファで
あり、受信用データＳＡはパラレルデータである。
【００３０】インタフェース回路３０では、第二の受信
選択回路４４によって、データ出力端子Ｔｙと各受信バ
ッファ４２，４３は一定期間毎に交互に接続される。第
一の受信選択回路４１によって、入出力回路４０の端子
Ｔａと各受信バッファ４２，４３は一定期間毎に交互に
接続される。データ出力端子Ｔｙが一方の受信バッファ
に接続され、他方の受信バッファは入出力回路４０に接
続される。
選択回路４４によって、データ出力端子Ｔｙと各受信バ
ッファ４２，４３は一定期間毎に交互に接続される。第
一の受信選択回路４１によって、入出力回路４０の端子
Ｔａと各受信バッファ４２，４３は一定期間毎に交互に
接続される。データ出力端子Ｔｙが一方の受信バッファ
に接続され、他方の受信バッファは入出力回路４０に接
続される。
【００３１】図５は、図４のインタフェース回路３０が
送信モードの時の動作を説明するタイムチャートであ
る。図５において、インタフェース回路３０は、ある連
続した３フレームでアイソクロナスパケットＰｘの送信
を行っている。インタフェース回路３０には、パーソナ
ルコンピュータ１０から１ｍｓ毎にＳＯＦパケットＰｆ
が供給され、図５ではＮフレームとＮ＋１フレームとＮ
＋２フレームとが生成されている。インタフェース回路
３０でのＳＯＦパケットＰｆの受信をパルスｎで示して
おり、送信命令を示すパケットＰｔの受信をパルスｎｔ
で示している。インタフェース回路３０は、ＳＯＦパケ
ットＰｆを入力すると制御信号Ｓｗを端子Ｔｗから出力
し、インタフェース回路３０の端子Ｔｔに接続される送
信バッファが切り替わると共に、データ入力端子Ｔｘに
接続される送信バッファが切り替わる。
送信モードの時の動作を説明するタイムチャートであ
る。図５において、インタフェース回路３０は、ある連
続した３フレームでアイソクロナスパケットＰｘの送信
を行っている。インタフェース回路３０には、パーソナ
ルコンピュータ１０から１ｍｓ毎にＳＯＦパケットＰｆ
が供給され、図５ではＮフレームとＮ＋１フレームとＮ
＋２フレームとが生成されている。インタフェース回路
３０でのＳＯＦパケットＰｆの受信をパルスｎで示して
おり、送信命令を示すパケットＰｔの受信をパルスｎｔ
で示している。インタフェース回路３０は、ＳＯＦパケ
ットＰｆを入力すると制御信号Ｓｗを端子Ｔｗから出力
し、インタフェース回路３０の端子Ｔｔに接続される送
信バッファが切り替わると共に、データ入力端子Ｔｘに
接続される送信バッファが切り替わる。
【００３２】各フレーム内で送信命令を示すパケットＰ
ｔをインタフェース回路３０が受信すると、インタフェ
ース回路３０は第二の送信選択回路３１からの送信用デ
ータＳｔを有するアイソクロナスパケットＰｘをシリア
ルデータ転送路１５に出力する。入出力回路４０におけ
るアイソクロナスパケットＰｘの送信期間を、符号Ｗ４
１，Ｗ４２，Ｗ４３で示している。
ｔをインタフェース回路３０が受信すると、インタフェ
ース回路３０は第二の送信選択回路３１からの送信用デ
ータＳｔを有するアイソクロナスパケットＰｘをシリア
ルデータ転送路１５に出力する。入出力回路４０におけ
るアイソクロナスパケットＰｘの送信期間を、符号Ｗ４
１，Ｗ４２，Ｗ４３で示している。
【００３３】ＮフレームでアイソクロナスパケットＰｘ
の送信が行われている期間Ｗ４１からＮ＋１フレームで
アイソクロナスパケットＰｘの送信が行われている期間
Ｗ４２まではｔ４１の期間がある。一方、Ｎ＋１フレー
ムでアイソクロナスパケットＰｘの送信が行われている
期間Ｗ４２からＮ＋２フレームでアイソクロナスパケッ
トＰｘの送信が行われている期間Ｗ４３まではｔ４２の
期間がある。
の送信が行われている期間Ｗ４１からＮ＋１フレームで
アイソクロナスパケットＰｘの送信が行われている期間
Ｗ４２まではｔ４１の期間がある。一方、Ｎ＋１フレー
ムでアイソクロナスパケットＰｘの送信が行われている
期間Ｗ４２からＮ＋２フレームでアイソクロナスパケッ
トＰｘの送信が行われている期間Ｗ４３まではｔ４２の
期間がある。
【００３４】Ｎフレームでは、送信バッファ３２からの
送信用データを有するアイソクロナスパケットＰｘが送
信される。Ｎ＋１フレームでは、送信バッファ３３から
の送信用データを有するアイソクロナスパケットＰｘが
送信される。Ｎ＋２フレームでは、送信バッファ３２か
らの送信用データを有するアイソクロナスパケットＰｘ
が送信される。このようにして、各送信バッファが送信
用データＳＴをデータ入力端子Ｔｘから入力する時間間
隔として少なくとも前記一定期間程度すなわち１フレー
ム程度を得ることができる。コントローラ２５は、各送
信バッファに送信用データを書き込む時間として、前記
一定期間程度すなわち１フレーム程度を得ることができ
る。
送信用データを有するアイソクロナスパケットＰｘが送
信される。Ｎ＋１フレームでは、送信バッファ３３から
の送信用データを有するアイソクロナスパケットＰｘが
送信される。Ｎ＋２フレームでは、送信バッファ３２か
らの送信用データを有するアイソクロナスパケットＰｘ
が送信される。このようにして、各送信バッファが送信
用データＳＴをデータ入力端子Ｔｘから入力する時間間
隔として少なくとも前記一定期間程度すなわち１フレー
ム程度を得ることができる。コントローラ２５は、各送
信バッファに送信用データを書き込む時間として、前記
一定期間程度すなわち１フレーム程度を得ることができ
る。
【００３５】図６は、図４のインタフェース回路３０が
受信モードの時の動作を説明するタイムチャートであ
る。図６において、インタフェース回路３０は、ある連
続した３フレームでアイソクロナスパケットＰｙの受信
を行っている。インタフェース回路３０には、パーソナ
ルコンピュータ１０から１ｍｓ毎にＳＯＦパケットＰｆ
が供給され、図５ではＭフレームとＭ＋１フレームとＭ
＋２フレームとが生成されている。インタフェース回路
３０でのＳＯＦパケットＰｆの受信をパルスｍで示して
おり、受信命令を示すパケットＰａの受信をパルスｍａ
で示している。インタフェース回路３０は、ＳＯＦパケ
ットＰｆを入力すると制御信号Ｓｒを端子Ｔｒから出力
し、インタフェース回路３０の端子Ｔａに接続される送
信バッファが切り替わると共に、データ出力端子Ｔｙに
接続される送信バッファが切り替わる。
受信モードの時の動作を説明するタイムチャートであ
る。図６において、インタフェース回路３０は、ある連
続した３フレームでアイソクロナスパケットＰｙの受信
を行っている。インタフェース回路３０には、パーソナ
ルコンピュータ１０から１ｍｓ毎にＳＯＦパケットＰｆ
が供給され、図５ではＭフレームとＭ＋１フレームとＭ
＋２フレームとが生成されている。インタフェース回路
３０でのＳＯＦパケットＰｆの受信をパルスｍで示して
おり、受信命令を示すパケットＰａの受信をパルスｍａ
で示している。インタフェース回路３０は、ＳＯＦパケ
ットＰｆを入力すると制御信号Ｓｒを端子Ｔｒから出力
し、インタフェース回路３０の端子Ｔａに接続される送
信バッファが切り替わると共に、データ出力端子Ｔｙに
接続される送信バッファが切り替わる。
【００３６】各フレーム内で受信命令を示すパケットＰ
ａをインタフェース回路３０が受信すると、インタフェ
ース回路３０は後続のアイソクロナスパケットＰｙを入
力してそのデータ領域の受信用データＳａを第一の受信
選択回路４１に出力する。入出力回路４０におけるアイ
ソクロナスパケットＰｙの受信から受信用データＳａを
第一の受信選択回路４１に出力するまでの期間を、符号
Ｗ５１，Ｗ５２，Ｗ５３でそれぞれ示している。
ａをインタフェース回路３０が受信すると、インタフェ
ース回路３０は後続のアイソクロナスパケットＰｙを入
力してそのデータ領域の受信用データＳａを第一の受信
選択回路４１に出力する。入出力回路４０におけるアイ
ソクロナスパケットＰｙの受信から受信用データＳａを
第一の受信選択回路４１に出力するまでの期間を、符号
Ｗ５１，Ｗ５２，Ｗ５３でそれぞれ示している。
【００３７】ＭフレームでアイソクロナスパケットＰｙ
の受信が行われている期間Ｗ５１からＭ＋１フレームで
アイソクロナスパケットＰｙの受信が行われている期間
Ｗ５２まではｔ５１の期間がある。一方、Ｍ＋１フレー
ムでアイソクロナスパケットＰｙの受信が行われている
期間Ｗ５２からＭ＋２フレームでアイソクロナスパケッ
トＰｙの受信が行われている期間Ｗ５３まではｔ５２の
期間がある。
の受信が行われている期間Ｗ５１からＭ＋１フレームで
アイソクロナスパケットＰｙの受信が行われている期間
Ｗ５２まではｔ５１の期間がある。一方、Ｍ＋１フレー
ムでアイソクロナスパケットＰｙの受信が行われている
期間Ｗ５２からＭ＋２フレームでアイソクロナスパケッ
トＰｙの受信が行われている期間Ｗ５３まではｔ５２の
期間がある。
【００３８】Ｍフレームでは、アイソクロナスパケット
Ｐｙのデータ領域の受信用データＳａは、第一の受信選
択回路４１を介して受信バッファ４２に出力される。Ｍ
＋１フレームでは、アイソクロナスパケットＰｙのデー
タ領域の受信用データＳａは、第一の受信選択回路４１
を介して受信バッファ４３に出力される。Ｍ＋２フレー
ムでは、アイソクロナスパケットＰｙのデータ領域の受
信用データＳａは、第一の受信選択回路４１を介して受
信バッファ４２に出力される。このようにして、各受信
バッファが受信用データをデータ出力端子Ｔｙに出力す
る時間間隔として少なくとも前記一定期間程度すなわち
１フレーム程度を得ることができる。コントローラ２５
は、各受信バッファから受信用データを読み出す時間と
して、前記一定期間程度すなわち１フレーム程度を得る
ことができる。
Ｐｙのデータ領域の受信用データＳａは、第一の受信選
択回路４１を介して受信バッファ４２に出力される。Ｍ
＋１フレームでは、アイソクロナスパケットＰｙのデー
タ領域の受信用データＳａは、第一の受信選択回路４１
を介して受信バッファ４３に出力される。Ｍ＋２フレー
ムでは、アイソクロナスパケットＰｙのデータ領域の受
信用データＳａは、第一の受信選択回路４１を介して受
信バッファ４２に出力される。このようにして、各受信
バッファが受信用データをデータ出力端子Ｔｙに出力す
る時間間隔として少なくとも前記一定期間程度すなわち
１フレーム程度を得ることができる。コントローラ２５
は、各受信バッファから受信用データを読み出す時間と
して、前記一定期間程度すなわち１フレーム程度を得る
ことができる。
【００３９】図７は、インタフェース回路３０の入出力
回路４０の概略ブロック図である。入出力回路４０は、
検出回路４１０と、選択回路４２０と、パケット組立回
路４３０と、パラレル／シリアル変換回路４３１と、シ
リアル／パラレル変換回路４４１と、パケット分解回路
４４０とを有する。入出力端子Ｔｆと入出力回路４０の
端子Ｔ５とは接続されている。
回路４０の概略ブロック図である。入出力回路４０は、
検出回路４１０と、選択回路４２０と、パケット組立回
路４３０と、パラレル／シリアル変換回路４３１と、シ
リアル／パラレル変換回路４４１と、パケット分解回路
４４０とを有する。入出力端子Ｔｆと入出力回路４０の
端子Ｔ５とは接続されている。
【００４０】検出回路４１０は、端子Ｔ５からのパケッ
トを入力する。検出回路４１０は、ＳＯＦパケットＰｆ
を入力すると、制御信号Ｓｗ，Ｓｒを端子Ｔｗ，Ｔｒに
それぞれ出力する。検出回路４１０は、送信命令を示す
パケットＰｔを入力すると、制御信号Ｓｃを選択回路４
２０に出力して、パケット組立回路４３０の出力端子Ｔ
３と端子Ｔ５とを接続させる。検出回路４１０は、受信
命令を示すパケットＰａを入力すると、制御信号Ｓｃを
選択回路４２０に出力して、パケット分解回路４４０の
出力端子Ｔ４と端子Ｔ５とを接続させる。検出回路４１
０は、ＳＯＦパケットＰｆの後に受信命令を示すパケッ
トＰａを入力すると、分解確認信号Ｓｂをパケット分解
回路４４０に出力する。検出回路４１０は、ＳＯＦパケ
ットＰｆの後に送信命令を示すパケットＰｔを入力する
と、組立確認信号Ｓｕをパケット組立回路４３０に出力
する。
トを入力する。検出回路４１０は、ＳＯＦパケットＰｆ
を入力すると、制御信号Ｓｗ，Ｓｒを端子Ｔｗ，Ｔｒに
それぞれ出力する。検出回路４１０は、送信命令を示す
パケットＰｔを入力すると、制御信号Ｓｃを選択回路４
２０に出力して、パケット組立回路４３０の出力端子Ｔ
３と端子Ｔ５とを接続させる。検出回路４１０は、受信
命令を示すパケットＰａを入力すると、制御信号Ｓｃを
選択回路４２０に出力して、パケット分解回路４４０の
出力端子Ｔ４と端子Ｔ５とを接続させる。検出回路４１
０は、ＳＯＦパケットＰｆの後に受信命令を示すパケッ
トＰａを入力すると、分解確認信号Ｓｂをパケット分解
回路４４０に出力する。検出回路４１０は、ＳＯＦパケ
ットＰｆの後に送信命令を示すパケットＰｔを入力する
と、組立確認信号Ｓｕをパケット組立回路４３０に出力
する。
【００４１】パラレル／シリアル変換回路４３１は、端
子Ｔｔからの送信用データＳｔを入力し、該送信用デー
タＳｔをパラレルデータからシリアルデータに変換して
パケット組立回路４３０に出力する。パケット組立回路
４３０は、シリアルデータに変換された送信用データＳ
ｔを入力し、該送信用データＳｔをデータ領域に有する
アイソクロナスパケットＰｘを生成し、アイソクロナス
パケットＰｘを組立確認信号Ｓｕに基づいて端子Ｔ３か
ら選択回路４２０に出力する。
子Ｔｔからの送信用データＳｔを入力し、該送信用デー
タＳｔをパラレルデータからシリアルデータに変換して
パケット組立回路４３０に出力する。パケット組立回路
４３０は、シリアルデータに変換された送信用データＳ
ｔを入力し、該送信用データＳｔをデータ領域に有する
アイソクロナスパケットＰｘを生成し、アイソクロナス
パケットＰｘを組立確認信号Ｓｕに基づいて端子Ｔ３か
ら選択回路４２０に出力する。
【００４２】パケット分解回路４４０は、分解確認信号
Ｓｂの入力後にアイソクロナスパケットＰｙを入力する
と、アイソクロナスパケットＰｙのデータ領域から受信
用データＳａを抽出してシリアル／パラレル変換回路４
４１に出力する。シリアル／パラレル変換回路４４１
は、受信用データＳａを入力し、シリアルデータからパ
ラレルデータに変換して端子Ｔａに出力する。
Ｓｂの入力後にアイソクロナスパケットＰｙを入力する
と、アイソクロナスパケットＰｙのデータ領域から受信
用データＳａを抽出してシリアル／パラレル変換回路４
４１に出力する。シリアル／パラレル変換回路４４１
は、受信用データＳａを入力し、シリアルデータからパ
ラレルデータに変換して端子Ｔａに出力する。
【００４３】本実施形態のインタフェース回路３０で
は、送信モード時において、コントローラ２５が書き込
む送信バッファと、入出力回路４０が読み出す送信バッ
ファを異ならせており、ＳＯＦパケットＰｆの受信毎に
それらの送信バッファを切り換えることで、１つのアイ
ソクロナスパケットの送信毎に送信バッファを切り換え
ている。この結果、送信モード時のインタフェース回路
３０において、コントローラ２５が書き込む送信バッフ
ァに未送信の送信用データが残っていることを防止する
ことができ、また、コントローラ２５が未だ書き込んで
いない送信バッファから送信用データを読み出して入出
力回路４０が送信することを防止することができる。ま
た、コントローラ２５は、送信モード時のインタフェー
ス回路３０の送信バッファに対して、１フレーム中の任
意のタイミングで送信用データを書き込むことができ
る。
は、送信モード時において、コントローラ２５が書き込
む送信バッファと、入出力回路４０が読み出す送信バッ
ファを異ならせており、ＳＯＦパケットＰｆの受信毎に
それらの送信バッファを切り換えることで、１つのアイ
ソクロナスパケットの送信毎に送信バッファを切り換え
ている。この結果、送信モード時のインタフェース回路
３０において、コントローラ２５が書き込む送信バッフ
ァに未送信の送信用データが残っていることを防止する
ことができ、また、コントローラ２５が未だ書き込んで
いない送信バッファから送信用データを読み出して入出
力回路４０が送信することを防止することができる。ま
た、コントローラ２５は、送信モード時のインタフェー
ス回路３０の送信バッファに対して、１フレーム中の任
意のタイミングで送信用データを書き込むことができ
る。
【００４４】本実施形態のインタフェース回路３０で
は、受信モード時において、１フレーム中に、入出力回
路４０が書き込む受信バッファとコントローラ２５が読
み出す受信バッファとを異ならせており、ＳＯＦパケッ
トＰｆの受信毎にそれらの受信バッファを切り換えるこ
とで、１つのアイソクロナスパケットの受信毎に受信バ
ッファを切り換えている。この結果、コントローラ２５
によって未だ読み出されていない受信バッファに対して
入出力回路４０が上書きすることを防止することがで
き、また、入出力回路４０が未だ書き込んでいない受信
バッファから受信用データをコントローラ２５が読み出
すことを防止することができる。また、コントローラ２
５は、受信モード時のインタフェース回路３０の受信バ
ッファに対して、１フレーム中の任意のタイミングで受
信用データを読み出すことができる。コントローラ２５
としては、低速で動作するものを用いることができ、周
辺装置２０を小型化および低コスト化することができ
る。
は、受信モード時において、１フレーム中に、入出力回
路４０が書き込む受信バッファとコントローラ２５が読
み出す受信バッファとを異ならせており、ＳＯＦパケッ
トＰｆの受信毎にそれらの受信バッファを切り換えるこ
とで、１つのアイソクロナスパケットの受信毎に受信バ
ッファを切り換えている。この結果、コントローラ２５
によって未だ読み出されていない受信バッファに対して
入出力回路４０が上書きすることを防止することがで
き、また、入出力回路４０が未だ書き込んでいない受信
バッファから受信用データをコントローラ２５が読み出
すことを防止することができる。また、コントローラ２
５は、受信モード時のインタフェース回路３０の受信バ
ッファに対して、１フレーム中の任意のタイミングで受
信用データを読み出すことができる。コントローラ２５
としては、低速で動作するものを用いることができ、周
辺装置２０を小型化および低コスト化することができ
る。
【００４５】周辺装置２０としては、例えば音響装置、
一例としてスピーカ装置としてもよく、受信用データと
しては音声データを用いてもよい。周辺装置２０として
は、例えばディジタルカメラとし、送信用データとして
は画像データを用いてもよい。図４のインタフェース回
路３０から第一および第二の受信選択回路４１，４４と
受信バッファ４２，４３とを取り除いてインタフェース
回路を構成し、送信専用の周辺装置に備えてもよい。図
４のインタフェース回路３０から第一および第二の送信
選択回路３４，３１と送信バッファ３２，３３とを取り
除いてインタフェース回路を構成し、送信専用の周辺装
置に備えてもよい。
一例としてスピーカ装置としてもよく、受信用データと
しては音声データを用いてもよい。周辺装置２０として
は、例えばディジタルカメラとし、送信用データとして
は画像データを用いてもよい。図４のインタフェース回
路３０から第一および第二の受信選択回路４１，４４と
受信バッファ４２，４３とを取り除いてインタフェース
回路を構成し、送信専用の周辺装置に備えてもよい。図
４のインタフェース回路３０から第一および第二の送信
選択回路３４，３１と送信バッファ３２，３３とを取り
除いてインタフェース回路を構成し、送信専用の周辺装
置に備えてもよい。
【００４６】なお、上記実施形態は本発明の一例であ
り、本発明は上記実施形態に限定されない。
り、本発明は上記実施形態に限定されない。
【００４７】
【発明の効果】本発明のインタフェース回路によれば、
一定期間毎に一定量のデータの転送が可能なアイソクロ
ナス転送を行う場合に１組の送信バッファを用いること
で、各送信バッファが送信用データをデータ入力端子か
ら入力する時間間隔として少なくとも前記一定期間程度
を得ることができる。また、データ入力端子から各送信
バッファへの送信用データの書込みを、前記一定期間内
の任意のタイミングで行うことができ、アイソクロナス
転送に必要な送信用データの書込みを、送信命令を示す
パケットの受信タイミングによらずに前記一定期間内に
行うことができる。
一定期間毎に一定量のデータの転送が可能なアイソクロ
ナス転送を行う場合に１組の送信バッファを用いること
で、各送信バッファが送信用データをデータ入力端子か
ら入力する時間間隔として少なくとも前記一定期間程度
を得ることができる。また、データ入力端子から各送信
バッファへの送信用データの書込みを、前記一定期間内
の任意のタイミングで行うことができ、アイソクロナス
転送に必要な送信用データの書込みを、送信命令を示す
パケットの受信タイミングによらずに前記一定期間内に
行うことができる。
【００４８】本発明のインタフェース回路によれば、一
定期間毎に一定量のデータの転送が可能なアイソクロナ
ス転送を行う場合に１組の受信バッファを用いること
で、各受信バッファが受信用データをデータ出力端子に
出力する時間間隔として少なくとも前記一定期間程度を
得ることができる。また、データ出力端子から各受信バ
ッファへの受信用データの読出しを、前記一定期間内の
任意のタイミングで行うことができ、アイソクロナス転
送に必要な受信用データの読出しを、受信命令を示すパ
ケットの受信タイミングによらずに前記一定期間内に行
うことができる。
定期間毎に一定量のデータの転送が可能なアイソクロナ
ス転送を行う場合に１組の受信バッファを用いること
で、各受信バッファが受信用データをデータ出力端子に
出力する時間間隔として少なくとも前記一定期間程度を
得ることができる。また、データ出力端子から各受信バ
ッファへの受信用データの読出しを、前記一定期間内の
任意のタイミングで行うことができ、アイソクロナス転
送に必要な受信用データの読出しを、受信命令を示すパ
ケットの受信タイミングによらずに前記一定期間内に行
うことができる。
【００４９】本発明のインタフェース回路によれば、一
定期間毎に一定量のデータの転送が可能なアイソクロナ
ス転送を行う場合に１組の送信バッファと１組の受信バ
ッファを用いることで、送信モード時において各送信バ
ッファが送信用データをデータ入力端子から入力する時
間間隔として少なくとも前記一定期間程度を得ることが
できると共に、受信モード時において各受信バッファが
受信用データをデータ出力端子に出力する時間間隔とし
て少なくとも前記一定期間程度を得ることができる。ま
た、送信モード時においてデータ入力端子から各送信バ
ッファへの送信用データの書込みを、前記一定期間内の
任意のタイミングで行うことができ、アイソクロナス転
送に必要な送信用データの書込みを、送信命令を示すパ
ケットの受信タイミングによらずに前記一定期間内に行
うことができる。また、受信モード時においてデータ出
力端子から各受信バッファへの受信用データの読出し
を、前記一定期間内の任意のタイミングで行うことがで
き、アイソクロナス転送に必要な受信用データの読出し
を、受信命令を示すパケットの受信タイミングによらず
に前記一定期間内に行うことができる。
定期間毎に一定量のデータの転送が可能なアイソクロナ
ス転送を行う場合に１組の送信バッファと１組の受信バ
ッファを用いることで、送信モード時において各送信バ
ッファが送信用データをデータ入力端子から入力する時
間間隔として少なくとも前記一定期間程度を得ることが
できると共に、受信モード時において各受信バッファが
受信用データをデータ出力端子に出力する時間間隔とし
て少なくとも前記一定期間程度を得ることができる。ま
た、送信モード時においてデータ入力端子から各送信バ
ッファへの送信用データの書込みを、前記一定期間内の
任意のタイミングで行うことができ、アイソクロナス転
送に必要な送信用データの書込みを、送信命令を示すパ
ケットの受信タイミングによらずに前記一定期間内に行
うことができる。また、受信モード時においてデータ出
力端子から各受信バッファへの受信用データの読出し
を、前記一定期間内の任意のタイミングで行うことがで
き、アイソクロナス転送に必要な受信用データの読出し
を、受信命令を示すパケットの受信タイミングによらず
に前記一定期間内に行うことができる。
【００５０】以上に説明したように、本発明によれば、
アイソクロナス転送に適したインタフェース回路を提供
することができる。
アイソクロナス転送に適したインタフェース回路を提供
することができる。
【図１】パーソナルコンピュータと周辺装置との接続関
係の一例を説明する説明図である。
係の一例を説明する説明図である。
【図２】図１の周辺装置のインタフェース回路が送信モ
ードの時の動作を説明するタイムチャートである。
ードの時の動作を説明するタイムチャートである。
【図３】図１の周辺装置のインタフェース回路が受信モ
ードの時の動作を説明するタイムチャートである。
ードの時の動作を説明するタイムチャートである。
【図４】本発明のインタフェース回路を有する周辺装置
とパーソナルコンピュータとの接続関係の一例を説明す
る説明図である。
とパーソナルコンピュータとの接続関係の一例を説明す
る説明図である。
【図５】図４の周辺装置のインタフェース回路が送信モ
ードの時の動作を説明するタイムチャートである。
ードの時の動作を説明するタイムチャートである。
【図６】図４の周辺装置のインタフェース回路が受信モ
ードの時の動作を説明するタイムチャートである。
ードの時の動作を説明するタイムチャートである。
【図７】図４の周辺装置のインタフェース回路が有する
入出力回路の一例を示すブロック図である。
入出力回路の一例を示すブロック図である。
３，３２，３３…送信バッファ、４，４２，４３…受信
バッファ、１０…パーソナルコンピュータ（コンピュー
タ本体）、１５…シリアルデータ転送路、２０，１２０
…周辺装置、２１…データ処理装置、２３…書込回路、
２４…読出回路、２５…コントローラ、３０，１３０…
インタフェース回路、３１…第二の送信選択回路、３４
…第一の送信選択回路、４０…入出力回路、４１…第一
の受信選択回路、４４…第二の受信選択回路、４１０…
検出回路、４２０…選択回路、４３０…パケット組立回
路、４３１…パラレル／シリアル変換回路、４４０…パ
ケット分解回路、４４１…シリアル／パラレル変換回
路、ｍ，ｍａ，ｎ，ｎｔ…パルス、Ｐａ…受信命令を示
すパケット、Ｐｆ…一定期間の区切りを示すパケット
（ＳＯＦパケット）、Ｐｔ…送信命令を示すパケット、
Ｐｘ，Ｐｙ…アイソクロナスパケット、Ｓａ，ＳＡ…受
信用データ、Ｓｒ，Ｓｗ…制御信号、Ｓｔ，ＳＴ…送信
用データ、Ｔｆ，Ｔｐ…入出力端子、Ｔｘ…データ入力
端子、Ｔｙ…データ出力端子、ｔ４１，ｔ４２，ｔ５
１，ｔ５２…転送間隔、Ｗ４１，Ｗ４２，Ｗ４３，Ｗ５
１，Ｗ５２，Ｗ５３…期間。
バッファ、１０…パーソナルコンピュータ（コンピュー
タ本体）、１５…シリアルデータ転送路、２０，１２０
…周辺装置、２１…データ処理装置、２３…書込回路、
２４…読出回路、２５…コントローラ、３０，１３０…
インタフェース回路、３１…第二の送信選択回路、３４
…第一の送信選択回路、４０…入出力回路、４１…第一
の受信選択回路、４４…第二の受信選択回路、４１０…
検出回路、４２０…選択回路、４３０…パケット組立回
路、４３１…パラレル／シリアル変換回路、４４０…パ
ケット分解回路、４４１…シリアル／パラレル変換回
路、ｍ，ｍａ，ｎ，ｎｔ…パルス、Ｐａ…受信命令を示
すパケット、Ｐｆ…一定期間の区切りを示すパケット
（ＳＯＦパケット）、Ｐｔ…送信命令を示すパケット、
Ｐｘ，Ｐｙ…アイソクロナスパケット、Ｓａ，ＳＡ…受
信用データ、Ｓｒ，Ｓｗ…制御信号、Ｓｔ，ＳＴ…送信
用データ、Ｔｆ，Ｔｐ…入出力端子、Ｔｘ…データ入力
端子、Ｔｙ…データ出力端子、ｔ４１，ｔ４２，ｔ５
１，ｔ５２…転送間隔、Ｗ４１，Ｗ４２，Ｗ４３，Ｗ５
１，Ｗ５２，Ｗ５３…期間。
Claims (6)
- 【請求項１】一方の装置と他方の装置とをシリアルデー
タ転送路を介して接続し、一定期間毎に該一定期間内の
任意のタイミングでデータ転送を行い、該データ転送は
前記一定期間毎に一定量のデータの転送が可能なアイソ
クロナス転送である場合における前記一方の装置のイン
タフェース回路であって、 独立に動作可能な１組の送信バッファと、 前記インタフェース回路のデータ入力端子からの送信用
データを入力し、該送信用データを前記１組の送信バッ
ファのうち一方の送信バッファに供給する第一の送信選
択回路と、 送信用データを入力し、該送信用データをデータ領域に
有するアイソクロナスパケットを前記シリアルデータ転
送路に出力する入出力回路と、 前記１組の送信バッファのうち他方の送信バッファから
送信用データを入力し、該送信用データを前記入出力回
路に供給する第二の送信選択回路とを有し、 前記入出力回路は前記一定期間の区切りを示すパケット
を前記シリアルデータ転送路から入力すると、前記第一
および第二の送信選択回路の選択を切り換えさせる制御
信号を前記第一および第二の送信選択回路に出力し、 前記入出力回路は、前記区切りを示すパケットの後に送
信命令を示すパケットを入力すると、前記第二の送信選
択回路からの送信用データを有する前記アイソクロナス
パケットを前記シリアルデータ転送路に出力するインタ
フェース回路。 - 【請求項２】前記一方の装置は周辺装置であり、 前記他方の装置はコンピュータ本体であり、 前記データ入力端子からの送信用データはパラレルデー
タであり、 前記１組の送信バッファはパラレルデータを入出力する
バッファであり、 前記入出力回路は、送信用データをパラレルデータから
シリアルデータに変換するパラレル／シリアル変換回路
と、シリアルデータに変換された送信用データをデータ
領域に有するアイソクロナスパケットを生成するパケッ
ト組立回路とを備える請求項１記載のインタフェース回
路。 - 【請求項３】一方の装置と他方の装置とをシリアルデー
タ転送路を介して接続し、一定期間毎に該一定期間内の
任意のタイミングでデータ転送を行い、該データ転送は
前記一定期間毎に一定量のデータの転送が可能なアイソ
クロナス転送である場合における前記一方の装置のイン
タフェース回路であって、 独立に動作可能な１組の受信バッファと、 前記シリアルデータ転送路からアイソクロナスパケット
を入力し、そのデータ領域の受信用データを抽出する入
出力回路と、 前記入出力回路から受信用データを入力し、該受信用デ
ータを前記１組の受信バッファのうち一方の受信バッフ
ァに供給する第一の受信選択回路と、 前記１組の受信バッファのうち他方の受信バッファから
受信用データを入力し、該受信用データを前記インタフ
ェース回路のデータ出力端子に供給する第二の受信選択
回路とを有し、 前記入出力回路は前記一定期間の区切りを示すパケット
を前記シリアルデータ転送路から入力すると、前記第一
および第二の受信選択回路の選択を切り換えさせる制御
信号を前記第一および第二の受信選択回路に出力し、 前記入出力回路は、前記区切りを示すパケットの後に受
信命令を示すパケットを入力すると、後続のアイソクロ
ナスパケットを入力してそのデータ領域の受信用データ
を前記第一の受信選択回路に出力するインタフェース回
路。 - 【請求項４】前記一方の装置は周辺装置であり、 前記他方の装置はコンピュータ本体であり、 前記データ出力端子に供給される受信用データはパラレ
ルデータであり、 前記１組の受信バッファはパラレルデータを入出力する
バッファであり、 前記入出力回路は、アイソクロナスパケットのデータ領
域から受信用データを抽出するパケット分解回路と、抽
出された受信用データをシリアルデータからパラレルデ
ータに変換するシリアル／パラレル変換回路とを備える
請求項３記載のインタフェース回路。 - 【請求項５】一方の装置と他方の装置とをシリアルデー
タ転送路を介して接続し、一定期間毎に該一定期間内の
任意のタイミングでデータ転送を行い、該データ転送は
前記一定期間毎に一定量のデータの転送が可能なアイソ
クロナス転送である場合における前記一方の装置のイン
タフェース回路であって、 独立して動作可能な１組の送信バッファと、 独立して動作可能な１組の受信バッファと、 前記インタフェース回路のデータ入力端子からの送信用
データを入力し、該送信用データを前記１組の送信バッ
ファのうち一方の送信バッファに供給する第一の送信選
択回路と、 送信モード時では送信用データを入力して該送信用デー
タをデータ領域に有するアイソクロナスパケットを前記
シリアルデータ転送路に出力し、受信モード時では前記
シリアルデータ転送路からアイソクロナスパケットを入
力してそのデータ領域の受信用データを抽出する入出力
回路と、 前記１組の送信バッファのうち他方の送信バッファから
送信用データを入力し、該送信用データを前記入出力回
路に供給する第二の送信選択回路と、 前記入出力回路から受信用データを入力し、該受信用デ
ータを前記１組の受信バッファのうち一方の受信バッフ
ァに供給する第一の受信選択回路と、 前記１組の受信バッファのうち他方の受信バッファから
受信用データを入力し、該受信用データを前記インタフ
ェース回路のデータ出力端子に供給する第二の受信選択
回路とを有し、 前記入出力回路は前記一定期間の区切りを示すパケット
を前記シリアルデータ転送路から入力すると、前記第一
および第二の送信選択回路の選択を切り換えさせる制御
信号を前記第一および第二の送信選択回路に出力すると
共に、前記第一および第二の受信選択回路の選択を切り
換えさせる制御信号を前記第一および第二の受信選択回
路に出力し、 前記入出力回路は、前記区切りを示すパケットの後に送
信命令を示すパケットを入力すると、送信モードとなっ
て前記第二の送信選択回路からの送信用データを有する
前記アイソクロナスパケットを前記シリアルデータ転送
路に出力し、 前記入出力回路は、前記区切りを示すパケットの後に受
信命令を示すパケットを入力すると、受信モードとなっ
て後続のアイソクロナスパケットを入力してそのデータ
領域の受信用データを前記第一の受信選択回路に出力す
るインタフェース回路。 - 【請求項６】前記一方の装置は周辺装置であり、 前記他方の装置はコンピュータ本体であり、 前記データ入力端子からの送信用データはパラレルデー
タであり、 前記データ出力端子に供給される受信用データはパラレ
ルデータであり、 前記１組の送信バッファはパラレルデータを入出力する
バッファであり、 前記１組の受信バッファはパラレルデータを入出力する
バッファであり、 前記入出力回路は、送信用データをパラレルデータから
シリアルデータに変換するパラレル／シリアル変換回路
と、シリアルデータに変換された送信用データをデータ
領域に有するアイソクロナスパケットを生成するパケッ
ト組立回路と、アイソクロナスパケットのデータ領域か
ら受信用データを抽出するパケット分解回路と、抽出さ
れた受信用データをシリアルデータからパラレルデータ
に変換するシリアル／パラレル変換回路とを備える請求
項５記載のインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10135750A JPH11331277A (ja) | 1998-05-18 | 1998-05-18 | インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10135750A JPH11331277A (ja) | 1998-05-18 | 1998-05-18 | インタフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11331277A true JPH11331277A (ja) | 1999-11-30 |
Family
ID=15159002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10135750A Abandoned JPH11331277A (ja) | 1998-05-18 | 1998-05-18 | インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11331277A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7475171B2 (en) | 2005-03-23 | 2009-01-06 | Seiko Epson Corporation | Data transfer control device including a switch circuit that switches write destination of received packets |
-
1998
- 1998-05-18 JP JP10135750A patent/JPH11331277A/ja not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7475171B2 (en) | 2005-03-23 | 2009-01-06 | Seiko Epson Corporation | Data transfer control device including a switch circuit that switches write destination of received packets |
| US8127056B2 (en) | 2005-03-23 | 2012-02-28 | Seiko Epson Corporation | Data transfer control device including a switch circuit that switches write destination of received packets |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0283115A3 (en) | Methods and apparatus for achieving a high performance system interface for a reduced instruction set computer system | |
| JPH10117184A (ja) | 移動電話における赤外線オーディオリンク | |
| JPH0749832A (ja) | 情報処理装置 | |
| JPH11331277A (ja) | インタフェース回路 | |
| JP2000021081A (ja) | 音声データ送受信装置および音声データ送受信システム | |
| EP3819778A1 (en) | Bus system and method for operating a bus system | |
| JPS6316736A (ja) | 時分割パケツト信号合成装置 | |
| JPH0239651A (ja) | 伝送速度変換回路 | |
| JPH09237247A (ja) | バス幅変換装置およびバス幅変換システム装置 | |
| JP2003006149A (ja) | データ転送装置および画像形成装置 | |
| JP3146862B2 (ja) | 単方向ループ型伝送回路 | |
| JP3309560B2 (ja) | 画像処理装置 | |
| JPH07107578A (ja) | 簡易型時分割交換方式 | |
| JPH05298410A (ja) | 画像処理装置 | |
| JPS62106560A (ja) | デ−タ伝送装置 | |
| JP2507772B2 (ja) | バスタイミング制御方式 | |
| JP3844024B2 (ja) | 印刷装置 | |
| JPS6070900A (ja) | デ−タ転送方式 | |
| JP3027940B2 (ja) | セル送受信レート制御方法及びセル組立／分解モジュール | |
| JP4481329B2 (ja) | 音声データ送受信装置 | |
| JP2867449B2 (ja) | アドレス変換機能を有したマイクロプロセッサ | |
| JPS5810945A (ja) | デ−タ伝送装置 | |
| JPS61234173A (ja) | 撮像装置 | |
| JP2000216849A (ja) | デ―タ伝送方式 | |
| JP2002262375A (ja) | 時分割スイッチ、及び、時分割スイッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060828 |