JPS61234173A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画像をデータとして入力するための撮像装置に
関するものである。

従来の技術 従来の撮像装置としては、例えば１９８４年６月号の「
映像情報」Ｐ６１〜Ｐ６７に示されている。第４図はこ
の従来の撮像装置を含む関連装置のシステムを示すもの
であり、１は光学像を電気信号に変換する撮像部、２は
変換された電気信号をＣＰ　ＩＴ　（Ｃｅｎｔｒａｌ　
Ｐｒｏｃｅｓ＋ｇｉｎｇ　Ｕｎｉｔ　）を含む信号処理
装置システム（以下システムと記す）で処理できる信号
形式に変換し、システム部への入力を行なうための入力
インターフェイス部、３はシステムとして必要な演算処
理とシステムの他の構成部の制御を行なうＣＰＵ、４は
システムの各構成部での信号入出力に関する制御を行な
うＩ１０制御部、５は入力データを蓄積するメモリ一部
、６はシステムの各構成部の基本的な動作を定めるシス
テムプログラム部、７は使用者がシステム構成部の詳細
な動作を決定するユーザープログラム部、８は外部メモ
リ、９は８の外部メモリの入出力の制御部、１０は演算
結果の出力を行なうプリンタ、１１は１ｏの制御を行な
うプリンタ制御部、３〜１１は撮像装置からの撮像デー
タを用いて目的とする信号を得るための信号処理システ
ムであり、撮像装置からの撮像データ転送の制御も同時
に行なう。

以上の様に構成された従来の撮像装置において画像デー
タをＣＰＵを含む装置に入力する場合、入力インターフ
ェイス部２を介して撮像部よりの画像データをメモＩＪ
　（ＲＡＭ）上に取込む。入力インターフェイス部は撮
像部からの信号を必要とされる符号に変換し、ＣＰＵよ
りの制御に合せて順次データバスにデータを送出する。

データバス上の信号はＣＰｔｒのアキユムレータもしく
は四部レジスタに取込れる。このときの一般的なタイミ
ングの例を第６図に示す。データ送信及び受信を行なう
機器は互に相手側の状態を確認しながらデータ人出を行
なう。（ｂｌ　、　（Ｃ）は受信側の状態を示すもので
あり、＋１５１　、　（１１は送信側の状態を示すもの
である。送信側が待機状態にあるのを確認（図中のイ）
して送信要求（図中の口）を出す。送信要求を受けて送
信側はデータを送出（図中のハ）し、合せて送出信号（
図中の二）と動作信号（図中のチ）を出力する。送出信
号を確認後、受信側はデータを受信（図中のホ）し、送
信要求信号をリセット（図中のト）する。受信終了（図
中のト）の信号を受けて送信側はデータ出力を終了（図
中のり）し、送出信号をリセット（図中のス）し、待機
状態にもどる　（図中のルÅ以上示した送受信の手順は
撮゛像部からの入力だけでなく、一般に他の部分への入
出力（フロッピーディスクやプリンタ）も同様に行なう
。このようにして動作速度の異なる機器ブロック間のデ
ータ転送を実現している。

しかしながら上記の構成においてはデータ取込時間以外
のタイミング調整時間が多く、画像データなどデータ量
が多くなるとデータ取込時間がそれに応じて長くなると
いう問題を有している。第６図の例においては３以外の
時間はタイミング調整の時間である。このような問題点
を解決するものとして第６図に示す構成も考えられてい
る。この場合、撮像部１と撮像されたデータを蓄積する
ビデオメモリ１４の間にＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍ
ｏｒｙＡｃｃｅｓｓ　）コントローラ１３を入れ、撮像
部のデータを直接的にビデオメモリに取込む方法が考え
られる。すなわちＤＭＡコントローラによりパスライン
を一次的に切はなし、ビデオメモリをＣＰＵを介せずに
アクセスし、撮像部よりのデータをビデオメモリ１４に
書込む。ＤＭＡを用いたデータ書込のタイミングを第７
図に示す。第７図中（ａ）は入力インターフェイス部か
らのクロックでメモリへのアドレス（ｂｌと、データ（
Ｑｌの時間基準とする。

この様にＤＭＡコントローラ１３を用いることにより入
力インターフェイス部１２とビデオメモリを同一のクロ
ックで動作させることができ、メモリへのデータ書込を
高速で行なうことが可能となる。このとき入力インター
フェイス部は撮像部からの信号に同期してクロック（４
）とアドレス虞）を発生する。

発明が解決しようとする問題点 以上の様に構成された撮像部及び入力インターフェイス
を含む撮像装置においてはデータの高速転送は可能とな
るが１１次に示す問題がある。第１に撮像装置の入力イ
ンターフェイス部には、信号ｍ置のビデオメモリー４に
合せて回路を構成する必要があり、−合一台の撮像装置
が異なった回路構成をとる必要があり、大量生産に適さ
ない。

第２に信号処理装置においてＤＭＡコントローラー３及
びビデオメモリー４は、撮像装置に合せて設計されるこ
とが必要であり、ＣＰＵを含む信号処理装置も一般性が
なくなるとともにプログラムが共用できなくなるという
問題点を有していた。

本発明はかかる点に鑑み、信号処理装置へのデータ転送
を高速で行ない、且つ信号処理装置の基本構成の変更が
不用となる撮像装置を提供することを目的とする。

問題点を解決するための手段 本発明は、外部より供給されたクロック信号の周波数の
ｎ／ｍ（ｍ、ｎ：ＩＪ２を上の自然数）倍の周波数で駆
動信号発生回路を動作させるクロック制御回路を備えた
撮像装置である。

作用 本発明は前記した構成により画像データなどの信号処理
を行なう装置から装置の動作の基準となるクロック信号
の供給を受け、このクロック信号に対してｎ／、倍の信
号処理装置の動作速度に合せた周波数で撮像信号を出力
することが可能となる。したがって信号を受信する信号
処理装置と信号を送信する撮像装置が互いの動作速度の
違いより生じているタイミング調整のだめの時間が不要
となり、ＤＭ五制御回路などの特別な回路を用いること
なく高速のデータ転送が可能となる。

実施例 第１図は本発明の第１の実施例における撮像装置の構成
図を示すものである。第１図において、２ｏは外部から
供給されるクロック信号を制御データ入力により１７ｍ
倍の周波数のクロック信号に変換するクロック設定回路
、２１は撮像装置が安定に動作する周波数にクロック信
号を変換するクロック制御回路、２２は撮像装置各部に
必要なパルスを発生するパルス発生回路、２３はイメー
ジセンサの駆動を行なう駆動回路、２４は撮像袋装置の
出力信号の制御を行なう出力制御回路、２６は光学像を
電気信号に変換するイメージセンサ、２６はノイージセ
ンサの電気信号を目的とする信号とするための信号処理
回路、２７は出力信号を外部の機器へ送信するためのイ
ンターフェイス回路である。

以上のように構成された本実施例の撮像装置について以
下その動作を説明する。撮像装置からの信号（画像デー
タ）処理する外部信号処理装置から送られてくる外部ク
ロック信号はクロック設定回路２０に入力され、外部装
置から送られて来るデータにより、外部クロック信号の
周波数をす７ｍ倍に変換する。たとえば外部の信号処理
装置が撮像装置に送っているクロック信号の１７４の周
波数の周期でデータが取込める装置であった場合、ｎ／
ｌｌ　　はｎ＝１　、ｌｎ＝４ということになる。この
ｎ／１　倍された外部クロックが、撮像装置の最高動作
速度以下であるかどうかの判断をクロック制御回路２１
で行ない、もし最高動作速度を越えていた場合は動作が
可能な周波数に変換しパルス発生回路２２に変換したク
ロックを送るとともに、出力制御回路２４を通して周波
数をどれだけ変換したかのデータを外部に出力する。パ
ルス発生回路２２はクロック制御回路からのクロック信
号をもとにイメージセンサ２６、信号処理回路２６、出
力制御回路２４にそれぞれ必要なパルスを発生する。駆
動回路はパルス発生回路からのパルスタイミングにより
イメージセンサに必要な電圧のパルスを発生させ、イメ
ージセンサ２６を駆動する。

イメージセンサ２６で光電変換された信号は信号処理回
路２６で必要なデータ形式に変換し、インターフェイス
回路２７を通して外部の機器に出力する。以上のように
構成することにより、イメージセンサにおける光電変換
から信号処理そしてデータ出力までのタイミングが、外
部装置から送られて来る外部クロックに同期して動作す
ることが可能となる。

第２図に本発明の第１の実施例を外部装置に接続した例
を示す。２８は第１の実施例の撮像装置であり第１図で
示した制御データ入力と外部クロックは４のＩ／Ｑ制御
回路を介してＩ／Ｑ制御信号から供給する。また撮像装
置２８からの制御データ出力は工１０制御信号へ出力す
る。撮像装置２８からのデータ出力はデータバス上に送
出する。

この様にした構成したときの各部信号のタイミングを第
３図に示す。（２Ｌ）はＣＰＵを含む外部の信号処理装
置から供給される外部クロックである。■）は信号処理
装置がデータを取込ためのメモリーに対するアドレス信
号のタイミングを示すものでここでは１回のクロックで
１箇所のアドレスが決定されるタイミングとしている。

したがって、この時、撮像装置のクロック設定回路に送
られてくるクロック設定のためのデータｍとｎはそれぞ
れ１である。このときクロック設定回路２ｏからは外部
の信号処理装置から入力された（＆ｌのクロックと同じ
タイミングのパルスがクロック制御回路２１に送られる
。このとき送られて来たクロックの周波数が、撮像装置
の最高動作周波数以下であった場合は、撮像装置の各部
がこの周波数を基準として動作し、ｆ６１の出力データ
を（ｔＬｌのクロックと同期して出力する。したがって
本来独立した１つの装置であ゛る撮像装置が、信号処理
装置と同一のタイミングで動く装置とすることが可能と
なる。つまりｔａ　、　（ｄｌのハンドシェークの信号
を用いることなく内部の付属回路と用じ高速なデータ伝
送が可能となる。第３図のタイミングにおいては信号処
理装置側の遅延時間１とデータ入力時間２により速度が
決定されている。

なお、第一の実施例においてクロック設定回路２ｏは外
部の装置より”／ｍ倍する値を送り、撮像装置内部で自
動的に倍率を設定する構成としたが、マニアル設定で行
なっても良いのは言うまでもない。

発明の効果 以上のように本発明によれば、外部から供給されたクロ
ック周波数のｎ／！Ｉ１倍の周波数で動作を可能とする
クロック設定制御回路を設けることにより、ＤＭ人人格
路ど専用の制御回路を用いることなく、撮像装置から高
速のデータ伝送を可能とする。また接続された他の機器
と同じ周波数での動作が可能となり、一般にサンプリン
グレートが異なる機器の接続でサンプリングレートを合
せるために必要となるＤ−Ｄ変換器が不要となり、回路
規模の大きいＤ−Ｄ変換器の省略と合せて、周波数の違
いから生じるモアレや帯域制限より発生するＭＴＦの低
下もなくすことが可能となる。

【図面の簡単な説明】

第１図は本発明における一実施例の撮像装置のブロック
図、第２図は同実施例の撮像装置と外部の信号処理装置
の接続を示すブロック図、第３図は同実施例の動作タイ
ミングを示す波形図、第４図は従来の撮像装置と外部信
号処理装置の関係を示すブロック図、第５図は従来の撮
像装置と外部信号処理装置の動作タイミングを示す波形
図、第６図は従来の撮像装置と改良された外部信号処理
装置の関係を示すブロック図、第７図は従来の撮像装置
と改良された外部信号処理装置の動作タイミングを示す
波形図である。 ２ｏ・・・・・・クロック設定回路、２１・・・・・・
クロック制御回路、２２・・・・・・パルス発生回路、
２３・・曲駆動回路、２４・・・・・・出力制御回路、
２６・・・・・・イメージセンサ、２６・・・・・・信
号処理回路、２７・・・・・・インターフェイス回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 １′？ 第５図 ■−−−ゲイ５ンブオオ気４［ 第６図 ０４ＨＤ−ＴＮ　　　０４ＨＤ−ｒＮ　　　Ｑ４ｓリー
−データ八刀Ｔ吾瀾

Claims (4)

【特許請求の範囲】
1. （１）光学像を電気信号に変換する撮像素子と、前記撮
   像素子を駆動するためのパルスを発生するパルス発生回
   路と、前記撮像素子の出力を必要とする信号形式に変換
   する信号処理回路と、前記パルス発生回路を外部から供
   給されたクロック信号周波数のｎ／ｍ（ｍ、ｎ：１以上
   の自然数）倍の周波数で動作させるクロック設定回路と
   を備えたことを特徴とする撮像装置。
2. （２）ｎ／ｍの値を外部から設定できるクロック設定回
   路を備えたことを特徴とする特許請求の範囲第１項記載
   の撮像装置。
3. （３）ｎ／ｍの値をデータとして入力し設定できるクロ
   ック設定回路を備えたことを特徴とする特許請求の範囲
   第１項記載の撮像装置。
4. （４）パルス発生回路を、クロック設定回路からのクロ
   ック周波数を基準値と比較し、一定値以上のときにクロ
   ック設定回路からのクロック周波数を下げた周波数で動
   作させるクロック制御回路を備えたことを特徴とする特
   許請求の範囲第１項、第２項又は第３項記載の撮像装置
   。