JP3432493B2 - Ｕｓｂデータ伝送装置およびデータ圧縮方法 - Google Patents
Ｕｓｂデータ伝送装置およびデータ圧縮方法Info
- Publication number
- JP3432493B2 JP3432493B2 JP2000327469A JP2000327469A JP3432493B2 JP 3432493 B2 JP3432493 B2 JP 3432493B2 JP 2000327469 A JP2000327469 A JP 2000327469A JP 2000327469 A JP2000327469 A JP 2000327469A JP 3432493 B2 JP3432493 B2 JP 3432493B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- clock
- frequency
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＵＳＢデータ伝送
装置およびデータ圧縮方法にかかり、特に比較的高速度
で実施されるＵＳＢ周辺装置からパーソナル・コンピュ
ータへのデータ転送に関するものである。とりわけ、本
発明は、ＵＳＢを介して転送されるデータの圧縮方法及
び装置に関するものである。
装置およびデータ圧縮方法にかかり、特に比較的高速度
で実施されるＵＳＢ周辺装置からパーソナル・コンピュ
ータへのデータ転送に関するものである。とりわけ、本
発明は、ＵＳＢを介して転送されるデータの圧縮方法及
び装置に関するものである。
【０００２】
【従来の技術】ユニバーサル・シリアル・インターフェ
イス（ＵＳＢ）は、パーソナルコンピュータに対する周
辺コンピュータ装置のような情報処理装置の接続に用い
られるコンピュータ・バス・アーキテクチャである。数
多くの理由から、周辺装置の相互接続におけるＵＳＢの
利用が、望ましいものとなってきている。第１に、ＵＳ
Ｂを介して、ＰＣのような他の情報処理装置に対して広
範囲にわたる情報処理装置を相互接続することが可能に
なる。例えば、ＵＳＢを介して、ＰＣのキーボード、マ
ウス、プリンタ、スキャナ、モデム、オーディオ装置、
及び、ビデオ装置の全てを接続することが可能である。
また、ＵＳＢによれば、単一のコネクタ・タイプの利用
のみで、これらの装置及びその他の周辺装置を接続する
ことが可能になる。さらに、装置の接続は、ＵＳＢによ
って自動的に検出され、ユーザが介入することなく、ソ
フトウェアによって、その装置が、即時に利用できるよ
うに自動的に構成される。
イス（ＵＳＢ）は、パーソナルコンピュータに対する周
辺コンピュータ装置のような情報処理装置の接続に用い
られるコンピュータ・バス・アーキテクチャである。数
多くの理由から、周辺装置の相互接続におけるＵＳＢの
利用が、望ましいものとなってきている。第１に、ＵＳ
Ｂを介して、ＰＣのような他の情報処理装置に対して広
範囲にわたる情報処理装置を相互接続することが可能に
なる。例えば、ＵＳＢを介して、ＰＣのキーボード、マ
ウス、プリンタ、スキャナ、モデム、オーディオ装置、
及び、ビデオ装置の全てを接続することが可能である。
また、ＵＳＢによれば、単一のコネクタ・タイプの利用
のみで、これらの装置及びその他の周辺装置を接続する
ことが可能になる。さらに、装置の接続は、ＵＳＢによ
って自動的に検出され、ユーザが介入することなく、ソ
フトウェアによって、その装置が、即時に利用できるよ
うに自動的に構成される。
【０００３】図１は、ＵＳＢ／ＰＣ相互接続における以
前のデータ転送構成を示す概略図である。ＵＳＢ装置１
２は、キーボード、マウス、ＣＣＤカメラのようなビデ
オ装置、または、ＵＳＢ１５を介してＰＣ１４と接続可
能な他の任意の周辺情報処理装置とすることが可能であ
る。フレーム・メモリ１６は、一般に、ＵＳＢ１２に相
互接続されて、そこからデータを受信し、一時的に記憶
する。フレーム・メモリ１６は、例えば、先入れ先出し
メモリ（ＦＩＦＯ）とすることが可能である。主制御装
置（ＭＣＵ）１８または中央演算処理装置は、ＵＳＢ装
置１２、フレーム・メモリ１６、及び、ＵＳＢ１５に接
続されて、その動作を制御する。ランダム・アクセス・
メモリＲＡＭ２０及びプログラム・メモリ２２がＭＣＵ
相互接続される可能性もある。ＲＡＭ２０及びプログラ
ム・メモリ２２は、後述のように、データ圧縮に利用す
ることも可能である。ＵＳＢ１５には、直列インターフ
ェイス・エンジン（ＳＩＥ）１５ａが含まれている。Ｓ
ＩＥ１５ａは、ＵＳＢ装置１２によって最初に生じたデ
ータをＰＣ１４に転送する。
前のデータ転送構成を示す概略図である。ＵＳＢ装置１
２は、キーボード、マウス、ＣＣＤカメラのようなビデ
オ装置、または、ＵＳＢ１５を介してＰＣ１４と接続可
能な他の任意の周辺情報処理装置とすることが可能であ
る。フレーム・メモリ１６は、一般に、ＵＳＢ１２に相
互接続されて、そこからデータを受信し、一時的に記憶
する。フレーム・メモリ１６は、例えば、先入れ先出し
メモリ（ＦＩＦＯ）とすることが可能である。主制御装
置（ＭＣＵ）１８または中央演算処理装置は、ＵＳＢ装
置１２、フレーム・メモリ１６、及び、ＵＳＢ１５に接
続されて、その動作を制御する。ランダム・アクセス・
メモリＲＡＭ２０及びプログラム・メモリ２２がＭＣＵ
相互接続される可能性もある。ＲＡＭ２０及びプログラ
ム・メモリ２２は、後述のように、データ圧縮に利用す
ることも可能である。ＵＳＢ１５には、直列インターフ
ェイス・エンジン（ＳＩＥ）１５ａが含まれている。Ｓ
ＩＥ１５ａは、ＵＳＢ装置１２によって最初に生じたデ
ータをＰＣ１４に転送する。
【０００４】ＵＳＢ装置１２からデータを捕捉し、ＰＣ
１４に転送するため、ＭＣＵ１８は、ＵＳＢ装置１２を
制御して、データを捕捉させる。次に、ＵＳＢ装置１２
は、データをフレーム・メモリ１６に転送する。次に、
ＭＣＵ１８は、フレーム・メモリ１６からデータを受け
取り、ＰＣ１４への転送のため、ＳＩＥ１５ａに転送す
る。図２に示すように、ＳＩＥ１５ａには、フリップ・
フロップ２２、ＵＳＢクロック２４、及び、電子処理装
置２３が含まれている。ＵＳＢデータは、フリップフロ
ップ２２の入力ＴX及び出力Ｄ＋を介してラッチ処理を
施されて、電子処理装置２３に送られ、ＵＳＢプロトコ
ル処理を受けて、ＰＣ１４に転送される。ＵＳＢクロッ
ク２４は、データにラッチ処理を施して、電子処理装置
２３に送るための速度を設定する。
１４に転送するため、ＭＣＵ１８は、ＵＳＢ装置１２を
制御して、データを捕捉させる。次に、ＵＳＢ装置１２
は、データをフレーム・メモリ１６に転送する。次に、
ＭＣＵ１８は、フレーム・メモリ１６からデータを受け
取り、ＰＣ１４への転送のため、ＳＩＥ１５ａに転送す
る。図２に示すように、ＳＩＥ１５ａには、フリップ・
フロップ２２、ＵＳＢクロック２４、及び、電子処理装
置２３が含まれている。ＵＳＢデータは、フリップフロ
ップ２２の入力ＴX及び出力Ｄ＋を介してラッチ処理を
施されて、電子処理装置２３に送られ、ＵＳＢプロトコ
ル処理を受けて、ＰＣ１４に転送される。ＵＳＢクロッ
ク２４は、データにラッチ処理を施して、電子処理装置
２３に送るための速度を設定する。
【０００５】ＵＳＢクロックは、約１．５ＭＨｚの
「低」速または約１２ＭＨｚの「高」速で動作可能であ
る。ＵＳＢクロック２４の動作速度は、ＵＳＢ装置１２
の特性によって決定される。例えば、一般的なキーボー
ドまたはマウスは、１．５ＭＨｚで動作させるのが望ま
しいが、一般的なビデオ装置は、１２ＭＨｚで動作させ
るのが望ましい。図１に示すデータ転送構成の場合、各
ＵＳＢクロック・サイクル毎に、データがフリップ・フ
ロップ２２のＴX入力から読み取られ、フリップ・フロ
ップ２２のＤ＋出力に転送される。電子処理装置２３
は、Ｄ＋出力からデータを読み取り、最終的に、データ
はＰＣ１４に転送される。図３は、それぞれ、Ｄ＋、Ｔ
X、及び、ＵＳＢ ＣＬＫにおける信号３２、３４、及
び、３６を示すタイミング図である。
「低」速または約１２ＭＨｚの「高」速で動作可能であ
る。ＵＳＢクロック２４の動作速度は、ＵＳＢ装置１２
の特性によって決定される。例えば、一般的なキーボー
ドまたはマウスは、１．５ＭＨｚで動作させるのが望ま
しいが、一般的なビデオ装置は、１２ＭＨｚで動作させ
るのが望ましい。図１に示すデータ転送構成の場合、各
ＵＳＢクロック・サイクル毎に、データがフリップ・フ
ロップ２２のＴX入力から読み取られ、フリップ・フロ
ップ２２のＤ＋出力に転送される。電子処理装置２３
は、Ｄ＋出力からデータを読み取り、最終的に、データ
はＰＣ１４に転送される。図３は、それぞれ、Ｄ＋、Ｔ
X、及び、ＵＳＢ ＣＬＫにおける信号３２、３４、及
び、３６を示すタイミング図である。
【０００６】電子処理装置２３によって実施されるタス
クの１つは、ＵＳＢデータを「フレーム」内に配置する
ことである。図３に示すように、ＵＳＢプロトコルによ
れば、フレーム３０は、データがＵＳＢ１５からＰＣ１
４に転送される１ミリ秒（ｍｓ）の間隔である。しか
し、やはり、ＵＳＢプロトコルによれば、各フレーム
は、通常、最大１０２３バイトのデータを含むことが可
能である。ＵＳＢ装置２０が、フレーム毎に１０２３バ
イトのデータを転送する場合、フレームの残りは、通
常、データ転送には用いられない。従って、矢印３１で
示すように、１２ＭＨｚで動作する場合、フレームの約
０．７ｍｓがデータ転送に利用されるが、残りの０．３
ｍｓは利用されない。
クの１つは、ＵＳＢデータを「フレーム」内に配置する
ことである。図３に示すように、ＵＳＢプロトコルによ
れば、フレーム３０は、データがＵＳＢ１５からＰＣ１
４に転送される１ミリ秒（ｍｓ）の間隔である。しか
し、やはり、ＵＳＢプロトコルによれば、各フレーム
は、通常、最大１０２３バイトのデータを含むことが可
能である。ＵＳＢ装置２０が、フレーム毎に１０２３バ
イトのデータを転送する場合、フレームの残りは、通
常、データ転送には用いられない。従って、矢印３１で
示すように、１２ＭＨｚで動作する場合、フレームの約
０．７ｍｓがデータ転送に利用されるが、残りの０．３
ｍｓは利用されない。
【０００７】周辺装置からのデータは、その装置が取り
付けられているＰＣに比較的迅速に転送するのが望まし
い場合が多い。多くの場合、データの分解能を犠牲にし
ても、比較的高伝送速度とすることが望ましい。すなわ
ち、データ収集において速度を速めるため、ある程度デ
ータを廃棄して、転送されるデータを圧縮するのが望ま
しい場合もあり得る。これは、例えば、周辺装置からビ
デオまたは音声データを収集する場合である。これらの
タイプの信号では、比較的少ないデータ、または、分解
能の低下したデータよりも、比較的低い伝送速度の方
が、最終的な音質または画質に対して大きい影響を及ぼ
す可能性が高い。
付けられているＰＣに比較的迅速に転送するのが望まし
い場合が多い。多くの場合、データの分解能を犠牲にし
ても、比較的高伝送速度とすることが望ましい。すなわ
ち、データ収集において速度を速めるため、ある程度デ
ータを廃棄して、転送されるデータを圧縮するのが望ま
しい場合もあり得る。これは、例えば、周辺装置からビ
デオまたは音声データを収集する場合である。これらの
タイプの信号では、比較的少ないデータ、または、分解
能の低下したデータよりも、比較的低い伝送速度の方
が、最終的な音質または画質に対して大きい影響を及ぼ
す可能性が高い。
【０００８】従って、ＵＳＢ装置１２からのデータに圧
縮を施してから、ＰＣ１４に経路指定するのが望ましい
可能性がある。図１に示す従来のデータ転送回路の場
合、データ圧縮は、ＲＡＭ２０と、プログラム・メモリ
２２に記憶されたソフトウェアとを利用して実施され
る。ＵＳＢ装置１２から受信したデータは、ＭＣＵ１８
によってＲＡＭ２０に転送することが可能である。次
に、プログラム・メモリ２２に記憶された圧縮プログラ
ムは、ＲＡＭ２０に記憶されたデータを圧縮する働きを
することが可能であり、ＭＣＵ１８は、さらに、圧縮デ
ータをＵＳＢ１５に転送することが可能である。一般
に、圧縮プログラムは、ＲＡＭ２０に納められたデータ
からＵＳＢ装置データの一部を除去する働きをする。従
って、ＰＣ１４に転送されるデータが少なくなるので、
より迅速に転送することが可能になり、ＰＣ１４に転送
されるサウンドまたは画像の質向上（音質又は画質の向
上）が促進される。
縮を施してから、ＰＣ１４に経路指定するのが望ましい
可能性がある。図１に示す従来のデータ転送回路の場
合、データ圧縮は、ＲＡＭ２０と、プログラム・メモリ
２２に記憶されたソフトウェアとを利用して実施され
る。ＵＳＢ装置１２から受信したデータは、ＭＣＵ１８
によってＲＡＭ２０に転送することが可能である。次
に、プログラム・メモリ２２に記憶された圧縮プログラ
ムは、ＲＡＭ２０に記憶されたデータを圧縮する働きを
することが可能であり、ＭＣＵ１８は、さらに、圧縮デ
ータをＵＳＢ１５に転送することが可能である。一般
に、圧縮プログラムは、ＲＡＭ２０に納められたデータ
からＵＳＢ装置データの一部を除去する働きをする。従
って、ＰＣ１４に転送されるデータが少なくなるので、
より迅速に転送することが可能になり、ＰＣ１４に転送
されるサウンドまたは画像の質向上（音質又は画質の向
上）が促進される。
【０００９】しかし、図１に示すデータ転送システムの
利用にはいくつかの欠点が存在する。第１に、ＵＳＢ装
置１２からのデータは、圧縮されていなくても、ＵＳＢ
１５に送る前に、ＭＣＵ１８によって経路指定されなけ
ればならない。この結果、伝送時間が比較的遅くなる可
能性がある。上述のように、ＵＳＢ装置が音声信号また
はビデオ信号を発生する場合、比較的速い伝送時間が有
利になる可能性がある。さらに、ＳＩＥにデータを送る
前に、ソフトウェアを利用して、データを圧縮すると、
追加処理時間が必要になる。
利用にはいくつかの欠点が存在する。第１に、ＵＳＢ装
置１２からのデータは、圧縮されていなくても、ＵＳＢ
１５に送る前に、ＭＣＵ１８によって経路指定されなけ
ればならない。この結果、伝送時間が比較的遅くなる可
能性がある。上述のように、ＵＳＢ装置が音声信号また
はビデオ信号を発生する場合、比較的速い伝送時間が有
利になる可能性がある。さらに、ＳＩＥにデータを送る
前に、ソフトウェアを利用して、データを圧縮すると、
追加処理時間が必要になる。
【００１０】
【発明が解決しようとする課題】本発明の目的は、ＵＳ
Ｂを介した周辺コンピュータ装置からＰＣへのデータ伝
送及びデータ圧縮の改善をもたらすことにある。本発明
のもう１つの目的は、比較的速い伝送速度が容易に得ら
れるようにすべく、処理時間を追加することなく、デー
タ圧縮を完了できるようにすることにある。
Ｂを介した周辺コンピュータ装置からＰＣへのデータ伝
送及びデータ圧縮の改善をもたらすことにある。本発明
のもう１つの目的は、比較的速い伝送速度が容易に得ら
れるようにすべく、処理時間を追加することなく、デー
タ圧縮を完了できるようにすることにある。
【００１１】
【課題を解決するための手段】本発明は、ＵＳＢ装置か
らコンピュータへのデータ伝送及びデータ圧縮を行うた
めのハードウェアによる方法及び装置を提供するもので
ある。このデータ伝送方法では、データが、ＵＳＢ装置
のデータ出力からＵＳＢの直列インターフェイス・エン
ジンに直接伝送される。かかる構成によれば、好都合な
ことに、ＵＳＢ装置からコンピュータに比較的迅速にデ
ータを転送することが可能になる。本発明によるデータ
圧縮法及び装置によれば、オーバヘッド処理時間を追加
することなく、データ圧縮が実現可能となる。従って、
データ圧縮によって得られるデータ転送速度が、追加処
理時間のために犠牲にされずにすむ。
らコンピュータへのデータ伝送及びデータ圧縮を行うた
めのハードウェアによる方法及び装置を提供するもので
ある。このデータ伝送方法では、データが、ＵＳＢ装置
のデータ出力からＵＳＢの直列インターフェイス・エン
ジンに直接伝送される。かかる構成によれば、好都合な
ことに、ＵＳＢ装置からコンピュータに比較的迅速にデ
ータを転送することが可能になる。本発明によるデータ
圧縮法及び装置によれば、オーバヘッド処理時間を追加
することなく、データ圧縮が実現可能となる。従って、
データ圧縮によって得られるデータ転送速度が、追加処
理時間のために犠牲にされずにすむ。
【００１２】本発明は、ユニバーサル・シリアル・バス
（ＵＳＢ）を介して、第１の情報処理装置から第２の情
報処理装置にデータを転送するための装置を含むもので
あり、この装置には、第２の情報処理装置に接続された
直列インターフェイス・エンジン（ＳＩＥ）が含まれて
いる。ＳＩＥは、第１の情報処理装置から第２の情報処
理装置にデータを転送するためのものである。所定のク
ロック速度でデータを出力するデータ出力が、第１の情
報処理装置と相互接続されている。ラッチは、ＳＩＥに
接続され、データ出力に直接接続されている。ラッチ
は、所定のクロック周波数で、第１の情報処理装置のデ
ータ出力から転送されるデータを読み取り、ＳＩＥに送
り込むためのものである。少なくとも１つのクロック発
生器によって、ラッチが駆動され、データが、第１の情
報処理装置のデータ出力からＳＩＥに直接転送されるこ
とになる。
（ＵＳＢ）を介して、第１の情報処理装置から第２の情
報処理装置にデータを転送するための装置を含むもので
あり、この装置には、第２の情報処理装置に接続された
直列インターフェイス・エンジン（ＳＩＥ）が含まれて
いる。ＳＩＥは、第１の情報処理装置から第２の情報処
理装置にデータを転送するためのものである。所定のク
ロック速度でデータを出力するデータ出力が、第１の情
報処理装置と相互接続されている。ラッチは、ＳＩＥに
接続され、データ出力に直接接続されている。ラッチ
は、所定のクロック周波数で、第１の情報処理装置のデ
ータ出力から転送されるデータを読み取り、ＳＩＥに送
り込むためのものである。少なくとも１つのクロック発
生器によって、ラッチが駆動され、データが、第１の情
報処理装置のデータ出力からＳＩＥに直接転送されるこ
とになる。
【００１３】最初に、主制御装置（ＭＣＵ）または中央
演算処理装置（ＣＰＵ）にデータを通すことなく、デー
タ出力からＳＩＥにデータを直接転送することによっ
て、ＵＳＢ装置とコンピュータ間において、比較的迅速
なデータ転送が促進される。この結果、好都合なことに
は、ＵＳＢ装置からコンピュータに比較的質の高い信号
を伝送することが可能になる。
演算処理装置（ＣＰＵ）にデータを通すことなく、デー
タ出力からＳＩＥにデータを直接転送することによっ
て、ＵＳＢ装置とコンピュータ間において、比較的迅速
なデータ転送が促進される。この結果、好都合なことに
は、ＵＳＢ装置からコンピュータに比較的質の高い信号
を伝送することが可能になる。
【００１４】本発明のもう１つの態様には、ＵＳＢを介
して、コンピュータ周辺装置のような第１の情報処理装
置からコンピュータのような第２の情報処理装置に転送
されるデータを圧縮するための装置が含まれている。こ
の装置には、第２の情報処理装置に接続されて、第１の
情報処理装置から第２の情報処理装置にデータを転送す
るための直列インターフェイス・エンジン（ＳＩＥ）が
含まれている。この装置には、ＳＩＥに相互接続され
て、第１の情報処理装置からのデータを記憶し、ＳＩＥ
に転送するための先入れ先出しメモリ（ＦＩＦＯ）も含
まれている。ＦＩＦＯには、所定のクロック周波数でデ
ータを出力するためのデータ出力が含まれている。ラッ
チは、ＳＩＥ及びＦＩＦＯに相互接続されて、所定のク
ロック周波数で、ＦＩＦＯから転送されるデータを読み
取り、ＳＩＥに送り込む。第１のクロック発生器は、第
１の周波数でラッチを駆動し、第２のクロック発生器
は、第１の周波数より高い第２の周波数でＦＩＦＯのデ
ータ出力を少なくとも間欠的に駆動する。ＦＩＦＯの出
力が、第２の周波数で駆動される場合、データは、ラッ
チによる読み取りより速い速度でＦＩＦＯから転送され
る。
して、コンピュータ周辺装置のような第１の情報処理装
置からコンピュータのような第２の情報処理装置に転送
されるデータを圧縮するための装置が含まれている。こ
の装置には、第２の情報処理装置に接続されて、第１の
情報処理装置から第２の情報処理装置にデータを転送す
るための直列インターフェイス・エンジン（ＳＩＥ）が
含まれている。この装置には、ＳＩＥに相互接続され
て、第１の情報処理装置からのデータを記憶し、ＳＩＥ
に転送するための先入れ先出しメモリ（ＦＩＦＯ）も含
まれている。ＦＩＦＯには、所定のクロック周波数でデ
ータを出力するためのデータ出力が含まれている。ラッ
チは、ＳＩＥ及びＦＩＦＯに相互接続されて、所定のク
ロック周波数で、ＦＩＦＯから転送されるデータを読み
取り、ＳＩＥに送り込む。第１のクロック発生器は、第
１の周波数でラッチを駆動し、第２のクロック発生器
は、第１の周波数より高い第２の周波数でＦＩＦＯのデ
ータ出力を少なくとも間欠的に駆動する。ＦＩＦＯの出
力が、第２の周波数で駆動される場合、データは、ラッ
チによる読み取りより速い速度でＦＩＦＯから転送され
る。
【００１５】本発明のもう１つの態様では、ＦＩＦＯの
出力は、第２の周波数で間欠的にのみ駆動される。さら
に、ＦＩＦＯとラッチの間には、バッファが配置されて
いる。バッファは、ＦＩＦＯの出力が第２の周波数で駆
動される時間期間中における、ＦＩＦＯからラッチへの
データ伝送を阻止する。こうして、いかなる速度が所望
されようと、ＦＩＦＯからのデータをダンプし、ラッチ
処理でＳＩＥに送り込まれないようにすることが可能に
なる。
出力は、第２の周波数で間欠的にのみ駆動される。さら
に、ＦＩＦＯとラッチの間には、バッファが配置されて
いる。バッファは、ＦＩＦＯの出力が第２の周波数で駆
動される時間期間中における、ＦＩＦＯからラッチへの
データ伝送を阻止する。こうして、いかなる速度が所望
されようと、ＦＩＦＯからのデータをダンプし、ラッチ
処理でＳＩＥに送り込まれないようにすることが可能に
なる。
【００１６】本発明のさらにもう１つの態様では、ＵＳ
Ｂを介して、第１の情報処理装置から第２の情報処理装
置に転送されるデータを圧縮する方法には、第１の情報
処理装置によって生じたデータを読み取り出力を備える
ＦＩＦＯに一時的に記憶することが含まれる。データの
部分が、ＦＩＦＯの読み取り出力からＳＩＥのラッチ入
力に読み取られる。ＳＩＥは、第２の情報処理装置にデ
ータを転送するためのものである。ラッチ入力は、第１
のクロック周波数で駆動され、ＦＩＦＯのデータ出力
は、第１のクロック周波数とは少なくとも間欠的に異な
る第２のクロック周波数で駆動される。
Ｂを介して、第１の情報処理装置から第２の情報処理装
置に転送されるデータを圧縮する方法には、第１の情報
処理装置によって生じたデータを読み取り出力を備える
ＦＩＦＯに一時的に記憶することが含まれる。データの
部分が、ＦＩＦＯの読み取り出力からＳＩＥのラッチ入
力に読み取られる。ＳＩＥは、第２の情報処理装置にデ
ータを転送するためのものである。ラッチ入力は、第１
のクロック周波数で駆動され、ＦＩＦＯのデータ出力
は、第１のクロック周波数とは少なくとも間欠的に異な
る第２のクロック周波数で駆動される。
【００１７】ＦＩＦＯの出力がラッチ入力よりも高い周
波数で駆動される場合、ＦＩＦＯに記憶されたデータの
一部に損失が生じ、ＦＩＦＯからＳＩＥに転送されるデ
ータの総量が、第１の情報処理装置によって生成され、
ＦＩＦＯに記憶されたデータ量より少なくなる。例え
ば、ＦＩＦＯの出力がラッチの２倍の周波数で駆動され
る場合、ＦＩＦＯに記憶されたデータの半分だけしかＳ
ＩＥに読み取られない。このため、ＦＩＦＯからＳＩＥ
に転送されるデータの総量が減少し、これによって、好
都合なことには、さらに、ＵＳＢデータの転送に必要な
時間の総量が短縮される。これは、処理のオーバヘッド
のために時間短縮を犠牲にすることなく実施可能であ
る。
波数で駆動される場合、ＦＩＦＯに記憶されたデータの
一部に損失が生じ、ＦＩＦＯからＳＩＥに転送されるデ
ータの総量が、第１の情報処理装置によって生成され、
ＦＩＦＯに記憶されたデータ量より少なくなる。例え
ば、ＦＩＦＯの出力がラッチの２倍の周波数で駆動され
る場合、ＦＩＦＯに記憶されたデータの半分だけしかＳ
ＩＥに読み取られない。このため、ＦＩＦＯからＳＩＥ
に転送されるデータの総量が減少し、これによって、好
都合なことには、さらに、ＵＳＢデータの転送に必要な
時間の総量が短縮される。これは、処理のオーバヘッド
のために時間短縮を犠牲にすることなく実施可能であ
る。
【００１８】
【発明の実施の形態】以下の説明に関して、本発明を不
必要に曖昧にしないようにするため、周知のシステム
が、概略図またはブロック図で示されている。
必要に曖昧にしないようにするため、周知のシステム
が、概略図またはブロック図で示されている。
【００１９】本発明によれば、最初に主制御装置（ＭＣ
Ｕ）または中央演算処理装置（ＣＰＵ）を介してＵＳＢ
データの経路指定をすることなく、ＵＳＢ周辺コンピュ
ータ装置から、ＵＳＢデータの書式化を行って、ＰＣに
転送する直列インターフェイス・エンジン（ＳＩＥ）に
直接データを伝送するための方法及び装置が得られる。
本発明によれば、ＵＳＢ装置によって生じたデータを一
時的に記憶することが可能なフレーム・メモリが、デー
タ・ラインを介してＳＩＥに直接接続される。フレーム
・メモリは、ＳＩＥに接続されているフリップ・フロッ
プに接続され、ＳＩＥを介してＵＳＢデータのラッチ処
理が施されるのが望ましい。ＵＳＢデータを一時記憶し
ているフレーム・メモリをＳＩＥに直接接続することに
よって、ＵＳＢ周辺装置からＰＣへのＵＳＢデータの転
送を比較的迅速に実施することが可能になる。好都合な
ことに、この結果、ＰＣにおいて比較的質の高いＵＳＢ
信号を受信することが可能になる。
Ｕ）または中央演算処理装置（ＣＰＵ）を介してＵＳＢ
データの経路指定をすることなく、ＵＳＢ周辺コンピュ
ータ装置から、ＵＳＢデータの書式化を行って、ＰＣに
転送する直列インターフェイス・エンジン（ＳＩＥ）に
直接データを伝送するための方法及び装置が得られる。
本発明によれば、ＵＳＢ装置によって生じたデータを一
時的に記憶することが可能なフレーム・メモリが、デー
タ・ラインを介してＳＩＥに直接接続される。フレーム
・メモリは、ＳＩＥに接続されているフリップ・フロッ
プに接続され、ＳＩＥを介してＵＳＢデータのラッチ処
理が施されるのが望ましい。ＵＳＢデータを一時記憶し
ているフレーム・メモリをＳＩＥに直接接続することに
よって、ＵＳＢ周辺装置からＰＣへのＵＳＢデータの転
送を比較的迅速に実施することが可能になる。好都合な
ことに、この結果、ＰＣにおいて比較的質の高いＵＳＢ
信号を受信することが可能になる。
【００２０】図４は、本発明に従ってＵＳＢ周辺装置に
おいてデータを圧縮するための方法及び装置を示す概略
図である。図４には、ＵＳＢ装置３１２によって生じた
データを一時的に記憶するためのフレーム・メモリを含
むユニバーサル・シリアル・バス（ＵＳＢ）が示されて
いる。図４に示す実施態様の場合、フレーム・メモリ
は、先入れ先出しメモリ（ＦＩＦＯ）３１８であるが、
ＵＳＢ周辺装置によって生じたデータを一時的に記憶す
る他の任意の装置とすることも可能である。ＵＳＢ装置
３１２には、ＦＩＦＯ３１８からＰＣ３１４にデータを
転送するための直列インターフェイス・エンジン（ＳＩ
Ｅ）３２０も含まれている。ＵＳＢ装置３１２は、ＵＳ
Ｂを介して、パーソナル・コンピュータ（ＰＣ）３１４
のような第２の情報処理装置にデータを転送することが
可能な任意の情報処理装置とすることが可能である。Ｕ
ＳＢ装置３１２は、ビデオ装置またはオーディオ装置の
ような高速ＵＳＢ装置であることが望ましい。ＳＩＥ３
２０には、フリップ・フロップ３２２、ＵＳＢクロック
３２４、及び、追加電子処理装置３２３が含まれている
のが望ましい。
おいてデータを圧縮するための方法及び装置を示す概略
図である。図４には、ＵＳＢ装置３１２によって生じた
データを一時的に記憶するためのフレーム・メモリを含
むユニバーサル・シリアル・バス（ＵＳＢ）が示されて
いる。図４に示す実施態様の場合、フレーム・メモリ
は、先入れ先出しメモリ（ＦＩＦＯ）３１８であるが、
ＵＳＢ周辺装置によって生じたデータを一時的に記憶す
る他の任意の装置とすることも可能である。ＵＳＢ装置
３１２には、ＦＩＦＯ３１８からＰＣ３１４にデータを
転送するための直列インターフェイス・エンジン（ＳＩ
Ｅ）３２０も含まれている。ＵＳＢ装置３１２は、ＵＳ
Ｂを介して、パーソナル・コンピュータ（ＰＣ）３１４
のような第２の情報処理装置にデータを転送することが
可能な任意の情報処理装置とすることが可能である。Ｕ
ＳＢ装置３１２は、ビデオ装置またはオーディオ装置の
ような高速ＵＳＢ装置であることが望ましい。ＳＩＥ３
２０には、フリップ・フロップ３２２、ＵＳＢクロック
３２４、及び、追加電子処理装置３２３が含まれている
のが望ましい。
【００２１】ＦＩＦＯ３１８は、ＵＳＢ駆動装置によっ
て生じるデータを一時的に記憶するためのものであり、
ＵＳＢ装置３１２がＦＩＦＯ３１８にデータを入力する
のに用いるデータ入力ライン３２６を含んでいる。ＦＩ
ＦＯ３１８には、データ・ライン３３４に接続されたデ
ータ出力ＤＯと、ライン３３０に接続されたクロック入
力ＲＣＬＫも含まれている。クロック入力ＲＣＬＫのク
ロック信号によって、データ出力ＤＯにデータを送り出
す速度が調整される。クロック入力ＲＣＬＫにおける各
クロックサイクル毎に、１バイトのデータが出力ＤＯに
送り出されるのが望ましい。
て生じるデータを一時的に記憶するためのものであり、
ＵＳＢ装置３１２がＦＩＦＯ３１８にデータを入力する
のに用いるデータ入力ライン３２６を含んでいる。ＦＩ
ＦＯ３１８には、データ・ライン３３４に接続されたデ
ータ出力ＤＯと、ライン３３０に接続されたクロック入
力ＲＣＬＫも含まれている。クロック入力ＲＣＬＫのク
ロック信号によって、データ出力ＤＯにデータを送り出
す速度が調整される。クロック入力ＲＣＬＫにおける各
クロックサイクル毎に、１バイトのデータが出力ＤＯに
送り出されるのが望ましい。
【００２２】フリップ・フロップ３２２には、データ入
力ＴX、データ出力Ｄ＋、及び、クロック信号入力ＣＬ
Ｋが含まれている。図５は、ＦＩＦＯ３１８からＳＩＥ
３１８のフリップ・フロップ３２２へのデータ転送の、
矢印３３０で示された、１ｍｓ間隔のタイミングを示す
タイミング図である。ＵＳＢクロックは、フリップ・フ
ロップ３２２のＣＬＫ入力とＦＩＦＯ３１８のＲＣＬＫ
入力の両方を駆動する。従って、ＵＳＢ ＣＬＫ信号３
３５とＲＣＬＫ ＣＬＫ信号３３６によって示されるよ
うに、ＦＩＦＯ３２８のＲＣＬＫ入力とフリップ・フロ
ップ３２０のＣＬＫ入力が同じ速度で駆動される。さら
に、出力ＤＯは、ＳＩＥ３２０の入力Ｔ Xに直接接続さ
れるのが望ましい。従って、図５のＴX信号３３４とＲ
ＣＬＫ ＣＬＫ信号３３６によって示されるように、Ｒ
ＣＬＫ ＣＬＫ信号３３６の各立ち上がりエッジ毎に、
データが、出力ＤＯから入力ＴXに転送される。Ｄ＋信
号３３２によって示されるように、ＦＩＦＯ３１８の入
力ＴXのデータは、ラッチ処理を施され、ＵＳＢクロッ
ク信号３３５の各立ち上がりエッジ毎に、データ出力Ｄ
＋に送られる。出力Ｄ＋のデータが、電子処理装置３２
３によって読み取られる。
力ＴX、データ出力Ｄ＋、及び、クロック信号入力ＣＬ
Ｋが含まれている。図５は、ＦＩＦＯ３１８からＳＩＥ
３１８のフリップ・フロップ３２２へのデータ転送の、
矢印３３０で示された、１ｍｓ間隔のタイミングを示す
タイミング図である。ＵＳＢクロックは、フリップ・フ
ロップ３２２のＣＬＫ入力とＦＩＦＯ３１８のＲＣＬＫ
入力の両方を駆動する。従って、ＵＳＢ ＣＬＫ信号３
３５とＲＣＬＫ ＣＬＫ信号３３６によって示されるよ
うに、ＦＩＦＯ３２８のＲＣＬＫ入力とフリップ・フロ
ップ３２０のＣＬＫ入力が同じ速度で駆動される。さら
に、出力ＤＯは、ＳＩＥ３２０の入力Ｔ Xに直接接続さ
れるのが望ましい。従って、図５のＴX信号３３４とＲ
ＣＬＫ ＣＬＫ信号３３６によって示されるように、Ｒ
ＣＬＫ ＣＬＫ信号３３６の各立ち上がりエッジ毎に、
データが、出力ＤＯから入力ＴXに転送される。Ｄ＋信
号３３２によって示されるように、ＦＩＦＯ３１８の入
力ＴXのデータは、ラッチ処理を施され、ＵＳＢクロッ
ク信号３３５の各立ち上がりエッジ毎に、データ出力Ｄ
＋に送られる。出力Ｄ＋のデータが、電子処理装置３２
３によって読み取られる。
【００２３】機能の中でも特に、電子処理装置３２３
は、出力Ｄ＋からのデータを１ｍｓのフレーム内に納め
て、その１ｍｓのフレームをＰＣ３１４または他の情報
処理装置に伝送する。電子処理装置３２３の機能及びコ
ンポーネントは、当該技術者には周知のところである。
従来の技術のセクションで述べたように、データ転送に
利用されるのは、１ｍｓのフレームの一部だけである。
従って、図５に矢印３３１で示されているように、単一
フレームの約０．７ｍｓがデータ転送に利用され、残り
の０．３ｍｓはデータ転送に用いられない。従って、Ｕ
ＳＢ ＣＬＫ信号３３５及びＲＣＬＫ ＣＬＫ信号３３
６によって示されるように、ＰＣ１４へのデータ転送が
行われていない各フレームの０．３ｍｓの時間期間中、
ＵＳＢクロック３２４は信号を発生しないことが望まし
い。また、他の時間期間を利用して、データをスキップ
できるようにすることも企図されている。例えば、０．
７ｍｓより短い時間期間がデータ転送に用いられ、それ
より長い時間期間がデータ転送に用いられないのも、本
発明の範囲内である。データ転送に用いられない期間
は、間欠的に、１ｍｓの全期間もの長さにすることが可
能である。従って、この時間量まで、データをスキップ
することが可能である。
は、出力Ｄ＋からのデータを１ｍｓのフレーム内に納め
て、その１ｍｓのフレームをＰＣ３１４または他の情報
処理装置に伝送する。電子処理装置３２３の機能及びコ
ンポーネントは、当該技術者には周知のところである。
従来の技術のセクションで述べたように、データ転送に
利用されるのは、１ｍｓのフレームの一部だけである。
従って、図５に矢印３３１で示されているように、単一
フレームの約０．７ｍｓがデータ転送に利用され、残り
の０．３ｍｓはデータ転送に用いられない。従って、Ｕ
ＳＢ ＣＬＫ信号３３５及びＲＣＬＫ ＣＬＫ信号３３
６によって示されるように、ＰＣ１４へのデータ転送が
行われていない各フレームの０．３ｍｓの時間期間中、
ＵＳＢクロック３２４は信号を発生しないことが望まし
い。また、他の時間期間を利用して、データをスキップ
できるようにすることも企図されている。例えば、０．
７ｍｓより短い時間期間がデータ転送に用いられ、それ
より長い時間期間がデータ転送に用いられないのも、本
発明の範囲内である。データ転送に用いられない期間
は、間欠的に、１ｍｓの全期間もの長さにすることが可
能である。従って、この時間量まで、データをスキップ
することが可能である。
【００２４】０．７ｍｓより短いデータ転送期間を利用
すると、情報データ・パケットのサイズを１０２３バイ
ト未満にすることが可能になる。例えば、データ・パケ
ット・サイズを６４バイトにすることが可能である。こ
れによって、１ｍｓのフレーム期間内に多くのより小さ
いデータ転送パケットを納めることが可能になる。これ
によって、さらに、１ｍｓのフレーム期間内に複数のよ
り短い期間のスキップ・データを納めることも可能にな
る。すなわち、１ｍｓのフレーム期間内における複数デ
ータ転送期間の間に、複数のデータスキップ期間を設け
ることが可能である。さらに、これら複数のデータ・ス
キップ期間及びデータ転送期間は、０．５ｍｓ、０．１
ｍｓ、または、１ｍｓまでの他の任意の期間とすること
が可能である。
すると、情報データ・パケットのサイズを１０２３バイ
ト未満にすることが可能になる。例えば、データ・パケ
ット・サイズを６４バイトにすることが可能である。こ
れによって、１ｍｓのフレーム期間内に多くのより小さ
いデータ転送パケットを納めることが可能になる。これ
によって、さらに、１ｍｓのフレーム期間内に複数のよ
り短い期間のスキップ・データを納めることも可能にな
る。すなわち、１ｍｓのフレーム期間内における複数デ
ータ転送期間の間に、複数のデータスキップ期間を設け
ることが可能である。さらに、これら複数のデータ・ス
キップ期間及びデータ転送期間は、０．５ｍｓ、０．１
ｍｓ、または、１ｍｓまでの他の任意の期間とすること
が可能である。
【００２５】さらに、従来の技術セクションにおいて既
述のように、ＵＳＢクロックは、一般に、１．５ＭＨｚ
または１２ＭＨｚで動作するが、２００ＭＨｚ以上まで
を含む他の任意の周波数でＵＳＢクロックを動作させる
のは、本発明の範囲内である。
述のように、ＵＳＢクロックは、一般に、１．５ＭＨｚ
または１２ＭＨｚで動作するが、２００ＭＨｚ以上まで
を含む他の任意の周波数でＵＳＢクロックを動作させる
のは、本発明の範囲内である。
【００２６】上述のように、本発明のＵＳＢデータ転送
方法及び装置では、最初に、ＭＣＵにデータを通すこと
なく、ＵＳＢ装置３１２から生じたデータが一時的に記
憶されているＦＩＦＯ３１８からＳＩＥ３２０に直接デ
ータを転送する。ＭＣＵにデータを通す必要をなくすこ
とによって、ＵＳＢ装置３１２からＳＩＥ３２０に、そ
して、最終的にはＰＣ３１４に、ＵＳＢ装置をより迅速
に転送することが可能になる。従来の技術セクションに
おいて既述のように、ビデオ信号または音声信号発生周
辺装置からのデータ転送が遅くなると、ＰＣ３１４にお
いて再生される信号の質が低下する可能性がある。従っ
て、本発明の比較的迅速なデータ転送方法及び装置によ
れば、とりわけ、転送されるデータがビデオ信号または
音声信号から構成される場合、ＰＣ３１４において再生
されるデータ信号の質の向上を容易にすることができる
という効果を奏効する。
方法及び装置では、最初に、ＭＣＵにデータを通すこと
なく、ＵＳＢ装置３１２から生じたデータが一時的に記
憶されているＦＩＦＯ３１８からＳＩＥ３２０に直接デ
ータを転送する。ＭＣＵにデータを通す必要をなくすこ
とによって、ＵＳＢ装置３１２からＳＩＥ３２０に、そ
して、最終的にはＰＣ３１４に、ＵＳＢ装置をより迅速
に転送することが可能になる。従来の技術セクションに
おいて既述のように、ビデオ信号または音声信号発生周
辺装置からのデータ転送が遅くなると、ＰＣ３１４にお
いて再生される信号の質が低下する可能性がある。従っ
て、本発明の比較的迅速なデータ転送方法及び装置によ
れば、とりわけ、転送されるデータがビデオ信号または
音声信号から構成される場合、ＰＣ３１４において再生
されるデータ信号の質の向上を容易にすることができる
という効果を奏効する。
【００２７】図６には、ＵＳＢによってＵＳＢ装置から
ＰＣにデータを転送するためのＵＳＢ装置の第２の実施
態様が示されている。図６には、ＦＩＦＯ１１８及びＳ
ＩＥ１２０を含むＵＳＢ装置１１２が示されている。Ｆ
ＩＦＯ１１８及びＳＩＥ１２０は、それぞれ、図４に示
すＦＩＦＯ３１８及び３２０とほぼ同じであることが望
ましい。ＦＩＦＯ１１８は、ＵＳＢ周辺装置１１２によ
って生じたデータを一時的に記憶するためのものであ
り、ＳＩＥ１２０は、ＦＩＦＯ１１８に一時的に記憶さ
れたデータをＰＣ（不図示）に転送するためのものであ
る。
ＰＣにデータを転送するためのＵＳＢ装置の第２の実施
態様が示されている。図６には、ＦＩＦＯ１１８及びＳ
ＩＥ１２０を含むＵＳＢ装置１１２が示されている。Ｆ
ＩＦＯ１１８及びＳＩＥ１２０は、それぞれ、図４に示
すＦＩＦＯ３１８及び３２０とほぼ同じであることが望
ましい。ＦＩＦＯ１１８は、ＵＳＢ周辺装置１１２によ
って生じたデータを一時的に記憶するためのものであ
り、ＳＩＥ１２０は、ＦＩＦＯ１１８に一時的に記憶さ
れたデータをＰＣ（不図示）に転送するためのものであ
る。
【００２８】さらに、ＵＳＢ装置１１２において、フリ
ップ・フロップ１２２及びＦＩＦＯ１１８は、異なるク
ロック速度で調整可能である。図６に示す実施態様の場
合、ＵＳＢクロック１２４とＦＩＦＯ１１８のＲＣＬＫ
入力を相互接続するライン１３０には、周波数逓倍回路
１３２が含まれている。周波数逓倍回路１３２は、ＵＳ
Ｂクロック１２４の速度を２倍するのが望ましい。こう
して、ＦＩＦＯ１１８は、フリップ・フロップ１２２の
２倍の周波数で調整される。ＵＳＢ装置３１２として、
ＵＳＢ装置１１２は、高速ＵＳＢ装置が望ましい。従っ
て、図示の実施態様の場合、ＵＳＢクロックは、周波数
が約１２ＭＨｚであり、ＦＩＦＯ１１８は、約２４ＭＨ
ｚの周波数で動作する。しかし、上述のように、２００
ＭＨｚ以上までの他の任意の周波数でＵＳＢクロックを
動作させることも企図されている。従って、ＦＩＦＯ１
１８は、２４ＭＨｚを超える周波数で動作可能であるこ
とも望ましい。
ップ・フロップ１２２及びＦＩＦＯ１１８は、異なるク
ロック速度で調整可能である。図６に示す実施態様の場
合、ＵＳＢクロック１２４とＦＩＦＯ１１８のＲＣＬＫ
入力を相互接続するライン１３０には、周波数逓倍回路
１３２が含まれている。周波数逓倍回路１３２は、ＵＳ
Ｂクロック１２４の速度を２倍するのが望ましい。こう
して、ＦＩＦＯ１１８は、フリップ・フロップ１２２の
２倍の周波数で調整される。ＵＳＢ装置３１２として、
ＵＳＢ装置１１２は、高速ＵＳＢ装置が望ましい。従っ
て、図示の実施態様の場合、ＵＳＢクロックは、周波数
が約１２ＭＨｚであり、ＦＩＦＯ１１８は、約２４ＭＨ
ｚの周波数で動作する。しかし、上述のように、２００
ＭＨｚ以上までの他の任意の周波数でＵＳＢクロックを
動作させることも企図されている。従って、ＦＩＦＯ１
１８は、２４ＭＨｚを超える周波数で動作可能であるこ
とも望ましい。
【００２９】データは、データ・ライン１２６を介し
て、任意の速度でＦＩＦＯ１１８に送り込むことが可能
であるが、ＲＣＬＫのクロック速度を超える速度、すな
わち、約２４ＭＨｚを超える速度で送り込まれるのが望
ましい。従って、ＲＣＬＫが、約２４ＭＨｚの場合、Ｕ
ＳＢデータは、２４ＭＨｚを超える速度でＦＩＦＯ１１
８に送り込まれるのが望ましく、ＦＩＦＯ１１８は、Ｕ
ＳＢデータを一時的に記憶することになる。
て、任意の速度でＦＩＦＯ１１８に送り込むことが可能
であるが、ＲＣＬＫのクロック速度を超える速度、すな
わち、約２４ＭＨｚを超える速度で送り込まれるのが望
ましい。従って、ＲＣＬＫが、約２４ＭＨｚの場合、Ｕ
ＳＢデータは、２４ＭＨｚを超える速度でＦＩＦＯ１１
８に送り込まれるのが望ましく、ＦＩＦＯ１１８は、Ｕ
ＳＢデータを一時的に記憶することになる。
【００３０】図６では、ＦＩＦＯ１１８に記憶されたデ
ータのバイト１５０が、ＦＩＦＯ１１８を表したボック
ス内の水平セグメントとして表されている。図７は、Ｆ
ＩＦＯ１１８からＳＩＥ１２０のフリップ・フロップ１
２２への１ｍｓ間隔のデータ転送のタイミングを示すタ
イミング図である。ＲＣＬＫ信号１４０の各クロック・
サイクルによって、ＦＩＦＯ１１８に記憶されたデータ
のバイト１５０が出力ＤＯに送り出される。ＣＬＫ信号
１４２の各クロック・サイクル毎に、フリップ・フロッ
プ１２２の入力ＴXによって出力ＤＯのデータにラッチ
処理が施され、フリップ・フロップの出力Ｄ＋に送り出
される。図７には、ＴX信号１４４及びＤ＋信号１４６
も示されている。ＲＣＬＫ信号１４０の周波数は、ＣＬ
Ｋ信号１４２の約２倍になるので、ＦＩＦＯ１１８は、
フリップ・フロップ１２２によってラッチ処理される１
バイトのデータ毎に、２バイトのデータを出力ＤＯに送
り出す。従って、ＦＩＦＯ１１８の出力ＤＯに送り出さ
れるデータのうち、１バイト１５０おきに、ラッチ処理
を介して出力Ｄ＋に送り出されないものが生じ、失われ
ることになる。これが、図６に概略表示されており、Ｆ
ＩＦＯ１１８のデータのうち陰つきバイト１５０だけ
が、フリップ・フロップ１２２によってラッチ処理を施
されて、出力Ｄ＋に送り出され、電子処理装置１２３に
よって処理されて、ＰＣ１２３に伝送される。従って、
ＦＩＦＯ１１８に記憶されたデータが、１バイトおき
に、ＰＣまたは他の情報処理装置に最終的に送られるこ
とになるデータから除去される。
ータのバイト１５０が、ＦＩＦＯ１１８を表したボック
ス内の水平セグメントとして表されている。図７は、Ｆ
ＩＦＯ１１８からＳＩＥ１２０のフリップ・フロップ１
２２への１ｍｓ間隔のデータ転送のタイミングを示すタ
イミング図である。ＲＣＬＫ信号１４０の各クロック・
サイクルによって、ＦＩＦＯ１１８に記憶されたデータ
のバイト１５０が出力ＤＯに送り出される。ＣＬＫ信号
１４２の各クロック・サイクル毎に、フリップ・フロッ
プ１２２の入力ＴXによって出力ＤＯのデータにラッチ
処理が施され、フリップ・フロップの出力Ｄ＋に送り出
される。図７には、ＴX信号１４４及びＤ＋信号１４６
も示されている。ＲＣＬＫ信号１４０の周波数は、ＣＬ
Ｋ信号１４２の約２倍になるので、ＦＩＦＯ１１８は、
フリップ・フロップ１２２によってラッチ処理される１
バイトのデータ毎に、２バイトのデータを出力ＤＯに送
り出す。従って、ＦＩＦＯ１１８の出力ＤＯに送り出さ
れるデータのうち、１バイト１５０おきに、ラッチ処理
を介して出力Ｄ＋に送り出されないものが生じ、失われ
ることになる。これが、図６に概略表示されており、Ｆ
ＩＦＯ１１８のデータのうち陰つきバイト１５０だけ
が、フリップ・フロップ１２２によってラッチ処理を施
されて、出力Ｄ＋に送り出され、電子処理装置１２３に
よって処理されて、ＰＣ１２３に伝送される。従って、
ＦＩＦＯ１１８に記憶されたデータが、１バイトおき
に、ＰＣまたは他の情報処理装置に最終的に送られるこ
とになるデータから除去される。
【００３１】こうした圧縮技法は、データの分解能が、
データの伝送速度よりクリティカルではない状況におい
て利用することが可能である。例えば、ＵＳＢ１１２
は、ビデオ・カメラまたはビデオ・テープ・プレーヤの
ようなビデオ信号源とすることが可能である。ビデオ信
号の各水平走査線が１バイトの場合、本発明のデータ圧
縮方法及び装置を用いると、ビデオ信号から１つおきに
走査線が除去されることになる。ビデオ信号から１つお
きに走査線を除去しても、おそらく、結果得られるビデ
オ画像にはあまり影響はない。しかし、特に、ビデオ信
号に高速移動オブジェクトが含まれている場合、ビデオ
信号の処理速度が重要になる可能性がある。例えば、比
較的低速処理されたビデオ画像で再生される比較的高速
の移動オブジェクトは、正確に再生されない可能性があ
る。
データの伝送速度よりクリティカルではない状況におい
て利用することが可能である。例えば、ＵＳＢ１１２
は、ビデオ・カメラまたはビデオ・テープ・プレーヤの
ようなビデオ信号源とすることが可能である。ビデオ信
号の各水平走査線が１バイトの場合、本発明のデータ圧
縮方法及び装置を用いると、ビデオ信号から１つおきに
走査線が除去されることになる。ビデオ信号から１つお
きに走査線を除去しても、おそらく、結果得られるビデ
オ画像にはあまり影響はない。しかし、特に、ビデオ信
号に高速移動オブジェクトが含まれている場合、ビデオ
信号の処理速度が重要になる可能性がある。例えば、比
較的低速処理されたビデオ画像で再生される比較的高速
の移動オブジェクトは、正確に再生されない可能性があ
る。
【００３２】ＦＩＦＯ１１８に記憶されたデータを１バ
イトおきに除去することによって、ＵＳＢ装置１１２か
らのデータが圧縮され、ＰＣへのデータ転送が、データ
圧縮が行われなかった場合より比較的迅速に実施可能に
なる。さらに、上述の方法でＵＳＢ装置１１２からのデ
ータを圧縮すると、好都合なことに、ＰＣに対するＵＳ
Ｂ装置のデータの転送に遅延が追加されずにすむ。
イトおきに除去することによって、ＵＳＢ装置１１２か
らのデータが圧縮され、ＰＣへのデータ転送が、データ
圧縮が行われなかった場合より比較的迅速に実施可能に
なる。さらに、上述の方法でＵＳＢ装置１１２からのデ
ータを圧縮すると、好都合なことに、ＰＣに対するＵＳ
Ｂ装置のデータの転送に遅延が追加されずにすむ。
【００３３】図６に示す実施態様の場合、周波数逓倍器
１３２は、ＵＳＢクロック１２４の信号を２倍する。Ｕ
ＳＢクロック信号を他の任意の整数倍または非整数倍し
て、ＵＳＢ装置のデータを圧縮することも企図されてい
る。例えば、ＵＳＢクロック１２４の信号を４倍して、
ＦＩＦＯ１１８に記憶されている３バイトおきに１バイ
トだけが、ＰＣによって最終的に受信されるようにする
ことも可能である。また、ＵＳＢクロック１２４の信号
を何倍かにするのではなく、別個のクロックを利用して
ＦＩＦＯ１１８の調整を行うことも企図されている。
１３２は、ＵＳＢクロック１２４の信号を２倍する。Ｕ
ＳＢクロック信号を他の任意の整数倍または非整数倍し
て、ＵＳＢ装置のデータを圧縮することも企図されてい
る。例えば、ＵＳＢクロック１２４の信号を４倍して、
ＦＩＦＯ１１８に記憶されている３バイトおきに１バイ
トだけが、ＰＣによって最終的に受信されるようにする
ことも可能である。また、ＵＳＢクロック１２４の信号
を何倍かにするのではなく、別個のクロックを利用して
ＦＩＦＯ１１８の調整を行うことも企図されている。
【００３４】図８には、本発明によるＵＳＢデータ圧縮
方法及び装置の第２の実施態様の概略が示されている。
ＵＳＢ装置２１２は、コンピュータ・キーボード、ビデ
オ・カメラ、録音器、または、他のコンピュータ周辺装
置のような情報処理装置とすることが可能である。ＵＳ
Ｂ装置２１２には、ＵＳＢ装置のデータを一時的に記憶
するためのＦＩＦＯ２１８、ＦＩＦＯ２１８からのラッ
チ処理して供給されたＵＳＢ装置のデータに処理を加
え、ＰＣ、または、ＰＣ（不図示）とすることが可能な
もう１つの他の情報処理装置に、処理済みのＵＳＢ装置
のデータを転送するためのＳＩＥが含まれているのが望
ましい。ＳＩＥ２２０には、フリップ・フロップ２２
２、ＵＳＢクロック２２４、電子処理装置２２３、高速
クロック２５０、マルチプレクサ（ＭＵＸ）２５２、及
び、プログラム・カウンタ２２５が含まれているのが望
ましい。ＵＳＢ装置２１２には、さらに、ＦＩＦＯ２１
８をＳＩＥ２２０に相互接続するデータ・ラインである
ライン２３４にトライステート・バッファ２５４が含ま
れているのが望ましい。トライステート・バッファ２５
４は、ＭＵＸ２５２の制御も行う、スイッチ（ＳＷ）入
力ライン２３６によって制御される。ＦＩＦＯ２１８
は、ＦＩＦＯ１１８とほぼ同じであり、フリップ・フロ
ップ２２２は、フリップ・フロップ１２２とほぼ同じで
ある。
方法及び装置の第２の実施態様の概略が示されている。
ＵＳＢ装置２１２は、コンピュータ・キーボード、ビデ
オ・カメラ、録音器、または、他のコンピュータ周辺装
置のような情報処理装置とすることが可能である。ＵＳ
Ｂ装置２１２には、ＵＳＢ装置のデータを一時的に記憶
するためのＦＩＦＯ２１８、ＦＩＦＯ２１８からのラッ
チ処理して供給されたＵＳＢ装置のデータに処理を加
え、ＰＣ、または、ＰＣ（不図示）とすることが可能な
もう１つの他の情報処理装置に、処理済みのＵＳＢ装置
のデータを転送するためのＳＩＥが含まれているのが望
ましい。ＳＩＥ２２０には、フリップ・フロップ２２
２、ＵＳＢクロック２２４、電子処理装置２２３、高速
クロック２５０、マルチプレクサ（ＭＵＸ）２５２、及
び、プログラム・カウンタ２２５が含まれているのが望
ましい。ＵＳＢ装置２１２には、さらに、ＦＩＦＯ２１
８をＳＩＥ２２０に相互接続するデータ・ラインである
ライン２３４にトライステート・バッファ２５４が含ま
れているのが望ましい。トライステート・バッファ２５
４は、ＭＵＸ２５２の制御も行う、スイッチ（ＳＷ）入
力ライン２３６によって制御される。ＦＩＦＯ２１８
は、ＦＩＦＯ１１８とほぼ同じであり、フリップ・フロ
ップ２２２は、フリップ・フロップ１２２とほぼ同じで
ある。
【００３５】図９は、ＵＳＢ装置２１２の動作を示すタ
イミング図である。ＵＳＢ装置１２２からのデータは、
データ・ライン２２６を介してＦＩＦＯ２１８に送り込
まれ、できれば、１バイト・パーセルとして、ＦＩＦＯ
２１８に記憶される。ＦＩＦＯ２１８のクロック入力Ｒ
ＣＬＫにおけるＲＣＬＫ信号２４０の各クロック・サイ
クル毎に、１バイトのデータがＦＩＦＯ２１８の出力に
送り出される。トライステート・バッファ２５４に対す
る制御入力は、反転される。従って、ＳＷ入力ライン信
号２６０が低の場合、ＦＩＦＯ出力ＤＯのデータは、ト
ライステート・バッファ２５４を通って、フリップ・フ
ロップ２２２の入力ＴXに送られる。さらに、ＭＵＸ２
５２は、ＳＷ入力ライン信号２６０が低の場合、ＵＳＢ
クロック入力が選択され、ＵＳＢクロック信号２６２に
よって、フリップ・フロップ２２２とＦＩＦＯ２１８の
出力ＤＯの両方が調整されるように構成されている。フ
リップ・フロップ２２２は、入力ＴXのデータにラッチ
処理を施して、ＵＳＢクロック信号２６２の各クロック
・サイクル毎に、フリップ・フロップ２２２の出力Ｄ＋
に送り出す。こうして、ＳＷ信号２６０が低の場合、Ｆ
ＩＦＯ２１８の出力ＤＯに送り出されるＵＳＢ装置のデ
ータの各バイトが、ラッチ処理を受けて、フリップ・フ
ロップ２２２の出力Ｄ＋に、従って、電子処理装置２２
３に送り出される。電子処理装置１２３とほぼ同じであ
る電子処理装置２２３は、ＵＳＢ装置のデータに処理を
加えて、フレームにし、ＰＣまたは他の情報処理装置に
伝送する。
イミング図である。ＵＳＢ装置１２２からのデータは、
データ・ライン２２６を介してＦＩＦＯ２１８に送り込
まれ、できれば、１バイト・パーセルとして、ＦＩＦＯ
２１８に記憶される。ＦＩＦＯ２１８のクロック入力Ｒ
ＣＬＫにおけるＲＣＬＫ信号２４０の各クロック・サイ
クル毎に、１バイトのデータがＦＩＦＯ２１８の出力に
送り出される。トライステート・バッファ２５４に対す
る制御入力は、反転される。従って、ＳＷ入力ライン信
号２６０が低の場合、ＦＩＦＯ出力ＤＯのデータは、ト
ライステート・バッファ２５４を通って、フリップ・フ
ロップ２２２の入力ＴXに送られる。さらに、ＭＵＸ２
５２は、ＳＷ入力ライン信号２６０が低の場合、ＵＳＢ
クロック入力が選択され、ＵＳＢクロック信号２６２に
よって、フリップ・フロップ２２２とＦＩＦＯ２１８の
出力ＤＯの両方が調整されるように構成されている。フ
リップ・フロップ２２２は、入力ＴXのデータにラッチ
処理を施して、ＵＳＢクロック信号２６２の各クロック
・サイクル毎に、フリップ・フロップ２２２の出力Ｄ＋
に送り出す。こうして、ＳＷ信号２６０が低の場合、Ｆ
ＩＦＯ２１８の出力ＤＯに送り出されるＵＳＢ装置のデ
ータの各バイトが、ラッチ処理を受けて、フリップ・フ
ロップ２２２の出力Ｄ＋に、従って、電子処理装置２２
３に送り出される。電子処理装置１２３とほぼ同じであ
る電子処理装置２２３は、ＵＳＢ装置のデータに処理を
加えて、フレームにし、ＰＣまたは他の情報処理装置に
伝送する。
【００３６】しかし、ＳＷ入力ライン信号２６０が高の
場合、ＵＳＢ２１２のデータ転送回路要素は、異なる働
きをする。第１に、ＳＷ入力ライン信号２６０が高の場
合、トライステート・バッファ２５４が、出力ＤＯのデ
ータが入力ＴXに送られるのを阻止する。第２に、ＭＵ
Ｘ２５２に対する高速クロック入力が選択され、図９に
示すように、ＲＣＬＫが高速クロック信号２６４によっ
て駆動される。従って、ＦＩＦＯ２１８に記憶されたＵ
ＳＢ装置のデータが、高クロック速度で出力ＤＯに送り
出され、トライステート・バッファによって、フリップ
・フロップ２２２の入力ＴXへのデータ転送が阻止され
るので、ダンプされる。
場合、ＵＳＢ２１２のデータ転送回路要素は、異なる働
きをする。第１に、ＳＷ入力ライン信号２６０が高の場
合、トライステート・バッファ２５４が、出力ＤＯのデ
ータが入力ＴXに送られるのを阻止する。第２に、ＭＵ
Ｘ２５２に対する高速クロック入力が選択され、図９に
示すように、ＲＣＬＫが高速クロック信号２６４によっ
て駆動される。従って、ＦＩＦＯ２１８に記憶されたＵ
ＳＢ装置のデータが、高クロック速度で出力ＤＯに送り
出され、トライステート・バッファによって、フリップ
・フロップ２２２の入力ＴXへのデータ転送が阻止され
るので、ダンプされる。
【００３７】従来の技術のセクションにおいて既述のよ
うに、ＰＣへのデータ転送に用いるために利用可能なの
はフレーム２６８の一部だけである。従って、図９に示
すように、ＳＷ信号２６０は、間欠的に、低になり、次
に、高になることが可能である。すなわち、信号２６０
は、ＵＳＢフレーム２６８のデータ伝送段階２６６の間
は低になり、ＵＳＢフレーム２６８のデータ・スキップ
段階２７０の間は高になることが可能である。こうし
て、ＵＳＢ装置のデータは、とにかくＰＣに伝送される
データがない期間中、ダンプすることが可能である。図
８に示すように、ＳＩＥ２２０のプラグラマブル・カウ
ンタ２２５を利用して、ＳＷ信号２６０を発生すること
が可能である。プログラマブル・カウンタ２２５は、Ｐ
Ｃに転送されるデータがない期間中に高信号を発生し、
データがＰＣに転送される期間中に低信号を発生するよ
うに構成することが可能である。ＳＷ信号２６０は、他
の任意のやり方で発生することも可能である。高速クロ
ック２５０の周波数は、データ・スキップ段階２７０に
おいて所望されるほどに多くの、または、少ないＵＳＢ
装置のデータをダンプするようにセットすることが可能
である。周波数が高くなるほど、ダンプされるデータが
増大する。これは、ＦＩＦＯを駆動して、出力ＤＯにデ
ータを送り出すことが可能な速度によって制限されるだ
けである。高速クロック２５０の周波数は、ＵＳＢクロ
ック信号以下にセットすることも可能である。上述のよ
うに、ＵＳＢクロックは、２００ＭＨｚ以上までを含
む、任意の周波数で動作させることが可能である。
うに、ＰＣへのデータ転送に用いるために利用可能なの
はフレーム２６８の一部だけである。従って、図９に示
すように、ＳＷ信号２６０は、間欠的に、低になり、次
に、高になることが可能である。すなわち、信号２６０
は、ＵＳＢフレーム２６８のデータ伝送段階２６６の間
は低になり、ＵＳＢフレーム２６８のデータ・スキップ
段階２７０の間は高になることが可能である。こうし
て、ＵＳＢ装置のデータは、とにかくＰＣに伝送される
データがない期間中、ダンプすることが可能である。図
８に示すように、ＳＩＥ２２０のプラグラマブル・カウ
ンタ２２５を利用して、ＳＷ信号２６０を発生すること
が可能である。プログラマブル・カウンタ２２５は、Ｐ
Ｃに転送されるデータがない期間中に高信号を発生し、
データがＰＣに転送される期間中に低信号を発生するよ
うに構成することが可能である。ＳＷ信号２６０は、他
の任意のやり方で発生することも可能である。高速クロ
ック２５０の周波数は、データ・スキップ段階２７０に
おいて所望されるほどに多くの、または、少ないＵＳＢ
装置のデータをダンプするようにセットすることが可能
である。周波数が高くなるほど、ダンプされるデータが
増大する。これは、ＦＩＦＯを駆動して、出力ＤＯにデ
ータを送り出すことが可能な速度によって制限されるだ
けである。高速クロック２５０の周波数は、ＵＳＢクロ
ック信号以下にセットすることも可能である。上述のよ
うに、ＵＳＢクロックは、２００ＭＨｚ以上までを含
む、任意の周波数で動作させることが可能である。
【００３８】このようにしてＵＳＢ装置のデータを圧縮
すると、データ・スキップ段階２７０がＵＳＢプロトコ
ルによる必要のない場合、データ・スキップ段階２７０
中に別様に伝送されるＵＳＢ装置のデータを記憶してお
いて、後の時間に伝送する必要がなくなる。従って、Ｕ
ＳＢ装置のデータのバックアップまたはボトルネックを
回避することが可能になる。これによって、好都合なこ
とには、ＵＳＢ装置のデータ伝送における時間を節約す
ることが可能になる。この圧縮方式は、音声信号及びビ
デオ信号のように、装置によって生じる全てのデータを
処理することがクリティカルではない、コンピュータ周
辺装置の信号を圧縮するのに有効である。
すると、データ・スキップ段階２７０がＵＳＢプロトコ
ルによる必要のない場合、データ・スキップ段階２７０
中に別様に伝送されるＵＳＢ装置のデータを記憶してお
いて、後の時間に伝送する必要がなくなる。従って、Ｕ
ＳＢ装置のデータのバックアップまたはボトルネックを
回避することが可能になる。これによって、好都合なこ
とには、ＵＳＢ装置のデータ伝送における時間を節約す
ることが可能になる。この圧縮方式は、音声信号及びビ
デオ信号のように、装置によって生じる全てのデータを
処理することがクリティカルではない、コンピュータ周
辺装置の信号を圧縮するのに有効である。
【００３９】なお、以上の説明は、ただ単に本発明の原
理を例証するだけのものであり、本発明の範囲及び精神
を逸脱することなく、当該技術者によってさまざまな修
正を加えられることが可能である。
理を例証するだけのものであり、本発明の範囲及び精神
を逸脱することなく、当該技術者によってさまざまな修
正を加えられることが可能である。
【図１】ＵＳＢ装置からパーソナル・コンピュータ（Ｐ
Ｃ）にデータを転送するための従来の方法及び装置を示
すブロック図である。
Ｃ）にデータを転送するための従来の方法及び装置を示
すブロック図である。
【図２】図１に示すデータ転送方法及び装置に用いるこ
とが可能な直列インターフェイス・エンジンを示すブロ
ック図である。
とが可能な直列インターフェイス・エンジンを示すブロ
ック図である。
【図３】図１に示す方法及び装置によって生じるデータ
のフレームを例示したタイミング図である。
のフレームを例示したタイミング図である。
【図４】ＵＳＢ装置からパーソナル・コンピュータにデ
ータを転送するための本発明による方法及び装置を示す
ブロック図である。
ータを転送するための本発明による方法及び装置を示す
ブロック図である。
【図５】図４に示す方法及び装置の論理タイミングを示
すタイミング図である。
すタイミング図である。
【図６】ＵＳＢ装置からパーソナル・コンピュータに転
送されるデータを圧縮するための本発明による方法及び
装置の第２の実施態様を示す概略図である。
送されるデータを圧縮するための本発明による方法及び
装置の第２の実施態様を示す概略図である。
【図７】図６に示す方法及び装置の論理タイミングを示
すタイミング図である。
すタイミング図である。
【図８】ＵＳＢ装置からマルチプレクサ及び高速クロッ
クを含むパーソナル・コンピュータに転送されるデータ
を圧縮するための本発明による方法及び装置の第２の実
施態様を示す概略図である。
クを含むパーソナル・コンピュータに転送されるデータ
を圧縮するための本発明による方法及び装置の第２の実
施態様を示す概略図である。
【図９】図８に示す方法及び装置の論理タイミングを示
すタイミング図である。
すタイミング図である。
１１２ ＵＳＢ装置
１１８ ＦＩＦＯ
１２０ 直列インターフェイス・エンジン
１２２ フリップ・フロップ
１２３ 電子処理装置
１２４ ＵＳＢクロック
１２６ データ・ライン
１３０ ライン
１３２ 周波数逓倍回路
２１２ ＵＳＢ装置
２１８ ＦＩＦＯ
２２０ 直列インターフェイス・エンジン
２２２ フリップ・フロップ
２２３ 電子処理装置
２２４ ＵＳＢクロック
２２５ プログラム・カウンタ
２２６ データ・ライン
２３４ ライン
２３６ スイッチ入力ライン
２５０ 高速クロック
２５２ マルチプレクサ
２５４ トライステート・バッファ
３１２ ＵＳＢ装置
３１４ ＰＣ
３１８ ＦＩＦＯ
３２０ 直列インターフェイス・エンジン
３２２ フリップ・フロップ
３２３ 電子処理装置
３２４ ＵＳＢクロック
３３０ ライン
３３４ データ・ライン
ＣＬＫ クロック信号入力
Ｄ＋ データ出力
ＤＯ データ出力
ＲＣＬＫ クロック入力
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/10
H04L 12/28
G06F 13/38 310
G06F 13/38 350
H04L 13/08
Claims (17)
- 【請求項１】 ユニバーサル・シリアル・バス（ＵＳ
Ｂ）を介して、第１の情報処理装置から第２の情報処理
装置にデータを転送するための装置であって、読み取り出力とクロック入力とを有し 、 前記第1の情報処
理装置に相互接続されて 、 前記第1の情報処理装置により
生じた前記データを一時的に記憶し、前記クロック入力
より入力されるクロック信号のクロック周波数で前記読
み取り出力を駆動して前記データを出力するメモリと、 前記メモリに相互接続されて、前記メモリから出力され
る前記データの部分を、第1のクロック周波数で読み取
って出力するラッチと、 前記ラッチから出力される前記データの部分を前記第2
の情報処理装置へと伝送する電子処理装置とを備え、 前記メモリの前記クロック入力へと 、 前記第1のクロック
周波数より高い第2のクロック周波数のクロック信号を
入力することにより 、 間欠的に前記第2のクロック周波数
で前記読み取り出力を駆動し 、 前記第1の情報処理装置か
ら前記第2の情報処理装置へと前記データを一部除去し
て伝送するようにした ことを特徴とするデータ伝送装
置。 - 【請求項２】 前記メモリは、先入れ先出しメモリ（Ｆ
ＩＦＯ）で構成されており、 さらに、前記ラッチと前記メモリの両方を駆動して 、 前
記メモリから前記ラッチに直接データが転送されるよう
にするための少なくとも１つのクロック発生器を備えた
ことを 特徴とする請求項１に記載のデータ伝送装置。 - 【請求項３】 さらに、前記メモリ及び前記クロック発
生器に相互接続されて、前記メモリが前記ラッチより高
い周波数で刻時され、データが、前記ラッチによる読み
取りよりも高速度で、前記メモリから伝送されるように
構成された周波数逓倍器を含むことを特徴とする請求項
２に記載のデータ転送装置。 - 【請求項４】 前記メモリは、先入れ先出しメモリ（Ｆ
ＩＦＯ）で構成されており、 前記第1のクロック周波数のクロック信号を発生して前
記ラッチを駆動する第1のクロック発生器と、 前記第2の周波数のクロック信号を発生して 、 前記メモリ
の前記読み取り出力を間欠的に駆動する第2のクロック
発生器を備えたことを 特徴とする請求項1記載のデータ
伝送装置。 - 【請求項５】 前記メモリが前記第2の周波数で出力し
た前記データの部分を 、 前記ラッチが前記第1の周波数で
読み取るようにしたことを特徴とする請求項１に記載の
データ伝送装置。 - 【請求項６】 前記第２の周波数が、前記第１の周波数
の整数倍であることを特徴とする請求項５に記載のデー
タ伝送装置。 - 【請求項７】 前記第２の周波数が、前記第１の周波数
の約２倍であることを特徴とする請求項６に記載のデー
タ伝送装置。 - 【請求項８】 前記第２のクロック発生器が、前記第１
のクロック発生器によって生じる第１のクロック信号を
約２倍にする回路であることを特徴とする請求項７に記
載のデータ伝送装置。 - 【請求項９】 前記メモリと前記ラッチの間に、前記第
２の周波数による前記メモリの駆動時に、前記メモリか
ら前記ラッチへのデータ伝送を阻止するバッファを含む
ことを特徴とする請求項４に記載のデータ伝送装置。 - 【請求項１０】 前記第１の情報処理装置がコンピュー
タ周辺装置であり、第２の情報処理装置がコンピュータ
であることを特徴とする請求項４に記載のデータ伝送装
置。 - 【請求項１１】 前記第1のクロック発生器と前記第2の
クロック発生器のいずれより発生されるクロック信号を
前記メモリの前記クロック入力へと入力するかを決定す
るマルチプレクサとを備え、 前記メモリが前記第2の周波数で駆動されているときは 、
前記ラッチがデータ読み取りを行わないことにより 、 前
記第1の情報処理装置から前記第2の情報処理装置へと前
記データを一部除去して伝送するようにしたことを特徴
とする請求項４記載のデータ伝送装置。 - 【請求項１２】 前記メモリと前記ラッチとの間に配置
され 、 前記メモリが前記第2の周波数で駆動されていると
きは 、 前記メモリから前記ラッチへのデータ転送を阻止
するバッファとをさらに備えたことを特徴とする請求項
１１に記載のデータ伝送装置。 - 【請求項１３】 前記第1の情報処理装置から前記第2の
情報処理装置へと 、 ユニバーサル・シリアル・バス（Ｕ
ＳＢ）を介してデータを転送することを特徴とする請求
項１に記載のデータ伝送装置。 - 【請求項１４】 第１の情報処理装置により生じたデー
タを圧縮して第２の情報処理装置へと転送する方法であ
って、 読み取り出力とクロック入力を有するメモリに、第１の
情報処理装置によって生じた前記データを一時的に記憶
するステップと、 前記メモリが前記クロック入力より入力されるクロック
信号のクロック周波数で前記読み取り出力を駆動して 、
前記データをラッチへと出力するステップと、 第1のクロック周波数でラッチの入力を駆動して 、 前記メ
モリより出力されたデータの部分を読み取るステップ
と、 前記ラッチが読み取った前記データの前記部分を電子処
理装置へと出力するステップと、 前記電子処理装置が前記ラッチから出力されたデータに
所定の処理を施して前記第2の情報処理装置へと伝送す
るステップとを備え、 前記メモリの前記クロック入力へと 、 前記第1のクロック
周波数より高い第2のクロック周波数のクロック信号を 、
間欠的に入力することにより 、 前記第1の情報処理装置か
ら前記第2の情報処理装置へとデータを一部除去して伝
送することを特徴とするデータ伝送方法。 - 【請求項１５】 前記第１の情報処理装置から前記第２
の情報処理装置へと 、 ユニバーサル・シリアル・バス
（ＵＳＢ）を介してデータを転送することを特徴とする
ことを特徴とする請求項１４記載のデータ伝送方法。 - 【請求項１６】 前記第２のクロック周波数が、前記第
１のクロック周波数の約２倍であることを特徴とする請
求項１５に記載のデータ伝送方法。 - 【請求項１７】 さらに、前記第2のクロック周波数で 、
前記メモリの前記読み取り出力を駆動している期間中に
前記メモリの前記読み取り出力から前記ラッチの前記入
力へのデータ転送を阻止するステップを備えたことを特
徴とする請求項１４に記載のデータ伝送方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/430,668 US6529988B1 (en) | 1999-10-28 | 1999-10-28 | Method and apparatus for compression of universal serial bus data transmission |
| US09/430668 | 1999-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177601A JP2001177601A (ja) | 2001-06-29 |
| JP3432493B2 true JP3432493B2 (ja) | 2003-08-04 |
Family
ID=23708524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327469A Expired - Fee Related JP3432493B2 (ja) | 1999-10-28 | 2000-10-26 | Ｕｓｂデータ伝送装置およびデータ圧縮方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6529988B1 (ja) |
| JP (1) | JP3432493B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6684272B1 (en) * | 1999-12-23 | 2004-01-27 | Intel Corporation | Throughput enhancement for a universal host controller interface in a universal serial bus |
| US6950960B2 (en) * | 2001-07-17 | 2005-09-27 | Synopsys, Inc. | Disabling a clock signal to a peripheral interface engine block during peripheral operation in a selected operational mode |
| WO2003029998A1 (en) * | 2001-09-28 | 2003-04-10 | Koninklijke Philips Electronics N.V. | Bus system and bus interface for connection to a bus |
| US7080189B1 (en) * | 2002-05-31 | 2006-07-18 | Cypress Semiconductor Corp. | USB device communication |
| US6938110B2 (en) * | 2002-09-23 | 2005-08-30 | Asix Electronics Corp. | Virtual processor through USB |
| US7117292B2 (en) * | 2002-10-11 | 2006-10-03 | Broadcom Corporation | Apparatus and method to switch a FIFO between strobe sources |
| US20040181601A1 (en) * | 2003-03-14 | 2004-09-16 | Palsamy Sakthikumar | Peripheral device sharing |
| US7809973B2 (en) * | 2005-11-16 | 2010-10-05 | Cypress Semiconductor Corporation | Spread spectrum clock for USB |
| US8315269B1 (en) | 2007-04-18 | 2012-11-20 | Cypress Semiconductor Corporation | Device, method, and protocol for data transfer between host device and device having storage interface |
| US8001409B2 (en) * | 2007-05-18 | 2011-08-16 | Globalfoundries Inc. | Synchronization device and methods thereof |
| TWI448902B (zh) * | 2007-08-24 | 2014-08-11 | Cypress Semiconductor Corp | 具頁存取基礎處理器介面之橋接裝置 |
| US8090894B1 (en) | 2007-09-21 | 2012-01-03 | Cypress Semiconductor Corporation | Architectures for supporting communication and access between multiple host devices and one or more common functions |
| US7895387B1 (en) | 2007-09-27 | 2011-02-22 | Cypress Semiconductor Corporation | Devices and methods for sharing common target device with two different hosts according to common communication protocol |
| US20090286489A1 (en) * | 2008-05-15 | 2009-11-19 | General Atomics | Wireless Communications Between Wired Devices with Adaptive Data Rates |
| GB2460418B (en) * | 2008-05-28 | 2010-04-14 | Mirics Semiconductor Ltd | Broadcast receiver system |
| GB2460417B (en) * | 2008-05-28 | 2011-04-06 | Mirics Semiconductor Ltd | Broadcast receiver system |
| GB2460416B (en) * | 2008-05-28 | 2010-07-07 | Mirics Semiconductor Ltd | Broadcast receiver system |
| US8312346B2 (en) * | 2009-05-01 | 2012-11-13 | Mirics Semiconductor Limited | Systems and methods for communications |
| CN102930064A (zh) * | 2012-09-20 | 2013-02-13 | 苏州生物医学工程技术研究所 | 基于usb的数据采集系统及其数据采集的方法 |
| CN102981995B (zh) * | 2012-11-26 | 2015-09-16 | 成都锐成芯微科技有限责任公司 | Usb设备接口的内建晶振实现电路及方法 |
| US9811493B2 (en) * | 2015-05-29 | 2017-11-07 | Toshiba Memory Corporation | Semiconductor device |
| CN105373506B (zh) * | 2015-12-14 | 2018-10-19 | 天津光电通信技术有限公司 | 一种基于pcie总线的usb接口及实现方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991546A (en) * | 1996-09-17 | 1999-11-23 | Cmd Technology, Inc. | System and method for interfacing manually controllable input devices to a universal computer bus system |
| US6356968B1 (en) * | 1997-09-03 | 2002-03-12 | Cirrus Logic, Inc | Apparatus and method for transparent USB-to-1394 bridging and video delivery between a host computer system and a remote peripheral device |
| US6279045B1 (en) * | 1997-12-29 | 2001-08-21 | Kawasaki Steel Corporation | Multimedia interface having a multimedia processor and a field programmable gate array |
| TW455805B (en) * | 1998-02-26 | 2001-09-21 | Winbond Electronics Corp | Converter allowing data communications equipment to transmit data to data terminal equipment through universal serial bus and the control method thereof |
-
1999
- 1999-10-28 US US09/430,668 patent/US6529988B1/en not_active Expired - Fee Related
-
2000
- 2000-10-26 JP JP2000327469A patent/JP3432493B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001177601A (ja) | 2001-06-29 |
| US6529988B1 (en) | 2003-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3432493B2 (ja) | Ｕｓｂデータ伝送装置およびデータ圧縮方法 | |
| CA2446513A1 (en) | Communication protocol for controlling transfer of temporal data over a bus between devices in synchronization with a periodic reference signal | |
| EP1189140A1 (en) | Synchronization control device | |
| US6904475B1 (en) | Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling | |
| EP0844566A1 (en) | Interface apparatus for adapting data width to system bus width | |
| EP0895422A3 (en) | Image formatter for processing encoded video data | |
| JP2004207891A (ja) | データ通信装置、データ通信方法、データ通信プログラム及びデータ通信プログラムを記録した記録媒体 | |
| EP0873019A2 (en) | Device and method for transmitting digital audio and video data | |
| JPH10136026A (ja) | 伝送フレームフォーマット変換回路 | |
| JP3461363B2 (ja) | ビデオインタフェース | |
| Mielczarek et al. | Framework for high-performance video acquisition and processing in mtca. 4 form factor | |
| EP1667447A1 (en) | Data conversion system | |
| JP2965020B2 (ja) | 専用処理インタフェースを持つｓａｒ | |
| JP3482893B2 (ja) | インターフェイス装置 | |
| JP3269530B2 (ja) | シリアル通信システムおよびシリアル通信方法 | |
| JP3525881B2 (ja) | ソースシンクロナスデータ転送方法及びソースシンクロナスデータ転送装置 | |
| JPH10232924A (ja) | 動画像取り込みシステム | |
| JP3011157B2 (ja) | 画像読取方法及び装置 | |
| JPH07131504A (ja) | データ転送装置 | |
| JP2764590B2 (ja) | 信号中継装置 | |
| KR100419256B1 (ko) | 클럭 속도가 서로 다른 시스템의 셀 인터페이스 장치 및방법 | |
| JP2000209164A (ja) | デ―タ伝送方式 | |
| JP4172921B2 (ja) | 撮像装置 | |
| KR960016277B1 (ko) | 음성데이타 전송회로 | |
| JP3199038B2 (ja) | Ａｔｍセルのパイプラインによる処理方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |