JP3432493B2 - Usbデータ伝送装置およびデータ圧縮方法 - Google Patents
Usbデータ伝送装置およびデータ圧縮方法Info
- Publication number
- JP3432493B2 JP3432493B2 JP2000327469A JP2000327469A JP3432493B2 JP 3432493 B2 JP3432493 B2 JP 3432493B2 JP 2000327469 A JP2000327469 A JP 2000327469A JP 2000327469 A JP2000327469 A JP 2000327469A JP 3432493 B2 JP3432493 B2 JP 3432493B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- clock
- frequency
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、USBデータ伝送
装置およびデータ圧縮方法にかかり、特に比較的高速度
で実施されるUSB周辺装置からパーソナル・コンピュ
ータへのデータ転送に関するものである。とりわけ、本
発明は、USBを介して転送されるデータの圧縮方法及
び装置に関するものである。
装置およびデータ圧縮方法にかかり、特に比較的高速度
で実施されるUSB周辺装置からパーソナル・コンピュ
ータへのデータ転送に関するものである。とりわけ、本
発明は、USBを介して転送されるデータの圧縮方法及
び装置に関するものである。
【0002】
【従来の技術】ユニバーサル・シリアル・インターフェ
イス(USB)は、パーソナルコンピュータに対する周
辺コンピュータ装置のような情報処理装置の接続に用い
られるコンピュータ・バス・アーキテクチャである。数
多くの理由から、周辺装置の相互接続におけるUSBの
利用が、望ましいものとなってきている。第1に、US
Bを介して、PCのような他の情報処理装置に対して広
範囲にわたる情報処理装置を相互接続することが可能に
なる。例えば、USBを介して、PCのキーボード、マ
ウス、プリンタ、スキャナ、モデム、オーディオ装置、
及び、ビデオ装置の全てを接続することが可能である。
また、USBによれば、単一のコネクタ・タイプの利用
のみで、これらの装置及びその他の周辺装置を接続する
ことが可能になる。さらに、装置の接続は、USBによ
って自動的に検出され、ユーザが介入することなく、ソ
フトウェアによって、その装置が、即時に利用できるよ
うに自動的に構成される。
イス(USB)は、パーソナルコンピュータに対する周
辺コンピュータ装置のような情報処理装置の接続に用い
られるコンピュータ・バス・アーキテクチャである。数
多くの理由から、周辺装置の相互接続におけるUSBの
利用が、望ましいものとなってきている。第1に、US
Bを介して、PCのような他の情報処理装置に対して広
範囲にわたる情報処理装置を相互接続することが可能に
なる。例えば、USBを介して、PCのキーボード、マ
ウス、プリンタ、スキャナ、モデム、オーディオ装置、
及び、ビデオ装置の全てを接続することが可能である。
また、USBによれば、単一のコネクタ・タイプの利用
のみで、これらの装置及びその他の周辺装置を接続する
ことが可能になる。さらに、装置の接続は、USBによ
って自動的に検出され、ユーザが介入することなく、ソ
フトウェアによって、その装置が、即時に利用できるよ
うに自動的に構成される。
【0003】図1は、USB/PC相互接続における以
前のデータ転送構成を示す概略図である。USB装置1
2は、キーボード、マウス、CCDカメラのようなビデ
オ装置、または、USB15を介してPC14と接続可
能な他の任意の周辺情報処理装置とすることが可能であ
る。フレーム・メモリ16は、一般に、USB12に相
互接続されて、そこからデータを受信し、一時的に記憶
する。フレーム・メモリ16は、例えば、先入れ先出し
メモリ(FIFO)とすることが可能である。主制御装
置(MCU)18または中央演算処理装置は、USB装
置12、フレーム・メモリ16、及び、USB15に接
続されて、その動作を制御する。ランダム・アクセス・
メモリRAM20及びプログラム・メモリ22がMCU
相互接続される可能性もある。RAM20及びプログラ
ム・メモリ22は、後述のように、データ圧縮に利用す
ることも可能である。USB15には、直列インターフ
ェイス・エンジン(SIE)15aが含まれている。S
IE15aは、USB装置12によって最初に生じたデ
ータをPC14に転送する。
前のデータ転送構成を示す概略図である。USB装置1
2は、キーボード、マウス、CCDカメラのようなビデ
オ装置、または、USB15を介してPC14と接続可
能な他の任意の周辺情報処理装置とすることが可能であ
る。フレーム・メモリ16は、一般に、USB12に相
互接続されて、そこからデータを受信し、一時的に記憶
する。フレーム・メモリ16は、例えば、先入れ先出し
メモリ(FIFO)とすることが可能である。主制御装
置(MCU)18または中央演算処理装置は、USB装
置12、フレーム・メモリ16、及び、USB15に接
続されて、その動作を制御する。ランダム・アクセス・
メモリRAM20及びプログラム・メモリ22がMCU
相互接続される可能性もある。RAM20及びプログラ
ム・メモリ22は、後述のように、データ圧縮に利用す
ることも可能である。USB15には、直列インターフ
ェイス・エンジン(SIE)15aが含まれている。S
IE15aは、USB装置12によって最初に生じたデ
ータをPC14に転送する。
【0004】USB装置12からデータを捕捉し、PC
14に転送するため、MCU18は、USB装置12を
制御して、データを捕捉させる。次に、USB装置12
は、データをフレーム・メモリ16に転送する。次に、
MCU18は、フレーム・メモリ16からデータを受け
取り、PC14への転送のため、SIE15aに転送す
る。図2に示すように、SIE15aには、フリップ・
フロップ22、USBクロック24、及び、電子処理装
置23が含まれている。USBデータは、フリップフロ
ップ22の入力TX及び出力D+を介してラッチ処理を
施されて、電子処理装置23に送られ、USBプロトコ
ル処理を受けて、PC14に転送される。USBクロッ
ク24は、データにラッチ処理を施して、電子処理装置
23に送るための速度を設定する。
14に転送するため、MCU18は、USB装置12を
制御して、データを捕捉させる。次に、USB装置12
は、データをフレーム・メモリ16に転送する。次に、
MCU18は、フレーム・メモリ16からデータを受け
取り、PC14への転送のため、SIE15aに転送す
る。図2に示すように、SIE15aには、フリップ・
フロップ22、USBクロック24、及び、電子処理装
置23が含まれている。USBデータは、フリップフロ
ップ22の入力TX及び出力D+を介してラッチ処理を
施されて、電子処理装置23に送られ、USBプロトコ
ル処理を受けて、PC14に転送される。USBクロッ
ク24は、データにラッチ処理を施して、電子処理装置
23に送るための速度を設定する。
【0005】USBクロックは、約1.5MHzの
「低」速または約12MHzの「高」速で動作可能であ
る。USBクロック24の動作速度は、USB装置12
の特性によって決定される。例えば、一般的なキーボー
ドまたはマウスは、1.5MHzで動作させるのが望ま
しいが、一般的なビデオ装置は、12MHzで動作させ
るのが望ましい。図1に示すデータ転送構成の場合、各
USBクロック・サイクル毎に、データがフリップ・フ
ロップ22のTX入力から読み取られ、フリップ・フロ
ップ22のD+出力に転送される。電子処理装置23
は、D+出力からデータを読み取り、最終的に、データ
はPC14に転送される。図3は、それぞれ、D+、T
X、及び、USB CLKにおける信号32、34、及
び、36を示すタイミング図である。
「低」速または約12MHzの「高」速で動作可能であ
る。USBクロック24の動作速度は、USB装置12
の特性によって決定される。例えば、一般的なキーボー
ドまたはマウスは、1.5MHzで動作させるのが望ま
しいが、一般的なビデオ装置は、12MHzで動作させ
るのが望ましい。図1に示すデータ転送構成の場合、各
USBクロック・サイクル毎に、データがフリップ・フ
ロップ22のTX入力から読み取られ、フリップ・フロ
ップ22のD+出力に転送される。電子処理装置23
は、D+出力からデータを読み取り、最終的に、データ
はPC14に転送される。図3は、それぞれ、D+、T
X、及び、USB CLKにおける信号32、34、及
び、36を示すタイミング図である。
【0006】電子処理装置23によって実施されるタス
クの1つは、USBデータを「フレーム」内に配置する
ことである。図3に示すように、USBプロトコルによ
れば、フレーム30は、データがUSB15からPC1
4に転送される1ミリ秒(ms)の間隔である。しか
し、やはり、USBプロトコルによれば、各フレーム
は、通常、最大1023バイトのデータを含むことが可
能である。USB装置20が、フレーム毎に1023バ
イトのデータを転送する場合、フレームの残りは、通
常、データ転送には用いられない。従って、矢印31で
示すように、12MHzで動作する場合、フレームの約
0.7msがデータ転送に利用されるが、残りの0.3
msは利用されない。
クの1つは、USBデータを「フレーム」内に配置する
ことである。図3に示すように、USBプロトコルによ
れば、フレーム30は、データがUSB15からPC1
4に転送される1ミリ秒(ms)の間隔である。しか
し、やはり、USBプロトコルによれば、各フレーム
は、通常、最大1023バイトのデータを含むことが可
能である。USB装置20が、フレーム毎に1023バ
イトのデータを転送する場合、フレームの残りは、通
常、データ転送には用いられない。従って、矢印31で
示すように、12MHzで動作する場合、フレームの約
0.7msがデータ転送に利用されるが、残りの0.3
msは利用されない。
【0007】周辺装置からのデータは、その装置が取り
付けられているPCに比較的迅速に転送するのが望まし
い場合が多い。多くの場合、データの分解能を犠牲にし
ても、比較的高伝送速度とすることが望ましい。すなわ
ち、データ収集において速度を速めるため、ある程度デ
ータを廃棄して、転送されるデータを圧縮するのが望ま
しい場合もあり得る。これは、例えば、周辺装置からビ
デオまたは音声データを収集する場合である。これらの
タイプの信号では、比較的少ないデータ、または、分解
能の低下したデータよりも、比較的低い伝送速度の方
が、最終的な音質または画質に対して大きい影響を及ぼ
す可能性が高い。
付けられているPCに比較的迅速に転送するのが望まし
い場合が多い。多くの場合、データの分解能を犠牲にし
ても、比較的高伝送速度とすることが望ましい。すなわ
ち、データ収集において速度を速めるため、ある程度デ
ータを廃棄して、転送されるデータを圧縮するのが望ま
しい場合もあり得る。これは、例えば、周辺装置からビ
デオまたは音声データを収集する場合である。これらの
タイプの信号では、比較的少ないデータ、または、分解
能の低下したデータよりも、比較的低い伝送速度の方
が、最終的な音質または画質に対して大きい影響を及ぼ
す可能性が高い。
【0008】従って、USB装置12からのデータに圧
縮を施してから、PC14に経路指定するのが望ましい
可能性がある。図1に示す従来のデータ転送回路の場
合、データ圧縮は、RAM20と、プログラム・メモリ
22に記憶されたソフトウェアとを利用して実施され
る。USB装置12から受信したデータは、MCU18
によってRAM20に転送することが可能である。次
に、プログラム・メモリ22に記憶された圧縮プログラ
ムは、RAM20に記憶されたデータを圧縮する働きを
することが可能であり、MCU18は、さらに、圧縮デ
ータをUSB15に転送することが可能である。一般
に、圧縮プログラムは、RAM20に納められたデータ
からUSB装置データの一部を除去する働きをする。従
って、PC14に転送されるデータが少なくなるので、
より迅速に転送することが可能になり、PC14に転送
されるサウンドまたは画像の質向上(音質又は画質の向
上)が促進される。
縮を施してから、PC14に経路指定するのが望ましい
可能性がある。図1に示す従来のデータ転送回路の場
合、データ圧縮は、RAM20と、プログラム・メモリ
22に記憶されたソフトウェアとを利用して実施され
る。USB装置12から受信したデータは、MCU18
によってRAM20に転送することが可能である。次
に、プログラム・メモリ22に記憶された圧縮プログラ
ムは、RAM20に記憶されたデータを圧縮する働きを
することが可能であり、MCU18は、さらに、圧縮デ
ータをUSB15に転送することが可能である。一般
に、圧縮プログラムは、RAM20に納められたデータ
からUSB装置データの一部を除去する働きをする。従
って、PC14に転送されるデータが少なくなるので、
より迅速に転送することが可能になり、PC14に転送
されるサウンドまたは画像の質向上(音質又は画質の向
上)が促進される。
【0009】しかし、図1に示すデータ転送システムの
利用にはいくつかの欠点が存在する。第1に、USB装
置12からのデータは、圧縮されていなくても、USB
15に送る前に、MCU18によって経路指定されなけ
ればならない。この結果、伝送時間が比較的遅くなる可
能性がある。上述のように、USB装置が音声信号また
はビデオ信号を発生する場合、比較的速い伝送時間が有
利になる可能性がある。さらに、SIEにデータを送る
前に、ソフトウェアを利用して、データを圧縮すると、
追加処理時間が必要になる。
利用にはいくつかの欠点が存在する。第1に、USB装
置12からのデータは、圧縮されていなくても、USB
15に送る前に、MCU18によって経路指定されなけ
ればならない。この結果、伝送時間が比較的遅くなる可
能性がある。上述のように、USB装置が音声信号また
はビデオ信号を発生する場合、比較的速い伝送時間が有
利になる可能性がある。さらに、SIEにデータを送る
前に、ソフトウェアを利用して、データを圧縮すると、
追加処理時間が必要になる。
【0010】
【発明が解決しようとする課題】本発明の目的は、US
Bを介した周辺コンピュータ装置からPCへのデータ伝
送及びデータ圧縮の改善をもたらすことにある。本発明
のもう1つの目的は、比較的速い伝送速度が容易に得ら
れるようにすべく、処理時間を追加することなく、デー
タ圧縮を完了できるようにすることにある。
Bを介した周辺コンピュータ装置からPCへのデータ伝
送及びデータ圧縮の改善をもたらすことにある。本発明
のもう1つの目的は、比較的速い伝送速度が容易に得ら
れるようにすべく、処理時間を追加することなく、デー
タ圧縮を完了できるようにすることにある。
【0011】
【課題を解決するための手段】本発明は、USB装置か
らコンピュータへのデータ伝送及びデータ圧縮を行うた
めのハードウェアによる方法及び装置を提供するもので
ある。このデータ伝送方法では、データが、USB装置
のデータ出力からUSBの直列インターフェイス・エン
ジンに直接伝送される。かかる構成によれば、好都合な
ことに、USB装置からコンピュータに比較的迅速にデ
ータを転送することが可能になる。本発明によるデータ
圧縮法及び装置によれば、オーバヘッド処理時間を追加
することなく、データ圧縮が実現可能となる。従って、
データ圧縮によって得られるデータ転送速度が、追加処
理時間のために犠牲にされずにすむ。
らコンピュータへのデータ伝送及びデータ圧縮を行うた
めのハードウェアによる方法及び装置を提供するもので
ある。このデータ伝送方法では、データが、USB装置
のデータ出力からUSBの直列インターフェイス・エン
ジンに直接伝送される。かかる構成によれば、好都合な
ことに、USB装置からコンピュータに比較的迅速にデ
ータを転送することが可能になる。本発明によるデータ
圧縮法及び装置によれば、オーバヘッド処理時間を追加
することなく、データ圧縮が実現可能となる。従って、
データ圧縮によって得られるデータ転送速度が、追加処
理時間のために犠牲にされずにすむ。
【0012】本発明は、ユニバーサル・シリアル・バス
(USB)を介して、第1の情報処理装置から第2の情
報処理装置にデータを転送するための装置を含むもので
あり、この装置には、第2の情報処理装置に接続された
直列インターフェイス・エンジン(SIE)が含まれて
いる。SIEは、第1の情報処理装置から第2の情報処
理装置にデータを転送するためのものである。所定のク
ロック速度でデータを出力するデータ出力が、第1の情
報処理装置と相互接続されている。ラッチは、SIEに
接続され、データ出力に直接接続されている。ラッチ
は、所定のクロック周波数で、第1の情報処理装置のデ
ータ出力から転送されるデータを読み取り、SIEに送
り込むためのものである。少なくとも1つのクロック発
生器によって、ラッチが駆動され、データが、第1の情
報処理装置のデータ出力からSIEに直接転送されるこ
とになる。
(USB)を介して、第1の情報処理装置から第2の情
報処理装置にデータを転送するための装置を含むもので
あり、この装置には、第2の情報処理装置に接続された
直列インターフェイス・エンジン(SIE)が含まれて
いる。SIEは、第1の情報処理装置から第2の情報処
理装置にデータを転送するためのものである。所定のク
ロック速度でデータを出力するデータ出力が、第1の情
報処理装置と相互接続されている。ラッチは、SIEに
接続され、データ出力に直接接続されている。ラッチ
は、所定のクロック周波数で、第1の情報処理装置のデ
ータ出力から転送されるデータを読み取り、SIEに送
り込むためのものである。少なくとも1つのクロック発
生器によって、ラッチが駆動され、データが、第1の情
報処理装置のデータ出力からSIEに直接転送されるこ
とになる。
【0013】最初に、主制御装置(MCU)または中央
演算処理装置(CPU)にデータを通すことなく、デー
タ出力からSIEにデータを直接転送することによっ
て、USB装置とコンピュータ間において、比較的迅速
なデータ転送が促進される。この結果、好都合なことに
は、USB装置からコンピュータに比較的質の高い信号
を伝送することが可能になる。
演算処理装置(CPU)にデータを通すことなく、デー
タ出力からSIEにデータを直接転送することによっ
て、USB装置とコンピュータ間において、比較的迅速
なデータ転送が促進される。この結果、好都合なことに
は、USB装置からコンピュータに比較的質の高い信号
を伝送することが可能になる。
【0014】本発明のもう1つの態様には、USBを介
して、コンピュータ周辺装置のような第1の情報処理装
置からコンピュータのような第2の情報処理装置に転送
されるデータを圧縮するための装置が含まれている。こ
の装置には、第2の情報処理装置に接続されて、第1の
情報処理装置から第2の情報処理装置にデータを転送す
るための直列インターフェイス・エンジン(SIE)が
含まれている。この装置には、SIEに相互接続され
て、第1の情報処理装置からのデータを記憶し、SIE
に転送するための先入れ先出しメモリ(FIFO)も含
まれている。FIFOには、所定のクロック周波数でデ
ータを出力するためのデータ出力が含まれている。ラッ
チは、SIE及びFIFOに相互接続されて、所定のク
ロック周波数で、FIFOから転送されるデータを読み
取り、SIEに送り込む。第1のクロック発生器は、第
1の周波数でラッチを駆動し、第2のクロック発生器
は、第1の周波数より高い第2の周波数でFIFOのデ
ータ出力を少なくとも間欠的に駆動する。FIFOの出
力が、第2の周波数で駆動される場合、データは、ラッ
チによる読み取りより速い速度でFIFOから転送され
る。
して、コンピュータ周辺装置のような第1の情報処理装
置からコンピュータのような第2の情報処理装置に転送
されるデータを圧縮するための装置が含まれている。こ
の装置には、第2の情報処理装置に接続されて、第1の
情報処理装置から第2の情報処理装置にデータを転送す
るための直列インターフェイス・エンジン(SIE)が
含まれている。この装置には、SIEに相互接続され
て、第1の情報処理装置からのデータを記憶し、SIE
に転送するための先入れ先出しメモリ(FIFO)も含
まれている。FIFOには、所定のクロック周波数でデ
ータを出力するためのデータ出力が含まれている。ラッ
チは、SIE及びFIFOに相互接続されて、所定のク
ロック周波数で、FIFOから転送されるデータを読み
取り、SIEに送り込む。第1のクロック発生器は、第
1の周波数でラッチを駆動し、第2のクロック発生器
は、第1の周波数より高い第2の周波数でFIFOのデ
ータ出力を少なくとも間欠的に駆動する。FIFOの出
力が、第2の周波数で駆動される場合、データは、ラッ
チによる読み取りより速い速度でFIFOから転送され
る。
【0015】本発明のもう1つの態様では、FIFOの
出力は、第2の周波数で間欠的にのみ駆動される。さら
に、FIFOとラッチの間には、バッファが配置されて
いる。バッファは、FIFOの出力が第2の周波数で駆
動される時間期間中における、FIFOからラッチへの
データ伝送を阻止する。こうして、いかなる速度が所望
されようと、FIFOからのデータをダンプし、ラッチ
処理でSIEに送り込まれないようにすることが可能に
なる。
出力は、第2の周波数で間欠的にのみ駆動される。さら
に、FIFOとラッチの間には、バッファが配置されて
いる。バッファは、FIFOの出力が第2の周波数で駆
動される時間期間中における、FIFOからラッチへの
データ伝送を阻止する。こうして、いかなる速度が所望
されようと、FIFOからのデータをダンプし、ラッチ
処理でSIEに送り込まれないようにすることが可能に
なる。
【0016】本発明のさらにもう1つの態様では、US
Bを介して、第1の情報処理装置から第2の情報処理装
置に転送されるデータを圧縮する方法には、第1の情報
処理装置によって生じたデータを読み取り出力を備える
FIFOに一時的に記憶することが含まれる。データの
部分が、FIFOの読み取り出力からSIEのラッチ入
力に読み取られる。SIEは、第2の情報処理装置にデ
ータを転送するためのものである。ラッチ入力は、第1
のクロック周波数で駆動され、FIFOのデータ出力
は、第1のクロック周波数とは少なくとも間欠的に異な
る第2のクロック周波数で駆動される。
Bを介して、第1の情報処理装置から第2の情報処理装
置に転送されるデータを圧縮する方法には、第1の情報
処理装置によって生じたデータを読み取り出力を備える
FIFOに一時的に記憶することが含まれる。データの
部分が、FIFOの読み取り出力からSIEのラッチ入
力に読み取られる。SIEは、第2の情報処理装置にデ
ータを転送するためのものである。ラッチ入力は、第1
のクロック周波数で駆動され、FIFOのデータ出力
は、第1のクロック周波数とは少なくとも間欠的に異な
る第2のクロック周波数で駆動される。
【0017】FIFOの出力がラッチ入力よりも高い周
波数で駆動される場合、FIFOに記憶されたデータの
一部に損失が生じ、FIFOからSIEに転送されるデ
ータの総量が、第1の情報処理装置によって生成され、
FIFOに記憶されたデータ量より少なくなる。例え
ば、FIFOの出力がラッチの2倍の周波数で駆動され
る場合、FIFOに記憶されたデータの半分だけしかS
IEに読み取られない。このため、FIFOからSIE
に転送されるデータの総量が減少し、これによって、好
都合なことには、さらに、USBデータの転送に必要な
時間の総量が短縮される。これは、処理のオーバヘッド
のために時間短縮を犠牲にすることなく実施可能であ
る。
波数で駆動される場合、FIFOに記憶されたデータの
一部に損失が生じ、FIFOからSIEに転送されるデ
ータの総量が、第1の情報処理装置によって生成され、
FIFOに記憶されたデータ量より少なくなる。例え
ば、FIFOの出力がラッチの2倍の周波数で駆動され
る場合、FIFOに記憶されたデータの半分だけしかS
IEに読み取られない。このため、FIFOからSIE
に転送されるデータの総量が減少し、これによって、好
都合なことには、さらに、USBデータの転送に必要な
時間の総量が短縮される。これは、処理のオーバヘッド
のために時間短縮を犠牲にすることなく実施可能であ
る。
【0018】
【発明の実施の形態】以下の説明に関して、本発明を不
必要に曖昧にしないようにするため、周知のシステム
が、概略図またはブロック図で示されている。
必要に曖昧にしないようにするため、周知のシステム
が、概略図またはブロック図で示されている。
【0019】本発明によれば、最初に主制御装置(MC
U)または中央演算処理装置(CPU)を介してUSB
データの経路指定をすることなく、USB周辺コンピュ
ータ装置から、USBデータの書式化を行って、PCに
転送する直列インターフェイス・エンジン(SIE)に
直接データを伝送するための方法及び装置が得られる。
本発明によれば、USB装置によって生じたデータを一
時的に記憶することが可能なフレーム・メモリが、デー
タ・ラインを介してSIEに直接接続される。フレーム
・メモリは、SIEに接続されているフリップ・フロッ
プに接続され、SIEを介してUSBデータのラッチ処
理が施されるのが望ましい。USBデータを一時記憶し
ているフレーム・メモリをSIEに直接接続することに
よって、USB周辺装置からPCへのUSBデータの転
送を比較的迅速に実施することが可能になる。好都合な
ことに、この結果、PCにおいて比較的質の高いUSB
信号を受信することが可能になる。
U)または中央演算処理装置(CPU)を介してUSB
データの経路指定をすることなく、USB周辺コンピュ
ータ装置から、USBデータの書式化を行って、PCに
転送する直列インターフェイス・エンジン(SIE)に
直接データを伝送するための方法及び装置が得られる。
本発明によれば、USB装置によって生じたデータを一
時的に記憶することが可能なフレーム・メモリが、デー
タ・ラインを介してSIEに直接接続される。フレーム
・メモリは、SIEに接続されているフリップ・フロッ
プに接続され、SIEを介してUSBデータのラッチ処
理が施されるのが望ましい。USBデータを一時記憶し
ているフレーム・メモリをSIEに直接接続することに
よって、USB周辺装置からPCへのUSBデータの転
送を比較的迅速に実施することが可能になる。好都合な
ことに、この結果、PCにおいて比較的質の高いUSB
信号を受信することが可能になる。
【0020】図4は、本発明に従ってUSB周辺装置に
おいてデータを圧縮するための方法及び装置を示す概略
図である。図4には、USB装置312によって生じた
データを一時的に記憶するためのフレーム・メモリを含
むユニバーサル・シリアル・バス(USB)が示されて
いる。図4に示す実施態様の場合、フレーム・メモリ
は、先入れ先出しメモリ(FIFO)318であるが、
USB周辺装置によって生じたデータを一時的に記憶す
る他の任意の装置とすることも可能である。USB装置
312には、FIFO318からPC314にデータを
転送するための直列インターフェイス・エンジン(SI
E)320も含まれている。USB装置312は、US
Bを介して、パーソナル・コンピュータ(PC)314
のような第2の情報処理装置にデータを転送することが
可能な任意の情報処理装置とすることが可能である。U
SB装置312は、ビデオ装置またはオーディオ装置の
ような高速USB装置であることが望ましい。SIE3
20には、フリップ・フロップ322、USBクロック
324、及び、追加電子処理装置323が含まれている
のが望ましい。
おいてデータを圧縮するための方法及び装置を示す概略
図である。図4には、USB装置312によって生じた
データを一時的に記憶するためのフレーム・メモリを含
むユニバーサル・シリアル・バス(USB)が示されて
いる。図4に示す実施態様の場合、フレーム・メモリ
は、先入れ先出しメモリ(FIFO)318であるが、
USB周辺装置によって生じたデータを一時的に記憶す
る他の任意の装置とすることも可能である。USB装置
312には、FIFO318からPC314にデータを
転送するための直列インターフェイス・エンジン(SI
E)320も含まれている。USB装置312は、US
Bを介して、パーソナル・コンピュータ(PC)314
のような第2の情報処理装置にデータを転送することが
可能な任意の情報処理装置とすることが可能である。U
SB装置312は、ビデオ装置またはオーディオ装置の
ような高速USB装置であることが望ましい。SIE3
20には、フリップ・フロップ322、USBクロック
324、及び、追加電子処理装置323が含まれている
のが望ましい。
【0021】FIFO318は、USB駆動装置によっ
て生じるデータを一時的に記憶するためのものであり、
USB装置312がFIFO318にデータを入力する
のに用いるデータ入力ライン326を含んでいる。FI
FO318には、データ・ライン334に接続されたデ
ータ出力DOと、ライン330に接続されたクロック入
力RCLKも含まれている。クロック入力RCLKのク
ロック信号によって、データ出力DOにデータを送り出
す速度が調整される。クロック入力RCLKにおける各
クロックサイクル毎に、1バイトのデータが出力DOに
送り出されるのが望ましい。
て生じるデータを一時的に記憶するためのものであり、
USB装置312がFIFO318にデータを入力する
のに用いるデータ入力ライン326を含んでいる。FI
FO318には、データ・ライン334に接続されたデ
ータ出力DOと、ライン330に接続されたクロック入
力RCLKも含まれている。クロック入力RCLKのク
ロック信号によって、データ出力DOにデータを送り出
す速度が調整される。クロック入力RCLKにおける各
クロックサイクル毎に、1バイトのデータが出力DOに
送り出されるのが望ましい。
【0022】フリップ・フロップ322には、データ入
力TX、データ出力D+、及び、クロック信号入力CL
Kが含まれている。図5は、FIFO318からSIE
318のフリップ・フロップ322へのデータ転送の、
矢印330で示された、1ms間隔のタイミングを示す
タイミング図である。USBクロックは、フリップ・フ
ロップ322のCLK入力とFIFO318のRCLK
入力の両方を駆動する。従って、USB CLK信号3
35とRCLK CLK信号336によって示されるよ
うに、FIFO328のRCLK入力とフリップ・フロ
ップ320のCLK入力が同じ速度で駆動される。さら
に、出力DOは、SIE320の入力T Xに直接接続さ
れるのが望ましい。従って、図5のTX信号334とR
CLK CLK信号336によって示されるように、R
CLK CLK信号336の各立ち上がりエッジ毎に、
データが、出力DOから入力TXに転送される。D+信
号332によって示されるように、FIFO318の入
力TXのデータは、ラッチ処理を施され、USBクロッ
ク信号335の各立ち上がりエッジ毎に、データ出力D
+に送られる。出力D+のデータが、電子処理装置32
3によって読み取られる。
力TX、データ出力D+、及び、クロック信号入力CL
Kが含まれている。図5は、FIFO318からSIE
318のフリップ・フロップ322へのデータ転送の、
矢印330で示された、1ms間隔のタイミングを示す
タイミング図である。USBクロックは、フリップ・フ
ロップ322のCLK入力とFIFO318のRCLK
入力の両方を駆動する。従って、USB CLK信号3
35とRCLK CLK信号336によって示されるよ
うに、FIFO328のRCLK入力とフリップ・フロ
ップ320のCLK入力が同じ速度で駆動される。さら
に、出力DOは、SIE320の入力T Xに直接接続さ
れるのが望ましい。従って、図5のTX信号334とR
CLK CLK信号336によって示されるように、R
CLK CLK信号336の各立ち上がりエッジ毎に、
データが、出力DOから入力TXに転送される。D+信
号332によって示されるように、FIFO318の入
力TXのデータは、ラッチ処理を施され、USBクロッ
ク信号335の各立ち上がりエッジ毎に、データ出力D
+に送られる。出力D+のデータが、電子処理装置32
3によって読み取られる。
【0023】機能の中でも特に、電子処理装置323
は、出力D+からのデータを1msのフレーム内に納め
て、その1msのフレームをPC314または他の情報
処理装置に伝送する。電子処理装置323の機能及びコ
ンポーネントは、当該技術者には周知のところである。
従来の技術のセクションで述べたように、データ転送に
利用されるのは、1msのフレームの一部だけである。
従って、図5に矢印331で示されているように、単一
フレームの約0.7msがデータ転送に利用され、残り
の0.3msはデータ転送に用いられない。従って、U
SB CLK信号335及びRCLK CLK信号33
6によって示されるように、PC14へのデータ転送が
行われていない各フレームの0.3msの時間期間中、
USBクロック324は信号を発生しないことが望まし
い。また、他の時間期間を利用して、データをスキップ
できるようにすることも企図されている。例えば、0.
7msより短い時間期間がデータ転送に用いられ、それ
より長い時間期間がデータ転送に用いられないのも、本
発明の範囲内である。データ転送に用いられない期間
は、間欠的に、1msの全期間もの長さにすることが可
能である。従って、この時間量まで、データをスキップ
することが可能である。
は、出力D+からのデータを1msのフレーム内に納め
て、その1msのフレームをPC314または他の情報
処理装置に伝送する。電子処理装置323の機能及びコ
ンポーネントは、当該技術者には周知のところである。
従来の技術のセクションで述べたように、データ転送に
利用されるのは、1msのフレームの一部だけである。
従って、図5に矢印331で示されているように、単一
フレームの約0.7msがデータ転送に利用され、残り
の0.3msはデータ転送に用いられない。従って、U
SB CLK信号335及びRCLK CLK信号33
6によって示されるように、PC14へのデータ転送が
行われていない各フレームの0.3msの時間期間中、
USBクロック324は信号を発生しないことが望まし
い。また、他の時間期間を利用して、データをスキップ
できるようにすることも企図されている。例えば、0.
7msより短い時間期間がデータ転送に用いられ、それ
より長い時間期間がデータ転送に用いられないのも、本
発明の範囲内である。データ転送に用いられない期間
は、間欠的に、1msの全期間もの長さにすることが可
能である。従って、この時間量まで、データをスキップ
することが可能である。
【0024】0.7msより短いデータ転送期間を利用
すると、情報データ・パケットのサイズを1023バイ
ト未満にすることが可能になる。例えば、データ・パケ
ット・サイズを64バイトにすることが可能である。こ
れによって、1msのフレーム期間内に多くのより小さ
いデータ転送パケットを納めることが可能になる。これ
によって、さらに、1msのフレーム期間内に複数のよ
り短い期間のスキップ・データを納めることも可能にな
る。すなわち、1msのフレーム期間内における複数デ
ータ転送期間の間に、複数のデータスキップ期間を設け
ることが可能である。さらに、これら複数のデータ・ス
キップ期間及びデータ転送期間は、0.5ms、0.1
ms、または、1msまでの他の任意の期間とすること
が可能である。
すると、情報データ・パケットのサイズを1023バイ
ト未満にすることが可能になる。例えば、データ・パケ
ット・サイズを64バイトにすることが可能である。こ
れによって、1msのフレーム期間内に多くのより小さ
いデータ転送パケットを納めることが可能になる。これ
によって、さらに、1msのフレーム期間内に複数のよ
り短い期間のスキップ・データを納めることも可能にな
る。すなわち、1msのフレーム期間内における複数デ
ータ転送期間の間に、複数のデータスキップ期間を設け
ることが可能である。さらに、これら複数のデータ・ス
キップ期間及びデータ転送期間は、0.5ms、0.1
ms、または、1msまでの他の任意の期間とすること
が可能である。
【0025】さらに、従来の技術セクションにおいて既
述のように、USBクロックは、一般に、1.5MHz
または12MHzで動作するが、200MHz以上まで
を含む他の任意の周波数でUSBクロックを動作させる
のは、本発明の範囲内である。
述のように、USBクロックは、一般に、1.5MHz
または12MHzで動作するが、200MHz以上まで
を含む他の任意の周波数でUSBクロックを動作させる
のは、本発明の範囲内である。
【0026】上述のように、本発明のUSBデータ転送
方法及び装置では、最初に、MCUにデータを通すこと
なく、USB装置312から生じたデータが一時的に記
憶されているFIFO318からSIE320に直接デ
ータを転送する。MCUにデータを通す必要をなくすこ
とによって、USB装置312からSIE320に、そ
して、最終的にはPC314に、USB装置をより迅速
に転送することが可能になる。従来の技術セクションに
おいて既述のように、ビデオ信号または音声信号発生周
辺装置からのデータ転送が遅くなると、PC314にお
いて再生される信号の質が低下する可能性がある。従っ
て、本発明の比較的迅速なデータ転送方法及び装置によ
れば、とりわけ、転送されるデータがビデオ信号または
音声信号から構成される場合、PC314において再生
されるデータ信号の質の向上を容易にすることができる
という効果を奏効する。
方法及び装置では、最初に、MCUにデータを通すこと
なく、USB装置312から生じたデータが一時的に記
憶されているFIFO318からSIE320に直接デ
ータを転送する。MCUにデータを通す必要をなくすこ
とによって、USB装置312からSIE320に、そ
して、最終的にはPC314に、USB装置をより迅速
に転送することが可能になる。従来の技術セクションに
おいて既述のように、ビデオ信号または音声信号発生周
辺装置からのデータ転送が遅くなると、PC314にお
いて再生される信号の質が低下する可能性がある。従っ
て、本発明の比較的迅速なデータ転送方法及び装置によ
れば、とりわけ、転送されるデータがビデオ信号または
音声信号から構成される場合、PC314において再生
されるデータ信号の質の向上を容易にすることができる
という効果を奏効する。
【0027】図6には、USBによってUSB装置から
PCにデータを転送するためのUSB装置の第2の実施
態様が示されている。図6には、FIFO118及びS
IE120を含むUSB装置112が示されている。F
IFO118及びSIE120は、それぞれ、図4に示
すFIFO318及び320とほぼ同じであることが望
ましい。FIFO118は、USB周辺装置112によ
って生じたデータを一時的に記憶するためのものであ
り、SIE120は、FIFO118に一時的に記憶さ
れたデータをPC(不図示)に転送するためのものであ
る。
PCにデータを転送するためのUSB装置の第2の実施
態様が示されている。図6には、FIFO118及びS
IE120を含むUSB装置112が示されている。F
IFO118及びSIE120は、それぞれ、図4に示
すFIFO318及び320とほぼ同じであることが望
ましい。FIFO118は、USB周辺装置112によ
って生じたデータを一時的に記憶するためのものであ
り、SIE120は、FIFO118に一時的に記憶さ
れたデータをPC(不図示)に転送するためのものであ
る。
【0028】さらに、USB装置112において、フリ
ップ・フロップ122及びFIFO118は、異なるク
ロック速度で調整可能である。図6に示す実施態様の場
合、USBクロック124とFIFO118のRCLK
入力を相互接続するライン130には、周波数逓倍回路
132が含まれている。周波数逓倍回路132は、US
Bクロック124の速度を2倍するのが望ましい。こう
して、FIFO118は、フリップ・フロップ122の
2倍の周波数で調整される。USB装置312として、
USB装置112は、高速USB装置が望ましい。従っ
て、図示の実施態様の場合、USBクロックは、周波数
が約12MHzであり、FIFO118は、約24MH
zの周波数で動作する。しかし、上述のように、200
MHz以上までの他の任意の周波数でUSBクロックを
動作させることも企図されている。従って、FIFO1
18は、24MHzを超える周波数で動作可能であるこ
とも望ましい。
ップ・フロップ122及びFIFO118は、異なるク
ロック速度で調整可能である。図6に示す実施態様の場
合、USBクロック124とFIFO118のRCLK
入力を相互接続するライン130には、周波数逓倍回路
132が含まれている。周波数逓倍回路132は、US
Bクロック124の速度を2倍するのが望ましい。こう
して、FIFO118は、フリップ・フロップ122の
2倍の周波数で調整される。USB装置312として、
USB装置112は、高速USB装置が望ましい。従っ
て、図示の実施態様の場合、USBクロックは、周波数
が約12MHzであり、FIFO118は、約24MH
zの周波数で動作する。しかし、上述のように、200
MHz以上までの他の任意の周波数でUSBクロックを
動作させることも企図されている。従って、FIFO1
18は、24MHzを超える周波数で動作可能であるこ
とも望ましい。
【0029】データは、データ・ライン126を介し
て、任意の速度でFIFO118に送り込むことが可能
であるが、RCLKのクロック速度を超える速度、すな
わち、約24MHzを超える速度で送り込まれるのが望
ましい。従って、RCLKが、約24MHzの場合、U
SBデータは、24MHzを超える速度でFIFO11
8に送り込まれるのが望ましく、FIFO118は、U
SBデータを一時的に記憶することになる。
て、任意の速度でFIFO118に送り込むことが可能
であるが、RCLKのクロック速度を超える速度、すな
わち、約24MHzを超える速度で送り込まれるのが望
ましい。従って、RCLKが、約24MHzの場合、U
SBデータは、24MHzを超える速度でFIFO11
8に送り込まれるのが望ましく、FIFO118は、U
SBデータを一時的に記憶することになる。
【0030】図6では、FIFO118に記憶されたデ
ータのバイト150が、FIFO118を表したボック
ス内の水平セグメントとして表されている。図7は、F
IFO118からSIE120のフリップ・フロップ1
22への1ms間隔のデータ転送のタイミングを示すタ
イミング図である。RCLK信号140の各クロック・
サイクルによって、FIFO118に記憶されたデータ
のバイト150が出力DOに送り出される。CLK信号
142の各クロック・サイクル毎に、フリップ・フロッ
プ122の入力TXによって出力DOのデータにラッチ
処理が施され、フリップ・フロップの出力D+に送り出
される。図7には、TX信号144及びD+信号146
も示されている。RCLK信号140の周波数は、CL
K信号142の約2倍になるので、FIFO118は、
フリップ・フロップ122によってラッチ処理される1
バイトのデータ毎に、2バイトのデータを出力DOに送
り出す。従って、FIFO118の出力DOに送り出さ
れるデータのうち、1バイト150おきに、ラッチ処理
を介して出力D+に送り出されないものが生じ、失われ
ることになる。これが、図6に概略表示されており、F
IFO118のデータのうち陰つきバイト150だけ
が、フリップ・フロップ122によってラッチ処理を施
されて、出力D+に送り出され、電子処理装置123に
よって処理されて、PC123に伝送される。従って、
FIFO118に記憶されたデータが、1バイトおき
に、PCまたは他の情報処理装置に最終的に送られるこ
とになるデータから除去される。
ータのバイト150が、FIFO118を表したボック
ス内の水平セグメントとして表されている。図7は、F
IFO118からSIE120のフリップ・フロップ1
22への1ms間隔のデータ転送のタイミングを示すタ
イミング図である。RCLK信号140の各クロック・
サイクルによって、FIFO118に記憶されたデータ
のバイト150が出力DOに送り出される。CLK信号
142の各クロック・サイクル毎に、フリップ・フロッ
プ122の入力TXによって出力DOのデータにラッチ
処理が施され、フリップ・フロップの出力D+に送り出
される。図7には、TX信号144及びD+信号146
も示されている。RCLK信号140の周波数は、CL
K信号142の約2倍になるので、FIFO118は、
フリップ・フロップ122によってラッチ処理される1
バイトのデータ毎に、2バイトのデータを出力DOに送
り出す。従って、FIFO118の出力DOに送り出さ
れるデータのうち、1バイト150おきに、ラッチ処理
を介して出力D+に送り出されないものが生じ、失われ
ることになる。これが、図6に概略表示されており、F
IFO118のデータのうち陰つきバイト150だけ
が、フリップ・フロップ122によってラッチ処理を施
されて、出力D+に送り出され、電子処理装置123に
よって処理されて、PC123に伝送される。従って、
FIFO118に記憶されたデータが、1バイトおき
に、PCまたは他の情報処理装置に最終的に送られるこ
とになるデータから除去される。
【0031】こうした圧縮技法は、データの分解能が、
データの伝送速度よりクリティカルではない状況におい
て利用することが可能である。例えば、USB112
は、ビデオ・カメラまたはビデオ・テープ・プレーヤの
ようなビデオ信号源とすることが可能である。ビデオ信
号の各水平走査線が1バイトの場合、本発明のデータ圧
縮方法及び装置を用いると、ビデオ信号から1つおきに
走査線が除去されることになる。ビデオ信号から1つお
きに走査線を除去しても、おそらく、結果得られるビデ
オ画像にはあまり影響はない。しかし、特に、ビデオ信
号に高速移動オブジェクトが含まれている場合、ビデオ
信号の処理速度が重要になる可能性がある。例えば、比
較的低速処理されたビデオ画像で再生される比較的高速
の移動オブジェクトは、正確に再生されない可能性があ
る。
データの伝送速度よりクリティカルではない状況におい
て利用することが可能である。例えば、USB112
は、ビデオ・カメラまたはビデオ・テープ・プレーヤの
ようなビデオ信号源とすることが可能である。ビデオ信
号の各水平走査線が1バイトの場合、本発明のデータ圧
縮方法及び装置を用いると、ビデオ信号から1つおきに
走査線が除去されることになる。ビデオ信号から1つお
きに走査線を除去しても、おそらく、結果得られるビデ
オ画像にはあまり影響はない。しかし、特に、ビデオ信
号に高速移動オブジェクトが含まれている場合、ビデオ
信号の処理速度が重要になる可能性がある。例えば、比
較的低速処理されたビデオ画像で再生される比較的高速
の移動オブジェクトは、正確に再生されない可能性があ
る。
【0032】FIFO118に記憶されたデータを1バ
イトおきに除去することによって、USB装置112か
らのデータが圧縮され、PCへのデータ転送が、データ
圧縮が行われなかった場合より比較的迅速に実施可能に
なる。さらに、上述の方法でUSB装置112からのデ
ータを圧縮すると、好都合なことに、PCに対するUS
B装置のデータの転送に遅延が追加されずにすむ。
イトおきに除去することによって、USB装置112か
らのデータが圧縮され、PCへのデータ転送が、データ
圧縮が行われなかった場合より比較的迅速に実施可能に
なる。さらに、上述の方法でUSB装置112からのデ
ータを圧縮すると、好都合なことに、PCに対するUS
B装置のデータの転送に遅延が追加されずにすむ。
【0033】図6に示す実施態様の場合、周波数逓倍器
132は、USBクロック124の信号を2倍する。U
SBクロック信号を他の任意の整数倍または非整数倍し
て、USB装置のデータを圧縮することも企図されてい
る。例えば、USBクロック124の信号を4倍して、
FIFO118に記憶されている3バイトおきに1バイ
トだけが、PCによって最終的に受信されるようにする
ことも可能である。また、USBクロック124の信号
を何倍かにするのではなく、別個のクロックを利用して
FIFO118の調整を行うことも企図されている。
132は、USBクロック124の信号を2倍する。U
SBクロック信号を他の任意の整数倍または非整数倍し
て、USB装置のデータを圧縮することも企図されてい
る。例えば、USBクロック124の信号を4倍して、
FIFO118に記憶されている3バイトおきに1バイ
トだけが、PCによって最終的に受信されるようにする
ことも可能である。また、USBクロック124の信号
を何倍かにするのではなく、別個のクロックを利用して
FIFO118の調整を行うことも企図されている。
【0034】図8には、本発明によるUSBデータ圧縮
方法及び装置の第2の実施態様の概略が示されている。
USB装置212は、コンピュータ・キーボード、ビデ
オ・カメラ、録音器、または、他のコンピュータ周辺装
置のような情報処理装置とすることが可能である。US
B装置212には、USB装置のデータを一時的に記憶
するためのFIFO218、FIFO218からのラッ
チ処理して供給されたUSB装置のデータに処理を加
え、PC、または、PC(不図示)とすることが可能な
もう1つの他の情報処理装置に、処理済みのUSB装置
のデータを転送するためのSIEが含まれているのが望
ましい。SIE220には、フリップ・フロップ22
2、USBクロック224、電子処理装置223、高速
クロック250、マルチプレクサ(MUX)252、及
び、プログラム・カウンタ225が含まれているのが望
ましい。USB装置212には、さらに、FIFO21
8をSIE220に相互接続するデータ・ラインである
ライン234にトライステート・バッファ254が含ま
れているのが望ましい。トライステート・バッファ25
4は、MUX252の制御も行う、スイッチ(SW)入
力ライン236によって制御される。FIFO218
は、FIFO118とほぼ同じであり、フリップ・フロ
ップ222は、フリップ・フロップ122とほぼ同じで
ある。
方法及び装置の第2の実施態様の概略が示されている。
USB装置212は、コンピュータ・キーボード、ビデ
オ・カメラ、録音器、または、他のコンピュータ周辺装
置のような情報処理装置とすることが可能である。US
B装置212には、USB装置のデータを一時的に記憶
するためのFIFO218、FIFO218からのラッ
チ処理して供給されたUSB装置のデータに処理を加
え、PC、または、PC(不図示)とすることが可能な
もう1つの他の情報処理装置に、処理済みのUSB装置
のデータを転送するためのSIEが含まれているのが望
ましい。SIE220には、フリップ・フロップ22
2、USBクロック224、電子処理装置223、高速
クロック250、マルチプレクサ(MUX)252、及
び、プログラム・カウンタ225が含まれているのが望
ましい。USB装置212には、さらに、FIFO21
8をSIE220に相互接続するデータ・ラインである
ライン234にトライステート・バッファ254が含ま
れているのが望ましい。トライステート・バッファ25
4は、MUX252の制御も行う、スイッチ(SW)入
力ライン236によって制御される。FIFO218
は、FIFO118とほぼ同じであり、フリップ・フロ
ップ222は、フリップ・フロップ122とほぼ同じで
ある。
【0035】図9は、USB装置212の動作を示すタ
イミング図である。USB装置122からのデータは、
データ・ライン226を介してFIFO218に送り込
まれ、できれば、1バイト・パーセルとして、FIFO
218に記憶される。FIFO218のクロック入力R
CLKにおけるRCLK信号240の各クロック・サイ
クル毎に、1バイトのデータがFIFO218の出力に
送り出される。トライステート・バッファ254に対す
る制御入力は、反転される。従って、SW入力ライン信
号260が低の場合、FIFO出力DOのデータは、ト
ライステート・バッファ254を通って、フリップ・フ
ロップ222の入力TXに送られる。さらに、MUX2
52は、SW入力ライン信号260が低の場合、USB
クロック入力が選択され、USBクロック信号262に
よって、フリップ・フロップ222とFIFO218の
出力DOの両方が調整されるように構成されている。フ
リップ・フロップ222は、入力TXのデータにラッチ
処理を施して、USBクロック信号262の各クロック
・サイクル毎に、フリップ・フロップ222の出力D+
に送り出す。こうして、SW信号260が低の場合、F
IFO218の出力DOに送り出されるUSB装置のデ
ータの各バイトが、ラッチ処理を受けて、フリップ・フ
ロップ222の出力D+に、従って、電子処理装置22
3に送り出される。電子処理装置123とほぼ同じであ
る電子処理装置223は、USB装置のデータに処理を
加えて、フレームにし、PCまたは他の情報処理装置に
伝送する。
イミング図である。USB装置122からのデータは、
データ・ライン226を介してFIFO218に送り込
まれ、できれば、1バイト・パーセルとして、FIFO
218に記憶される。FIFO218のクロック入力R
CLKにおけるRCLK信号240の各クロック・サイ
クル毎に、1バイトのデータがFIFO218の出力に
送り出される。トライステート・バッファ254に対す
る制御入力は、反転される。従って、SW入力ライン信
号260が低の場合、FIFO出力DOのデータは、ト
ライステート・バッファ254を通って、フリップ・フ
ロップ222の入力TXに送られる。さらに、MUX2
52は、SW入力ライン信号260が低の場合、USB
クロック入力が選択され、USBクロック信号262に
よって、フリップ・フロップ222とFIFO218の
出力DOの両方が調整されるように構成されている。フ
リップ・フロップ222は、入力TXのデータにラッチ
処理を施して、USBクロック信号262の各クロック
・サイクル毎に、フリップ・フロップ222の出力D+
に送り出す。こうして、SW信号260が低の場合、F
IFO218の出力DOに送り出されるUSB装置のデ
ータの各バイトが、ラッチ処理を受けて、フリップ・フ
ロップ222の出力D+に、従って、電子処理装置22
3に送り出される。電子処理装置123とほぼ同じであ
る電子処理装置223は、USB装置のデータに処理を
加えて、フレームにし、PCまたは他の情報処理装置に
伝送する。
【0036】しかし、SW入力ライン信号260が高の
場合、USB212のデータ転送回路要素は、異なる働
きをする。第1に、SW入力ライン信号260が高の場
合、トライステート・バッファ254が、出力DOのデ
ータが入力TXに送られるのを阻止する。第2に、MU
X252に対する高速クロック入力が選択され、図9に
示すように、RCLKが高速クロック信号264によっ
て駆動される。従って、FIFO218に記憶されたU
SB装置のデータが、高クロック速度で出力DOに送り
出され、トライステート・バッファによって、フリップ
・フロップ222の入力TXへのデータ転送が阻止され
るので、ダンプされる。
場合、USB212のデータ転送回路要素は、異なる働
きをする。第1に、SW入力ライン信号260が高の場
合、トライステート・バッファ254が、出力DOのデ
ータが入力TXに送られるのを阻止する。第2に、MU
X252に対する高速クロック入力が選択され、図9に
示すように、RCLKが高速クロック信号264によっ
て駆動される。従って、FIFO218に記憶されたU
SB装置のデータが、高クロック速度で出力DOに送り
出され、トライステート・バッファによって、フリップ
・フロップ222の入力TXへのデータ転送が阻止され
るので、ダンプされる。
【0037】従来の技術のセクションにおいて既述のよ
うに、PCへのデータ転送に用いるために利用可能なの
はフレーム268の一部だけである。従って、図9に示
すように、SW信号260は、間欠的に、低になり、次
に、高になることが可能である。すなわち、信号260
は、USBフレーム268のデータ伝送段階266の間
は低になり、USBフレーム268のデータ・スキップ
段階270の間は高になることが可能である。こうし
て、USB装置のデータは、とにかくPCに伝送される
データがない期間中、ダンプすることが可能である。図
8に示すように、SIE220のプラグラマブル・カウ
ンタ225を利用して、SW信号260を発生すること
が可能である。プログラマブル・カウンタ225は、P
Cに転送されるデータがない期間中に高信号を発生し、
データがPCに転送される期間中に低信号を発生するよ
うに構成することが可能である。SW信号260は、他
の任意のやり方で発生することも可能である。高速クロ
ック250の周波数は、データ・スキップ段階270に
おいて所望されるほどに多くの、または、少ないUSB
装置のデータをダンプするようにセットすることが可能
である。周波数が高くなるほど、ダンプされるデータが
増大する。これは、FIFOを駆動して、出力DOにデ
ータを送り出すことが可能な速度によって制限されるだ
けである。高速クロック250の周波数は、USBクロ
ック信号以下にセットすることも可能である。上述のよ
うに、USBクロックは、200MHz以上までを含
む、任意の周波数で動作させることが可能である。
うに、PCへのデータ転送に用いるために利用可能なの
はフレーム268の一部だけである。従って、図9に示
すように、SW信号260は、間欠的に、低になり、次
に、高になることが可能である。すなわち、信号260
は、USBフレーム268のデータ伝送段階266の間
は低になり、USBフレーム268のデータ・スキップ
段階270の間は高になることが可能である。こうし
て、USB装置のデータは、とにかくPCに伝送される
データがない期間中、ダンプすることが可能である。図
8に示すように、SIE220のプラグラマブル・カウ
ンタ225を利用して、SW信号260を発生すること
が可能である。プログラマブル・カウンタ225は、P
Cに転送されるデータがない期間中に高信号を発生し、
データがPCに転送される期間中に低信号を発生するよ
うに構成することが可能である。SW信号260は、他
の任意のやり方で発生することも可能である。高速クロ
ック250の周波数は、データ・スキップ段階270に
おいて所望されるほどに多くの、または、少ないUSB
装置のデータをダンプするようにセットすることが可能
である。周波数が高くなるほど、ダンプされるデータが
増大する。これは、FIFOを駆動して、出力DOにデ
ータを送り出すことが可能な速度によって制限されるだ
けである。高速クロック250の周波数は、USBクロ
ック信号以下にセットすることも可能である。上述のよ
うに、USBクロックは、200MHz以上までを含
む、任意の周波数で動作させることが可能である。
【0038】このようにしてUSB装置のデータを圧縮
すると、データ・スキップ段階270がUSBプロトコ
ルによる必要のない場合、データ・スキップ段階270
中に別様に伝送されるUSB装置のデータを記憶してお
いて、後の時間に伝送する必要がなくなる。従って、U
SB装置のデータのバックアップまたはボトルネックを
回避することが可能になる。これによって、好都合なこ
とには、USB装置のデータ伝送における時間を節約す
ることが可能になる。この圧縮方式は、音声信号及びビ
デオ信号のように、装置によって生じる全てのデータを
処理することがクリティカルではない、コンピュータ周
辺装置の信号を圧縮するのに有効である。
すると、データ・スキップ段階270がUSBプロトコ
ルによる必要のない場合、データ・スキップ段階270
中に別様に伝送されるUSB装置のデータを記憶してお
いて、後の時間に伝送する必要がなくなる。従って、U
SB装置のデータのバックアップまたはボトルネックを
回避することが可能になる。これによって、好都合なこ
とには、USB装置のデータ伝送における時間を節約す
ることが可能になる。この圧縮方式は、音声信号及びビ
デオ信号のように、装置によって生じる全てのデータを
処理することがクリティカルではない、コンピュータ周
辺装置の信号を圧縮するのに有効である。
【0039】なお、以上の説明は、ただ単に本発明の原
理を例証するだけのものであり、本発明の範囲及び精神
を逸脱することなく、当該技術者によってさまざまな修
正を加えられることが可能である。
理を例証するだけのものであり、本発明の範囲及び精神
を逸脱することなく、当該技術者によってさまざまな修
正を加えられることが可能である。
【図1】USB装置からパーソナル・コンピュータ(P
C)にデータを転送するための従来の方法及び装置を示
すブロック図である。
C)にデータを転送するための従来の方法及び装置を示
すブロック図である。
【図2】図1に示すデータ転送方法及び装置に用いるこ
とが可能な直列インターフェイス・エンジンを示すブロ
ック図である。
とが可能な直列インターフェイス・エンジンを示すブロ
ック図である。
【図3】図1に示す方法及び装置によって生じるデータ
のフレームを例示したタイミング図である。
のフレームを例示したタイミング図である。
【図4】USB装置からパーソナル・コンピュータにデ
ータを転送するための本発明による方法及び装置を示す
ブロック図である。
ータを転送するための本発明による方法及び装置を示す
ブロック図である。
【図5】図4に示す方法及び装置の論理タイミングを示
すタイミング図である。
すタイミング図である。
【図6】USB装置からパーソナル・コンピュータに転
送されるデータを圧縮するための本発明による方法及び
装置の第2の実施態様を示す概略図である。
送されるデータを圧縮するための本発明による方法及び
装置の第2の実施態様を示す概略図である。
【図7】図6に示す方法及び装置の論理タイミングを示
すタイミング図である。
すタイミング図である。
【図8】USB装置からマルチプレクサ及び高速クロッ
クを含むパーソナル・コンピュータに転送されるデータ
を圧縮するための本発明による方法及び装置の第2の実
施態様を示す概略図である。
クを含むパーソナル・コンピュータに転送されるデータ
を圧縮するための本発明による方法及び装置の第2の実
施態様を示す概略図である。
【図9】図8に示す方法及び装置の論理タイミングを示
すタイミング図である。
すタイミング図である。
112 USB装置
118 FIFO
120 直列インターフェイス・エンジン
122 フリップ・フロップ
123 電子処理装置
124 USBクロック
126 データ・ライン
130 ライン
132 周波数逓倍回路
212 USB装置
218 FIFO
220 直列インターフェイス・エンジン
222 フリップ・フロップ
223 電子処理装置
224 USBクロック
225 プログラム・カウンタ
226 データ・ライン
234 ライン
236 スイッチ入力ライン
250 高速クロック
252 マルチプレクサ
254 トライステート・バッファ
312 USB装置
314 PC
318 FIFO
320 直列インターフェイス・エンジン
322 フリップ・フロップ
323 電子処理装置
324 USBクロック
330 ライン
334 データ・ライン
CLK クロック信号入力
D+ データ出力
DO データ出力
RCLK クロック入力
フロントページの続き
(58)調査した分野(Int.Cl.7,DB名)
H04L 29/10
H04L 12/28
G06F 13/38 310
G06F 13/38 350
H04L 13/08
Claims (17)
- 【請求項1】 ユニバーサル・シリアル・バス(US
B)を介して、第1の情報処理装置から第2の情報処理
装置にデータを転送するための装置であって、読み取り出力とクロック入力とを有し 、 前記第1の情報処
理装置に相互接続されて 、 前記第1の情報処理装置により
生じた前記データを一時的に記憶し、前記クロック入力
より入力されるクロック信号のクロック周波数で前記読
み取り出力を駆動して前記データを出力するメモリと、 前記メモリに相互接続されて、前記メモリから出力され
る前記データの部分を、第1のクロック周波数で読み取
って出力するラッチと、 前記ラッチから出力される前記データの部分を前記第2
の情報処理装置へと伝送する電子処理装置とを備え、 前記メモリの前記クロック入力へと 、 前記第1のクロック
周波数より高い第2のクロック周波数のクロック信号を
入力することにより 、 間欠的に前記第2のクロック周波数
で前記読み取り出力を駆動し 、 前記第1の情報処理装置か
ら前記第2の情報処理装置へと前記データを一部除去し
て伝送するようにした ことを特徴とするデータ伝送装
置。 - 【請求項2】 前記メモリは、先入れ先出しメモリ(F
IFO)で構成されており、 さらに、前記ラッチと前記メモリの両方を駆動して 、 前
記メモリから前記ラッチに直接データが転送されるよう
にするための少なくとも1つのクロック発生器を備えた
ことを 特徴とする請求項1に記載のデータ伝送装置。 - 【請求項3】 さらに、前記メモリ及び前記クロック発
生器に相互接続されて、前記メモリが前記ラッチより高
い周波数で刻時され、データが、前記ラッチによる読み
取りよりも高速度で、前記メモリから伝送されるように
構成された周波数逓倍器を含むことを特徴とする請求項
2に記載のデータ転送装置。 - 【請求項4】 前記メモリは、先入れ先出しメモリ(F
IFO)で構成されており、 前記第1のクロック周波数のクロック信号を発生して前
記ラッチを駆動する第1のクロック発生器と、 前記第2の周波数のクロック信号を発生して 、 前記メモリ
の前記読み取り出力を間欠的に駆動する第2のクロック
発生器を備えたことを 特徴とする請求項1記載のデータ
伝送装置。 - 【請求項5】 前記メモリが前記第2の周波数で出力し
た前記データの部分を 、 前記ラッチが前記第1の周波数で
読み取るようにしたことを特徴とする請求項1に記載の
データ伝送装置。 - 【請求項6】 前記第2の周波数が、前記第1の周波数
の整数倍であることを特徴とする請求項5に記載のデー
タ伝送装置。 - 【請求項7】 前記第2の周波数が、前記第1の周波数
の約2倍であることを特徴とする請求項6に記載のデー
タ伝送装置。 - 【請求項8】 前記第2のクロック発生器が、前記第1
のクロック発生器によって生じる第1のクロック信号を
約2倍にする回路であることを特徴とする請求項7に記
載のデータ伝送装置。 - 【請求項9】 前記メモリと前記ラッチの間に、前記第
2の周波数による前記メモリの駆動時に、前記メモリか
ら前記ラッチへのデータ伝送を阻止するバッファを含む
ことを特徴とする請求項4に記載のデータ伝送装置。 - 【請求項10】 前記第1の情報処理装置がコンピュー
タ周辺装置であり、第2の情報処理装置がコンピュータ
であることを特徴とする請求項4に記載のデータ伝送装
置。 - 【請求項11】 前記第1のクロック発生器と前記第2の
クロック発生器のいずれより発生されるクロック信号を
前記メモリの前記クロック入力へと入力するかを決定す
るマルチプレクサとを備え、 前記メモリが前記第2の周波数で駆動されているときは 、
前記ラッチがデータ読み取りを行わないことにより 、 前
記第1の情報処理装置から前記第2の情報処理装置へと前
記データを一部除去して伝送するようにしたことを特徴
とする請求項4記載のデータ伝送装置。 - 【請求項12】 前記メモリと前記ラッチとの間に配置
され 、 前記メモリが前記第2の周波数で駆動されていると
きは 、 前記メモリから前記ラッチへのデータ転送を阻止
するバッファとをさらに備えたことを特徴とする請求項
11に記載のデータ伝送装置。 - 【請求項13】 前記第1の情報処理装置から前記第2の
情報処理装置へと 、 ユニバーサル・シリアル・バス(U
SB)を介してデータを転送することを特徴とする請求
項1に記載のデータ伝送装置。 - 【請求項14】 第1の情報処理装置により生じたデー
タを圧縮して第2の情報処理装置へと転送する方法であ
って、 読み取り出力とクロック入力を有するメモリに、第1の
情報処理装置によって生じた前記データを一時的に記憶
するステップと、 前記メモリが前記クロック入力より入力されるクロック
信号のクロック周波数で前記読み取り出力を駆動して 、
前記データをラッチへと出力するステップと、 第1のクロック周波数でラッチの入力を駆動して 、 前記メ
モリより出力されたデータの部分を読み取るステップ
と、 前記ラッチが読み取った前記データの前記部分を電子処
理装置へと出力するステップと、 前記電子処理装置が前記ラッチから出力されたデータに
所定の処理を施して前記第2の情報処理装置へと伝送す
るステップとを備え、 前記メモリの前記クロック入力へと 、 前記第1のクロック
周波数より高い第2のクロック周波数のクロック信号を 、
間欠的に入力することにより 、 前記第1の情報処理装置か
ら前記第2の情報処理装置へとデータを一部除去して伝
送することを特徴とするデータ伝送方法。 - 【請求項15】 前記第1の情報処理装置から前記第2
の情報処理装置へと 、 ユニバーサル・シリアル・バス
(USB)を介してデータを転送することを特徴とする
ことを特徴とする請求項14記載のデータ伝送方法。 - 【請求項16】 前記第2のクロック周波数が、前記第
1のクロック周波数の約2倍であることを特徴とする請
求項15に記載のデータ伝送方法。 - 【請求項17】 さらに、前記第2のクロック周波数で 、
前記メモリの前記読み取り出力を駆動している期間中に
前記メモリの前記読み取り出力から前記ラッチの前記入
力へのデータ転送を阻止するステップを備えたことを特
徴とする請求項14に記載のデータ伝送方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/430,668 US6529988B1 (en) | 1999-10-28 | 1999-10-28 | Method and apparatus for compression of universal serial bus data transmission |
US09/430668 | 1999-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001177601A JP2001177601A (ja) | 2001-06-29 |
JP3432493B2 true JP3432493B2 (ja) | 2003-08-04 |
Family
ID=23708524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000327469A Expired - Fee Related JP3432493B2 (ja) | 1999-10-28 | 2000-10-26 | Usbデータ伝送装置およびデータ圧縮方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6529988B1 (ja) |
JP (1) | JP3432493B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6684272B1 (en) * | 1999-12-23 | 2004-01-27 | Intel Corporation | Throughput enhancement for a universal host controller interface in a universal serial bus |
US6950960B2 (en) * | 2001-07-17 | 2005-09-27 | Synopsys, Inc. | Disabling a clock signal to a peripheral interface engine block during peripheral operation in a selected operational mode |
WO2003029998A1 (en) * | 2001-09-28 | 2003-04-10 | Koninklijke Philips Electronics N.V. | Bus system and bus interface for connection to a bus |
US7080189B1 (en) * | 2002-05-31 | 2006-07-18 | Cypress Semiconductor Corp. | USB device communication |
US6938110B2 (en) * | 2002-09-23 | 2005-08-30 | Asix Electronics Corp. | Virtual processor through USB |
US7117292B2 (en) * | 2002-10-11 | 2006-10-03 | Broadcom Corporation | Apparatus and method to switch a FIFO between strobe sources |
US20040181601A1 (en) * | 2003-03-14 | 2004-09-16 | Palsamy Sakthikumar | Peripheral device sharing |
US7809973B2 (en) * | 2005-11-16 | 2010-10-05 | Cypress Semiconductor Corporation | Spread spectrum clock for USB |
US8315269B1 (en) | 2007-04-18 | 2012-11-20 | Cypress Semiconductor Corporation | Device, method, and protocol for data transfer between host device and device having storage interface |
US8001409B2 (en) * | 2007-05-18 | 2011-08-16 | Globalfoundries Inc. | Synchronization device and methods thereof |
TWI448902B (zh) * | 2007-08-24 | 2014-08-11 | Cypress Semiconductor Corp | 具頁存取基礎處理器介面之橋接裝置 |
US8090894B1 (en) | 2007-09-21 | 2012-01-03 | Cypress Semiconductor Corporation | Architectures for supporting communication and access between multiple host devices and one or more common functions |
US7895387B1 (en) | 2007-09-27 | 2011-02-22 | Cypress Semiconductor Corporation | Devices and methods for sharing common target device with two different hosts according to common communication protocol |
US20090286489A1 (en) * | 2008-05-15 | 2009-11-19 | General Atomics | Wireless Communications Between Wired Devices with Adaptive Data Rates |
GB2460418B (en) * | 2008-05-28 | 2010-04-14 | Mirics Semiconductor Ltd | Broadcast receiver system |
GB2460417B (en) * | 2008-05-28 | 2011-04-06 | Mirics Semiconductor Ltd | Broadcast receiver system |
GB2460416B (en) * | 2008-05-28 | 2010-07-07 | Mirics Semiconductor Ltd | Broadcast receiver system |
US8312346B2 (en) * | 2009-05-01 | 2012-11-13 | Mirics Semiconductor Limited | Systems and methods for communications |
CN102930064A (zh) * | 2012-09-20 | 2013-02-13 | 苏州生物医学工程技术研究所 | 基于usb的数据采集系统及其数据采集的方法 |
CN102981995B (zh) * | 2012-11-26 | 2015-09-16 | 成都锐成芯微科技有限责任公司 | Usb设备接口的内建晶振实现电路及方法 |
US9811493B2 (en) * | 2015-05-29 | 2017-11-07 | Toshiba Memory Corporation | Semiconductor device |
CN105373506B (zh) * | 2015-12-14 | 2018-10-19 | 天津光电通信技术有限公司 | 一种基于pcie总线的usb接口及实现方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5991546A (en) * | 1996-09-17 | 1999-11-23 | Cmd Technology, Inc. | System and method for interfacing manually controllable input devices to a universal computer bus system |
US6356968B1 (en) * | 1997-09-03 | 2002-03-12 | Cirrus Logic, Inc | Apparatus and method for transparent USB-to-1394 bridging and video delivery between a host computer system and a remote peripheral device |
US6279045B1 (en) * | 1997-12-29 | 2001-08-21 | Kawasaki Steel Corporation | Multimedia interface having a multimedia processor and a field programmable gate array |
TW455805B (en) * | 1998-02-26 | 2001-09-21 | Winbond Electronics Corp | Converter allowing data communications equipment to transmit data to data terminal equipment through universal serial bus and the control method thereof |
-
1999
- 1999-10-28 US US09/430,668 patent/US6529988B1/en not_active Expired - Fee Related
-
2000
- 2000-10-26 JP JP2000327469A patent/JP3432493B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001177601A (ja) | 2001-06-29 |
US6529988B1 (en) | 2003-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3432493B2 (ja) | Usbデータ伝送装置およびデータ圧縮方法 | |
CA2446513A1 (en) | Communication protocol for controlling transfer of temporal data over a bus between devices in synchronization with a periodic reference signal | |
EP1189140A1 (en) | Synchronization control device | |
US6904475B1 (en) | Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling | |
EP0844566A1 (en) | Interface apparatus for adapting data width to system bus width | |
EP0895422A3 (en) | Image formatter for processing encoded video data | |
JP2004207891A (ja) | データ通信装置、データ通信方法、データ通信プログラム及びデータ通信プログラムを記録した記録媒体 | |
EP0873019A2 (en) | Device and method for transmitting digital audio and video data | |
JPH10136026A (ja) | 伝送フレームフォーマット変換回路 | |
JP3461363B2 (ja) | ビデオインタフェース | |
Mielczarek et al. | Framework for high-performance video acquisition and processing in mtca. 4 form factor | |
EP1667447A1 (en) | Data conversion system | |
JP2965020B2 (ja) | 専用処理インタフェースを持つsar | |
JP3482893B2 (ja) | インターフェイス装置 | |
JP3269530B2 (ja) | シリアル通信システムおよびシリアル通信方法 | |
JP3525881B2 (ja) | ソースシンクロナスデータ転送方法及びソースシンクロナスデータ転送装置 | |
JPH10232924A (ja) | 動画像取り込みシステム | |
JP3011157B2 (ja) | 画像読取方法及び装置 | |
JPH07131504A (ja) | データ転送装置 | |
JP2764590B2 (ja) | 信号中継装置 | |
KR100419256B1 (ko) | 클럭 속도가 서로 다른 시스템의 셀 인터페이스 장치 및방법 | |
JP2000209164A (ja) | デ―タ伝送方式 | |
JP4172921B2 (ja) | 撮像装置 | |
KR960016277B1 (ko) | 음성데이타 전송회로 | |
JP3199038B2 (ja) | Atmセルのパイプラインによる処理方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |