JP2965020B2 - 専用処理インタフェースを持つｓａｒ - Google Patents

専用処理インタフェースを持つｓａｒ

Info

Publication number
JP2965020B2
JP2965020B2 JP1493198A JP1493198A JP2965020B2 JP 2965020 B2 JP2965020 B2 JP 2965020B2 JP 1493198 A JP1493198 A JP 1493198A JP 1493198 A JP1493198 A JP 1493198A JP 2965020 B2 JP2965020 B2 JP 2965020B2
Authority
JP
Japan
Prior art keywords
processing
arbitration
unit
extraction
judgment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1493198A
Other languages
English (en)
Other versions
JPH11205344A (ja
Inventor
辰夫 荒水
達彦 天谷
恭央 濱川
和彦 磯山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1493198A priority Critical patent/JP2965020B2/ja
Priority to US09/226,242 priority patent/US6493356B1/en
Publication of JPH11205344A publication Critical patent/JPH11205344A/ja
Application granted granted Critical
Publication of JP2965020B2 publication Critical patent/JP2965020B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5663—Support of N-ISDN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（非同期転
送モード）セルの組立分解機能部（ＳＡＲ）に関し、特
に処理の負荷分散を図るＳＡＲに関する。
【０００２】
【従来の技術】ＡＡＬ（ATM Adaptation Layer；ＡＴ
Ｍアダプテーションレイヤ）のＳＡＲ（Ｓegmentation
and ReAssembly；セル組立分解機能部）では、従来、
受信したセルを一旦フレームに組みたて、ＣＰＵインタ
フェースを通して、上位（ソフトウェア）に処理を委ね
ていた。なお、ＡＴＭセル組立分解として例えば特開平
７−１６２４３７号公報にはセル化に伴う固定遅延時間
を短縮する方法が記載されている。
【０００３】
【発明が解決しようとする課題】上記したように、従来
のＳＡＲにおいては、受信したセルを一旦フレームに組
み立てＣＰＵインタフェースを通して上位の処理を行う
構成とされているため、ＣＰＵにフレームを転送するた
めのバスのネック、ＣＰＵ処理時間のネックが生じ、処
理能力を制限し、処理遅延を発生させていた。
【０００４】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、負荷を分散する
ことで処理能力を向上し処理遅延時間を縮減するＳＡＲ
（セル組立分解機能部）を提供することにある。
【０００５】また、本発明の他の目的は、システム性能
の向上を図ると共にコスト低減を達成するＳＡＲ（セル
組立分解機能部）を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成する本発
明は、その概要を述べれば、ＣＰＵバス以外にインタフ
ェースを１又は複数設け、適切な処理装置に転送するこ
とにより負荷分散を図るようにしたものであり、負荷分
散を図るために、受信したセルから情報を抜き出し適切
な処理装置を選択する機能手段を備え、好ましくは、負
荷分散のために同一機能の処理装置を複数配設するか、
異なる機能の処理装置を複数配設し、前記処理装置との
間にＣＰＵバス以外にインタフェースを１又は複数設
け、前記選択された処理装置との間で情報を転送する構
成とされる。
【０００７】本発明のセル組立分解処理装置は、ＡＴＭ
セルの組立・分解処理部において、ＡＴＭセル受信組立
部と、ＡＴＭセル分解送信部と、ＡＴＭセルのペイロー
ドデータを含む所定の情報を蓄積するためのバッファで
あるフレームバッファと、前記フレームバッファに蓄積
されたフレームから必要な情報を抽出し、該抽出した情
報に基づき適切な処理装置を選択し該選択された処理装
置に対して処理を指示すると共に、前記処理装置から処
理結果を受け取った際に前記フレームバッファの所定の
部分に上書き、挿入又は一部廃棄等の加工を施す抽出・
判断・挿入・調停手段と、を備え、前記抽出・判断・挿
入・調停手段と前記処理装置との間の情報転送のため
に、ＣＰＵインタフェースとは別の専用インタフェース
を１又は複数設けたことを特徴とする。
【０００８】本発明において、前記抽出・判断・挿入・
調停手段を複数備え、前記抽出・判断・挿入・調停手段
の各々が、前記各抽出・判断・挿入・調停手段に対応さ
せて設けられた前記処理装置とそれぞれ独立した専用イ
ンタフェースを介して接続されている。
【０００９】本発明においては、前記抽出・判断・挿入
・調停手段を一つ備え、前記抽出・判断・挿入・調停手
段が、複数の前記処理装置に専用インタフェースを介し
て接続される。
【００１０】
【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に説明する。本発明は、その好ましい実施の形
態において、ＡＴＭセルの組立・分解処理部において、
ＡＴＭセル受信組立部と、ＡＴＭセル分解送信部と、Ａ
ＴＭセルのペイロードデータを含む所定の情報を蓄積す
るためのバッファであるフレームバッファと、前記フレ
ームバッファに蓄積されたフレームから必要な情報を抽
出して該情報から適切な処理装置を選択し該選択された
処理装置に対して処理を指示すると共に、前記処理装置
から処理結果を受け取り前記フレームバッファの所定の
部分に上書き、挿入又は一部廃棄等の加工を施す抽出・
判断・挿入・調停手段と、を備え、前記抽出・判断・挿
入・調停手段と前記処理装置との間の情報転送のため
に、ＣＰＵインタフェースとは別の専用インタフェース
を１又は複数設ける構成としたものである。
【００１１】本発明の実施の形態においては、前記抽出
・判断・挿入・調停手段を複数備え、前記抽出・判断・
挿入・調停手段の各々が、前記各抽出・判断・挿入・調
停手段に対応させて設けられた前記処理装置とそれぞれ
独立した専用インタフェースを介して接続される構成と
してもよい。
【００１２】本発明の実施の形態においては、前記抽出
・判断・挿入・調停手段を一つ備え、前記抽出・判断・
挿入・調停手段が、複数の前記処理装置に専用インタフ
ェースを介して接続される構成としてもよい。
【００１３】本発明の実施の形態においては、前記抽出
・判断・挿入・調停手段と、複数の前記処理装置とが、
共通バスで接続され、調停及び制御のための信号の授受
を前記共通バスとは別線で行われる構成としてもよい。
【００１４】本発明の実施の形態においては、前記複数
の処理装置が同一機能を実行するか、又は異なる機能を
実行する。
【００１５】本発明の実施の形態においては、プロトコ
ル別に前記処理装置を複数設ける構成としてもよい。
【００１６】本発明の実施の形態においては、前記抽出
・判断・挿入・調停手段と前記処理装置との間に待ち合
わせ手段を備え、前記処理装置毎に処理時間の差異を吸
収するようにしてもよい。
【００１７】本発明の実施の形態においては、プロトコ
ル処理を行う処理装置、統計情報処理を行う処理装置の
ように、機能別に処理装置を複数にわける構成としても
よい。
【００１８】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について以下に説明
する。
【００１９】図１は、本発明のＳＡＲ（Segmentation
and Reassembly；セル分解・組立）処理装置の一実施
例の構成を示す図である。このＳＡＲは適切なインタフ
ェースを持つ１つから複数に分割されたＬＳＩで実現さ
れるか、ＰＷＢ（Printed Wiering Board；プリント
配線板）上でＬＳＩやディスクリート部品を組み合わせ
て実現される。もしくは、複数のＰＷＢを組み合わせた
装置として実現できるものとする。
【００２０】＜ＡＴＭセル受信部とセル送信部＞ＡＴＭ
セル受信組立部１０１とＡＴＭセル分解送信部１０２を
備えている。図１に示す例では１組の受信部と送信部を
もっているが、複数あってもよい。
【００２１】＜フレームバッファ＞フレームバッファ１
０３はＡＴＭセルで運ばれてきたペイロードのデータを
蓄積するバッファである。フレームバッファには、ペイ
ロードの情報の他、セルヘッダ情報や、本装置内で必要
とする情報を置くこともできる。フレームバッファは、
ＳＡＲがＬＳＩであれば内部メモリマクロで実現しても
よいし、ラッチ回路で構成してもよい。また、ＬＳＩに
市販のメモリを外付けするものでもよい。ＰＷＢで実現
する場合には、適当なメモリあるいはラッチ回路で構成
するものとする。
【００２２】＜抽出／判断／挿入／調停部＞抽出／判断
／挿入／調停部１０４は、フレームバッファ１０３で受
信途中、あるいは受信完了したフレームから必要な情報
を抜き出し、その情報から、特定の処理が必要である場
合、あるいは特定な処理が可能な場合には、適切な処理
エンジンに対して処理を指示する。
【００２３】処理エンジン２００には、フレームの情報
がそのまま渡される場合もあるし、加工されて渡される
場合もある。また、特定の処理を起動し、結果だけを別
の処理や装置の動作等に反映させる場合や、特定の処理
の起動だけの場合もある。
【００２４】抽出／判断／挿入／調停部１０４の判断に
よっては、従来のＳＡＲ同様に、ＣＰＵによる処理の指
示も行う。また、フレーム全体の廃棄も行う。
【００２５】一方、処理エンジン２００の処理結果は、
抽出／判断／挿入／調停部１０４により、フレームバッ
ファ１０３の特定部分に、上書きや挿入や一部廃棄等の
加工がなされる。
【００２６】上書きの場合は、フレームバッファに上書
きするか、一旦、フレームバッファの別のところか、あ
るいは、別のメモリやバッファ、ラッチ等（もちろん、
これらを抽出／判断／挿入／調停部１０４に配置しても
よい）に上書き情報を蓄積しておき、セル分解送出時
に、元の情報から、上書きしたい情報に差し替えること
により実現する。
【００２７】同様に、挿入の場合は、フレームバッファ
を書き換える形で挿入してもよいし、一旦、フレームバ
ッファの別のところか、あるいは、別のメモリやバッフ
ァ、ラッチ等（もちろん、これらを抽出／判断／挿入／
調停部においてもよい）に挿入情報を蓄積しておき、セ
ル分解送出時に、挿入したい情報を適切なタイミングで
セル分解部に送出挿入することで実現する。
【００２８】一部廃棄の場合は、フレームバッファ上の
データを、無効と定義された値に書き換えてもよいし、
セル分解送出時に、廃棄したい情報をスキップして送出
することで実現する。
【００２９】また、処理の結果によっては、上書きや挿
入、一部廃棄等の加工処理ではなく、従来のＳＡＲ同様
に、ＣＰＵによる処理の指示も行う。
【００３０】上書きや挿入、一部廃棄等の加工処理後
に、従来のＳＡＲ同様の、ＣＰＵによる処理が行われる
場合もある。
【００３１】また、フレーム全体の廃棄が指示される場
合もあり、あるいは、他の処理エンジンの起動のトリガ
となる場合もある。
【００３２】同一のフレーム情報が、適切な調停制御に
より、逐次あるいは同時に複数の処理エンジンに渡さ
れ、処理がなされてもよい。
【００３３】図１には、抽出／判断／挿入／調停部１０
４として、異なる機械処理を行う抽出／判断／挿入／調
停部Ａ〜Ｚが複合配置された構成例が示されている。な
お、図１において、待ち合わせ部１０７は、処理エンジ
ンＡ〜Ｚの処理時間の差異を吸収するものである。
【００３４】抽出／判断／挿入／調停部は、図２に示す
ように、同一処理をするものＡ１〜Ａｎを複数配設する
構成としてもよい。
【００３５】図２には、抽出／判断／挿入／調停部Ａ１
〜Ａｎと処理エンジンＡ１〜Ａｎが1対１でインタフェ
ースして同一の処理の高速化を図るようにした構成が示
されている。
【００３６】また図３に示すように、一つの抽出／判断
／挿入／調停部に対して、複数の処理エンジンＡ１〜Ａ
ｎを配設する構成としてもよい。
【００３７】さらに図４に示すように、一つの抽出／判
断／挿入／調停部に対して、複数の処理エンジンＡ１〜
Ａｎを配設し、バスを共有し、別線で調停あるいは、制
御情報の授受を行い、物理的なインタフェースの削減を
図る構成としてもよい。
【００３８】図５は、フレームバッファ１０３からの抽
出例と、抽出／判断／挿入／調停部１０４の関係を示し
たものである。
【００３９】図５に示すように、フレームバッファ１０
３の任意の位置から情報を抽出でき、バイト単位などの
区切りのよい単位（部分a）でも、ｂｉｔ単位（部分ｂ,
ｃ,ｄ）でもよい。
【００４０】図５では、部分ａの処理部として、抽出／
判断／挿入／調停部Ａ、部分ｂの処理部として、抽出／
判断／挿入／調停部Ｂ、部分ｃの処理部として、抽出／
判断／挿入／調停部Ｙ、部分ｄの処理部として、抽出／
判断／挿入／調停部Ｚがわり当てている。
【００４１】部分ａ〜ｄは、それぞれ、ＩＰｖ４ヘッダ
部、ＴＴＬ（Time-To-Live）部、チエックサム部などを
想定しており、抽出／判断／挿入／調停部Ａ〜Ｚがそれ
ぞれを抽出し処理の判断をし、必要があれば、処理エン
ジンに情報を渡すか、トリガをかける。各エンジンＡ〜
Ｚでは、ＩＰｖ４ヘッダ処理、ＴＴＬ演算、チエックサ
ム部処理など特化した処理を行う。トリガとして使うな
らば、統計情報収集カウンタとなる。
【００４２】図５では、抽出部位と抽出／判断／挿入／
調停部と処理エンジンの関係が１対１対応の構成とされ
ているが、図６に示すように、一つの抽出／判断／挿入
／調停部が複数の部位の抽出を行ってもよい。
【００４３】また抽出／判断／挿入／調停部が、処理エ
ンジンを複数持つ構成としてもよい。
【００４４】＜処理エンジン＞処理エンジン２００は、
特定の情報処理を行うものであり、抽出／判断／挿入／
調停部から、フレームの情報の一部を受け取って、処理
を開始するものと、抽出／判断／挿入／調停部１０４か
らトリガだけをもらうものもある。処理の結果は、抽出
／判断／挿入／調停部１０４に返送されるが、これは、
メッセージである場合と、別線による通知による場合が
ある。また、抽出／判断／挿入／調停部１０４に結果を
返さないものもある。
【００４５】図１の処理エンジンＡ、Ｂは、抽出／判断
／挿入／調停部とメッセージ交換を行っているが、処理
エンジンＡの方は、処理がおそいために、待ち合わせ部
を介してインタフェースしている。
【００４６】図１においては、処理エンジンＡは、処理
に時間がかかることを強調するために、ＣＰＵ：Ａを持
つ構成が示されている、ＣＰＵがない場合もあるし、特
定処理専用ＣＰＵ：Ｂのようなものと結合する場合もあ
り、一般的なＣＰＵ：Ｃのような位置づけのものと結合
する場合もある。
【００４７】図１の処理エンジンＢは、処理に時間がか
からないことを強調するため、メモリからデータを読み
出して処理を行う処理エンジンの一例を示した。処理エ
ンジンがＣＡＭ（Content Addressable Memory）のよ
うに、メモリそのものの場合もある。処理時間がかから
なければ、処理エンジンＢ内部にＣＰＵがあってもかま
わない。また、処理エンジンＢにはＣＰＵインタフェー
スがないが、あってもよい。
【００４８】処理エンジンＡ、Ｂは、特定／複合のプロ
トコル処理、フォーマット変換、フレームの廃棄処理な
どが行える。
【００４９】図１において、処理エンジンＹは、抽出／
判断／挿入／調停部から、データを受け取る一方である
ことが強調して示されている。このように、処理エンジ
ンＹのように、特定の処理の起動がかかるばかりのもの
もある。また、図１において、処理エンジンＺは、メッ
セージのやり取りではなく、別線により、抽出／判断／
挿入／調停部と圧縮や加工した結果の信号のやり取り、
あるいは単に、トリガをやりとりする場合を強調して示
されている。
【００５０】図１の処理エンジンＹ、Ｚは、いずれも、
特定処理専用ＣＰＵ：Ｂのようなものと結合している
が、処理によっては、ＣＰＵから独立していたり、内部
にＣＰＵを持つこともある。また、一般的なＣＰＵ：Ｃ
のような位置づけのものと結合してもよい。
【００５１】統計情報の収拾処理などの場合には、処理
エンジンＹ、Ｚのようなこうした形態となる。
【００５２】処理の速度によっては、処理エンジンＡの
ように、メッセージやトリガの待ち合わせ部も有するも
のとする。
【００５３】＜ＣＰＵインタフェース／ＣＰＵ／メモリ
＞このほか、従来のＳＡＲと同様にＣＰＵインタフェー
スを備え、特定処理ができないものの処理を行う。図１
では、特定処理を行うＣＰＵ：Ｂの他に、こうした特定
処理ができない場合の処理を行うＣＰＵ：Ｃが一つだけ
おいてあるが、複数でもよい。
【００５４】また、メモリＢには、ＣＰＵ：ＣやＣＰ
Ｕ：Ｂが取り扱うデータの他、プログラムを格納しても
よい。
【００５５】図１には、特定処理を行うＣＰＵ：Ｂが１
つ配設された構成が示されているが、こうしたＣＰＵを
複数配置してもよい。
【００５６】また、図１では、メモリＢが、ＣＰＵ：Ｂ
とＣＰＵ：Ｃの共有になっているが、別々に専用メモリ
を配置してもよい。
【００５７】＜調停制御部／ＣＰＵＩＯ部／レジスタ部
＞調停制御部／ＣＰＵＩＯ部／レジスタ部１０６では、
上記した各動作の調停や指示を行う。すなわち、動作の
規定、切替え制御、さらにアラームや障害の発生を示す
レジスタも、調停制御部／ＣＰＵＩＯ部／レジスタ部１
０６に配設され、またいわゆるＣＰＵインタフェースも
行う。
【００５８】本発明の一実施例の動作について説明す
る。ＡＴＭセル受信部１０１は、ＡＴＭセルを終端し、
ヘッダを見ながら、適切なフレームバッファにペイロー
ドデータや付随する情報を書き込んでゆく。
【００５９】抽出／判断／挿入／調停部１０４では、情
報が整いしだい、逐次必要であれば夫々の処理エンジン
２００を起動し、夫々の処理エンジンからの処理結果を
フレームバッファ１０３に反映させてゆく。
【００６０】処理エンジン２００では定義されてない処
理や例外処理は、調停制御部／ＣＰＵＩＯ部／レジスタ
部１０６と協調しながら、従来のＣＰＵ処理にまわした
り、廃棄処理や、アラームや障害として、検出処理す
る。
【００６１】これら処理の終わったフレームは、ＡＴＭ
セル送信部１０２により、ＡＴＭセルに分解され、ＡＴ
Ｍレイヤ処理を施され送信される。
【００６２】処理エンジン２００の機能としては、ＡＴ
Ｍ／ＩＰｖ４／６ヘッダの処理（ルーティング処理）、
ＩＰｖ４／６／ＡＴＭ各プロトコル間の乗り換え処理フ
レームの種類別のカウント、廃棄輻輳状況の収集発信、
制御ｂｉｔや制御情報の収集と挿入送信、制御ビットや
制御情報の種類別のカウント、ＴＴＬフィールドのチェ
ックと減算、チェックサムの演算、装置内制御情報の収
集、装置内制御情報の生成などを想定する。
【００６３】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
【００６４】本発明の第１の効果は、受信セルから該セ
ルの処理に適した処理装置を選択して専用インタフェー
スを介して情報転送する構成としたことにより、従来方
式のＣＰＵインタフェース渡しとなるフレームを減少さ
せ、処理能力を向上し、処理遅延時間を縮減する、とい
うことである。
【００６５】また、本発明の第２の効果として、処理能
力の向上により、システムあたりの所要が減り、システ
ムのコストを下げる、ということである。
【００６６】本発明の第３の効果として、ＣＰＵの負荷
が減るため、転送処理以外の処理能力を向上させ、シス
テム全体の処理能力を向上する、ということである。ま
たＣＰＵの負荷が減るため、より高度な処理に振り向け
る余地が生じるので、システムの機能が向上する。ＣＰ
Ｕの負荷が減るため、複数のＣＰＵで行っていた処理を
統合して製品原価を下げることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の第二の実施例の構成を示す図である。
【図３】本発明の第三の実施例の構成を示す図である。
【図４】本発明の第四の実施例の構成を示す図である。
【図５】本発明の実施例におけるフレームバッファから
の抽出処理の一例を説明するための図である。
【図６】本発明の実施例におけるフレームバッファから
の抽出処理の他の例を説明するための図である。
【符号の説明】
１０１ ＡＴＭセル受信部 １０２ ＡＴＭセル送信部 １０３ フレームバッファ １０４ 抽出／判断／挿入／調停部 １０５ ＣＰＵインタフェース調停部 １０６ 調停制御部／ＣＰＵＩＯ部／レジスタ部 １０７ 待ち合わせ部 ２００ 処理エンジン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 磯山 和彦 東京都港区芝五丁目７番１号 日本電気 株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】ＡＴＭセルの組立・分解処理部において、 ＡＴＭセル受信組立部と、 ＡＴＭセル分解送信部と、 ＡＴＭセルのペイロードデータを含む所定の情報を蓄積
    するためのバッファであるフレームバッファと、 前記フレームバッファに蓄積されたフレームから必要な
    情報を抽出し、該抽出した情報に基づき適切な処理装置
    を選択し該選択された処理装置に対して処理を指示する
    と共に、前記処理装置から処理結果を受け取った際に前
    記フレームバッファの所定の部分に上書き、挿入又は一
    部廃棄等の加工を施す抽出・判断・挿入・調停手段と、 を備え、 前記抽出・判断・挿入・調停手段と前記処理装置との間
    の情報転送のために、ＣＰＵインタフェースとは別の専
    用インタフェースを１又は複数設けたことを特徴とする
    セル組立分解処理装置。
  2. 【請求項２】前記抽出・判断・挿入・調停手段を複数備
    え、前記抽出・判断・挿入・調停手段の各々が、前記各
    抽出・判断・挿入・調停手段に対応させて設けられた前
    記処理装置とそれぞれ独立した専用インタフェースを介
    して接続されていることを特徴とする請求項１記載のセ
    ル組立分解処理装置。
  3. 【請求項３】前記抽出・判断・挿入・調停手段を一つ備
    え、前記抽出・判断・挿入・調停手段が、複数の前記処
    理装置に専用インタフェースを介して接続されることを
    特徴とする請求項１記載のセル組立分解処理装置。
  4. 【請求項４】前記抽出・判断・挿入・調停手段と、複数
    の前記処理装置とが、共通バスで接続され、調停及び制
    御のための信号の授受を前記共通バスとは別線で行われ
    る、ことを特徴とする請求項１記載のセル組立分解処理
    装置。
  5. 【請求項５】複数の前記処理装置が同一機能を実行する
    か、又は異なる機能を実行することを特徴とする請求項
    １記載のセル組立分解処理装置。
  6. 【請求項６】前記抽出・判断・挿入・調停手段と前記処
    理装置との間に待ち合わせ手段を備え、前記処理装置毎
    に処理時間の差異を吸収することを特徴とする請求項１
    記載のセル組立分解処理装置。
JP1493198A 1998-01-09 1998-01-09 専用処理インタフェースを持つｓａｒ Expired - Fee Related JP2965020B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1493198A JP2965020B2 (ja) 1998-01-09 1998-01-09 専用処理インタフェースを持つｓａｒ
US09/226,242 US6493356B1 (en) 1998-01-09 1999-01-07 Segmentation and reassembly system for ATM communication network improved in throughput

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1493198A JP2965020B2 (ja) 1998-01-09 1998-01-09 専用処理インタフェースを持つｓａｒ

Publications (2)

Publication Number Publication Date
JPH11205344A JPH11205344A (ja) 1999-07-30
JP2965020B2 true JP2965020B2 (ja) 1999-10-18

Family

ID=11874723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1493198A Expired - Fee Related JP2965020B2 (ja) 1998-01-09 1998-01-09 専用処理インタフェースを持つｓａｒ

Country Status (2)

Country Link
US (1) US6493356B1 (ja)
JP (1) JP2965020B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000341275A (ja) * 1999-05-26 2000-12-08 Nec Corp フレーム処理装置及びその処理方法
WO2001056244A1 (fr) * 2000-01-26 2001-08-02 Sony Corporation Systeme de transmission de donnees
US7286565B1 (en) * 2000-06-28 2007-10-23 Alcatel-Lucent Canada Inc. Method and apparatus for packet reassembly in a communication switch
CN115687221A (zh) * 2021-07-22 2023-02-03 智原微电子(苏州)有限公司 高速周边组件互连的事务层电路及其操作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831875B2 (ja) 1985-01-29 1996-03-27 株式会社日立製作所 バケツト通信装置
JPH07162437A (ja) 1993-12-10 1995-06-23 Fujitsu Ltd Ａｔｍ通信のデータ伝送方法
JPH07183887A (ja) 1993-12-24 1995-07-21 Hitachi Ltd Ａｔｍアダプテーション装置およびｃｒｃ符号生成回路
JPH086882A (ja) 1994-06-17 1996-01-12 Hitachi Cable Ltd 通信装置
US5845153A (en) * 1995-07-07 1998-12-01 Integrated Device Technology, Inc. Memory interface for asynchronous transfer mode segmentation and reassembly circuit
US6058114A (en) * 1996-05-20 2000-05-02 Cisco Systems, Inc. Unified network cell scheduler and flow controller
JP2760343B2 (ja) * 1996-05-31 1998-05-28 日本電気株式会社 Ａｔｍセル化回路
US5742765A (en) * 1996-06-19 1998-04-21 Pmc-Sierra, Inc. Combination local ATM segmentation and reassembly and physical layer device
US5983332A (en) * 1996-07-01 1999-11-09 Sun Microsystems, Inc. Asynchronous transfer mode (ATM) segmentation and reassembly unit virtual address translation unit architecture
US6075790A (en) * 1996-12-11 2000-06-13 Brooktree Corporation Asynchronous transfer mode system for, and method of, writing a cell payload between a control queue on one side of a system bus and a status queue on the other side of the system bus
US5956344A (en) * 1997-02-03 1999-09-21 Siemens Information And Communication Networks, Inc. Interprocessor communications in an ATM environment
GB2324676B (en) * 1997-04-23 2001-10-17 Fujitsu Ltd Interfacing to SAR devices in ATM switching apparatus
US6201813B1 (en) * 1997-06-30 2001-03-13 Cisco Technology, Inc. Method and apparatus for using ATM queues for segmentation and reassembly of data frames
US6111880A (en) * 1997-12-05 2000-08-29 Whittaker Corporation Hybrid packet/cell switching, linking, and control system and methodology for sharing a common internal cell format

Also Published As

Publication number Publication date
JPH11205344A (ja) 1999-07-30
US6493356B1 (en) 2002-12-10

Similar Documents

Publication Publication Date Title
US6553031B1 (en) Communication node apparatus with routing tables in cache memories
US6831923B1 (en) Pipelined multiple issue packet switch
US6768992B1 (en) Term addressable memory of an accelerator system and method
US6173333B1 (en) TCP/IP network accelerator system and method which identifies classes of packet traffic for predictable protocols
US5828903A (en) System for performing DMA transfer with a pipeline control switching such that the first storage area contains location of a buffer for subsequent transfer
US6977941B2 (en) Shared buffer type variable length packet switch
US5519693A (en) High speed transmission line interface
US20060215697A1 (en) Protocol stack using shared memory
US8031700B2 (en) PPP terminating equipment, network equipment and method of responding to LCP echo requirement
US7269661B2 (en) Method using receive and transmit protocol aware logic modules for confirming checksum values stored in network packet
WO1999041862A1 (en) Method and apparatus for establishment of dynamic escon connections from fibre channel frames
US5495478A (en) Apparatus and method for processing asynchronous transfer mode cells
JP2965020B2 (ja) 専用処理インタフェースを持つｓａｒ
US6578080B1 (en) Mechanism for run time programming of hardware resources with least interference with continued operation
US6788700B1 (en) Interfacing between a network interface and a bus
US6463478B1 (en) Method and apparatus for identifying runt data frames received by a network switch
US6601150B1 (en) Memory management technique for maintaining packet order in a packet processing system
US20040071139A1 (en) Method and apparatus for efficient administration of memory resources in a data network tester
JP3291866B2 (ja) データ受信方式及び通信制御装置
WO2006015513A1 (en) Method and system for processing multicast packets
JP3328051B2 (ja) データ受信方式
EP1065859A2 (en) System and method for packet header processing
JPH09162890A (ja) 非同期転送モード交換機
JP2001142852A (ja) 高速並列計算用同期及び通信制御装置
US7600057B2 (en) Method and system for configurable drain mechanism in two-way handshake system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees