JP2000341275A - フレーム処理装置及びその処理方法 - Google Patents
フレーム処理装置及びその処理方法Info
- Publication number
- JP2000341275A JP2000341275A JP14623399A JP14623399A JP2000341275A JP 2000341275 A JP2000341275 A JP 2000341275A JP 14623399 A JP14623399 A JP 14623399A JP 14623399 A JP14623399 A JP 14623399A JP 2000341275 A JP2000341275 A JP 2000341275A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- frame
- unit
- cell
- assembling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
- H04L2012/562—Routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5665—Interaction of ATM with other protocols
- H04L2012/5667—IP over ATM
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＳＡＲ指示によるダイナミックなフレーム処
理を行うフレーム処理装置及びその処理方法を提供す
る。 【解決手段】 本発明に係るフレーム処理装置及びその
処理方法は、セル分解及びセル組み立て処理部（ＳＡ
Ｒ）１とフレーム処理部２とから構成される。セル分解
及びセル組み立て処理部（ＳＡＲ）１は、回線ＶＣ１〜
ＶＣｎによりＡＴＭセルストリームを受信し、ＶＰコネ
クションまたはＶＣコネクション毎に受信したＡＴＭセ
ルからＡＡＬ５フレームを組み立てる。ＡＡＬ５フレー
ムを組み立てながら、後段のフレーム処理部２で該当す
るＶＰコネクションまたはＶＣコネクションにより受信
したフレームの処理内容を検索する。組み立て終わった
フレームは、処理内容と共にフレーム処理部２へ渡す機
能を有している。フレーム処理部２では、セル分解及び
セル組み立て処理部（ＳＡＲ）１からのフレームを指定
された処理内容に基づいてダイナミックなフレーム処理
を行うことができる。
理を行うフレーム処理装置及びその処理方法を提供す
る。 【解決手段】 本発明に係るフレーム処理装置及びその
処理方法は、セル分解及びセル組み立て処理部（ＳＡ
Ｒ）１とフレーム処理部２とから構成される。セル分解
及びセル組み立て処理部（ＳＡＲ）１は、回線ＶＣ１〜
ＶＣｎによりＡＴＭセルストリームを受信し、ＶＰコネ
クションまたはＶＣコネクション毎に受信したＡＴＭセ
ルからＡＡＬ５フレームを組み立てる。ＡＡＬ５フレー
ムを組み立てながら、後段のフレーム処理部２で該当す
るＶＰコネクションまたはＶＣコネクションにより受信
したフレームの処理内容を検索する。組み立て終わった
フレームは、処理内容と共にフレーム処理部２へ渡す機
能を有している。フレーム処理部２では、セル分解及び
セル組み立て処理部（ＳＡＲ）１からのフレームを指定
された処理内容に基づいてダイナミックなフレーム処理
を行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、フレーム処理装置
及びその処理方法に関し、特にＳＡＲ（セル分解及びセ
ル組み立て処理部）指示によるダイナミックなフレーム
処理を行うフレーム処理装置及びその処理方法に関す
る。
及びその処理方法に関し、特にＳＡＲ（セル分解及びセ
ル組み立て処理部）指示によるダイナミックなフレーム
処理を行うフレーム処理装置及びその処理方法に関す
る。
【０００２】
【従来の技術】従来のフレーム処理装置及びその処理方
法において、フレーム処理部では、受信したＶＰコネク
ションまたはＶＣコネクション毎、あるいはデジタル化
された音声や映像等で扱われるＣＢＲ（Constant Bit R
ate ）／パケット化された音声等のトラヒックに使われ
るＶＢＲ（Variable Bit Rate ）／ベストエフォート型
によるＵＢＲ（Unspecified Bit Rate) 等のトラフィッ
ククラス毎、複数の入力回線を有する場合の回線毎の処
理を行う際に、どのような処理を行うべきかをセル分解
及びセル組み立て処理部（ＳＡＲ＝Segmentation And R
eassembly ）からフレームと共に受け渡されるＶＰコネ
クションまたはＶＣコネクション、トラフィッククラ
ス、回線等の情報に基づいて検索処理を行い、その検索
処理結果から処理内容を決めていた。
法において、フレーム処理部では、受信したＶＰコネク
ションまたはＶＣコネクション毎、あるいはデジタル化
された音声や映像等で扱われるＣＢＲ（Constant Bit R
ate ）／パケット化された音声等のトラヒックに使われ
るＶＢＲ（Variable Bit Rate ）／ベストエフォート型
によるＵＢＲ（Unspecified Bit Rate) 等のトラフィッ
ククラス毎、複数の入力回線を有する場合の回線毎の処
理を行う際に、どのような処理を行うべきかをセル分解
及びセル組み立て処理部（ＳＡＲ＝Segmentation And R
eassembly ）からフレームと共に受け渡されるＶＰコネ
クションまたはＶＣコネクション、トラフィッククラ
ス、回線等の情報に基づいて検索処理を行い、その検索
処理結果から処理内容を決めていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例に示されるフレーム処理装置及びその処理方法にお
いて、フレーム処理部では、処理するフレームの情報以
外にＶＰコネクションまたはＶＣコネクション情報をも
必要とするので、処理内容を調べるための検索機能を必
要とするという問題がある。
来例に示されるフレーム処理装置及びその処理方法にお
いて、フレーム処理部では、処理するフレームの情報以
外にＶＰコネクションまたはＶＣコネクション情報をも
必要とするので、処理内容を調べるための検索機能を必
要とするという問題がある。
【０００４】また、フレームの処理を行う前に処理内容
の検索を行うために余分な処理時間を必要とするという
問題がある。
の検索を行うために余分な処理時間を必要とするという
問題がある。
【０００５】本発明は、セル分解及びセル組み立て処理
部の後段に位置するフレーム処理部において、ＶＰコネ
クションまたはＶＣコネクション、トラフィッククラ
ス、回線毎に受信したフレームを処理する場合、受信し
たＶＰコネクションまたはＶＣコネクション、トラフィ
ッククラス、回線毎に異なる処理を迅速に、かつ、最小
限の機能／回路規模で行なえるフレーム処理装置及びそ
の処理方法を提供することを目的とする。
部の後段に位置するフレーム処理部において、ＶＰコネ
クションまたはＶＣコネクション、トラフィッククラ
ス、回線毎に受信したフレームを処理する場合、受信し
たＶＰコネクションまたはＶＣコネクション、トラフィ
ッククラス、回線毎に異なる処理を迅速に、かつ、最小
限の機能／回路規模で行なえるフレーム処理装置及びそ
の処理方法を提供することを目的とする。
【０００６】本発明は、特にＡＴＭアダプテーション層
のタイプ５（ＡＡＬ５）におけるセル分解及びセル組み
立て処理部の後段において、上位レイヤのフレーム処理
を行なうフレーム処理部において、セル分解及びセル組
み立て処理部から指示された情報に従い、受信したフレ
ーム毎にダイナミックに処理内容を変更しながらフレー
ム処理を行うフレーム処理装置及びその処理方法を提供
することを目的とする。
のタイプ５（ＡＡＬ５）におけるセル分解及びセル組み
立て処理部の後段において、上位レイヤのフレーム処理
を行なうフレーム処理部において、セル分解及びセル組
み立て処理部から指示された情報に従い、受信したフレ
ーム毎にダイナミックに処理内容を変更しながらフレー
ム処理を行うフレーム処理装置及びその処理方法を提供
することを目的とする。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、セル分解及びセル組み立て
処理部（ＳＡＲ）とフレーム処理部とを備え、回線を介
して入力されたＡＴＭセルストリームを受信してフレー
ム処理を行うフレーム処理装置において、セル分解及び
セル組み立て処理部（ＳＡＲ）は、回線を介して受信し
たＡＴＭセルストリームからヘッダ部分と情報部分とを
分解し、該情報部分を用いてフレームの組み立てを行う
フレーム組み立て部と、フレーム組み立て部により分解
された情報部分に対する処理内容を設定する処理内容設
定部とを有し、フレーム組み立て部によりフレームを組
み立てる際に、処理内容設定部にて設定された処理内容
をフレームに付加してフレーム処理部に送出することを
特徴とする。
に、請求項１記載の発明は、セル分解及びセル組み立て
処理部（ＳＡＲ）とフレーム処理部とを備え、回線を介
して入力されたＡＴＭセルストリームを受信してフレー
ム処理を行うフレーム処理装置において、セル分解及び
セル組み立て処理部（ＳＡＲ）は、回線を介して受信し
たＡＴＭセルストリームからヘッダ部分と情報部分とを
分解し、該情報部分を用いてフレームの組み立てを行う
フレーム組み立て部と、フレーム組み立て部により分解
された情報部分に対する処理内容を設定する処理内容設
定部とを有し、フレーム組み立て部によりフレームを組
み立てる際に、処理内容設定部にて設定された処理内容
をフレームに付加してフレーム処理部に送出することを
特徴とする。
【０００８】請求項２記載の発明は、請求項１記載の発
明において、フレーム処理部は、セル分解及びセル組み
立て処理部（ＳＡＲ）から送出されたフレームに付加さ
れた処理内容に基づいて処理を選択する処理選択部と、
処理選択部により選択された処理を行う処理部と、処理
部により処理された結果を処理指示として処理済みのフ
レームと共にセル分解及びセル組み立て処理部（ＳＡ
Ｒ）に返送する処理結果返送部と、を有して構成される
ことを特徴とする。
明において、フレーム処理部は、セル分解及びセル組み
立て処理部（ＳＡＲ）から送出されたフレームに付加さ
れた処理内容に基づいて処理を選択する処理選択部と、
処理選択部により選択された処理を行う処理部と、処理
部により処理された結果を処理指示として処理済みのフ
レームと共にセル分解及びセル組み立て処理部（ＳＡ
Ｒ）に返送する処理結果返送部と、を有して構成される
ことを特徴とする。
【０００９】請求項３記載の発明は、請求項２記載の発
明において、セル分解及びセル組み立て処理部（ＳＡ
Ｒ）は、処理結果返送部により返送された処理指示に基
づいて分岐する処理分岐部と、処理分岐部により分岐さ
れた処理指示に基づいて処理を実行する処理実行部と、
を有することを特徴とする。
明において、セル分解及びセル組み立て処理部（ＳＡ
Ｒ）は、処理結果返送部により返送された処理指示に基
づいて分岐する処理分岐部と、処理分岐部により分岐さ
れた処理指示に基づいて処理を実行する処理実行部と、
を有することを特徴とする。
【００１０】請求項４記載の発明は、請求項３記載の発
明において、処理実行部は、処理指示が回線への送出で
ある場合に、再度セルへと組み立てるセル組み立て部
と、処理指示が廃棄である場合に、処理済みのフレーム
を廃棄する廃棄部と、処理指示がプロセッサへの渡しで
ある場合に、プロセッサへ処理済みのフレームを渡すプ
ロセッサ渡し部と、を有して構成されることを特徴とす
る。
明において、処理実行部は、処理指示が回線への送出で
ある場合に、再度セルへと組み立てるセル組み立て部
と、処理指示が廃棄である場合に、処理済みのフレーム
を廃棄する廃棄部と、処理指示がプロセッサへの渡しで
ある場合に、プロセッサへ処理済みのフレームを渡すプ
ロセッサ渡し部と、を有して構成されることを特徴とす
る。
【００１１】請求項５記載の発明は、請求項４記載の発
明において、処理分岐部により処理指示が回線への送出
である場合に、セル組み立て部に対して処理済みのフレ
ームと送信ＶＰ（送信仮想パス）または送信ＶＣ（送信
仮想チャネル）を付加して送出することを特徴とする。
明において、処理分岐部により処理指示が回線への送出
である場合に、セル組み立て部に対して処理済みのフレ
ームと送信ＶＰ（送信仮想パス）または送信ＶＣ（送信
仮想チャネル）を付加して送出することを特徴とする。
【００１２】請求項６記載の発明は、セル分解及びセル
組み立て処理部（ＳＡＲ）とフレーム処理部とを備え、
回線を介して入力されたＡＴＭセルストリームを受信し
てフレーム処理を行うフレーム処理装置の処理方法にお
いて、回線を介してＡＴＭセルストリームを受信する受
信工程と、受信工程において受信したＡＴＭセルストリ
ームからヘッダ部分と情報部分とを分解する分解工程
と、分解工程において分解された情報部分の処理内容を
設定する処理内容設定工程と、処理内容設定工程におい
て設定された処理内容を付加してフレームを組み立てる
フレーム組み立て工程と、フレーム組み立て工程におい
て組み立てられたフレームに付加された処理内容を選択
する処理選択工程と、処理選択工程において選択された
処理内容に基づいて処理を行う処理工程と、処理工程に
より処理済みのフレームと共に処理指示をセル分解及び
セル組み立て処理部（ＳＡＲ）に返送する処理指示返送
工程と、処理指示返送工程において返送された処理指示
に基づいて処理を分岐する処理分岐工程と、処理分岐工
程において処理指示が回線への送出である場合に、再度
セルへと組み立てるセル組み立て工程と、セル組み立て
工程により組み立てられたセルを回線に送信する送信工
程とを有し、処理分岐工程において処理指示が廃棄であ
る場合に、処理済みのフレームを廃棄する廃棄工程を有
し、処理分岐工程において処理指示がプロセッサへの渡
しである場合に、プロセッサへ処理済みのフレームを渡
すプロセッサ渡し工程を有することを特徴とする。
組み立て処理部（ＳＡＲ）とフレーム処理部とを備え、
回線を介して入力されたＡＴＭセルストリームを受信し
てフレーム処理を行うフレーム処理装置の処理方法にお
いて、回線を介してＡＴＭセルストリームを受信する受
信工程と、受信工程において受信したＡＴＭセルストリ
ームからヘッダ部分と情報部分とを分解する分解工程
と、分解工程において分解された情報部分の処理内容を
設定する処理内容設定工程と、処理内容設定工程におい
て設定された処理内容を付加してフレームを組み立てる
フレーム組み立て工程と、フレーム組み立て工程におい
て組み立てられたフレームに付加された処理内容を選択
する処理選択工程と、処理選択工程において選択された
処理内容に基づいて処理を行う処理工程と、処理工程に
より処理済みのフレームと共に処理指示をセル分解及び
セル組み立て処理部（ＳＡＲ）に返送する処理指示返送
工程と、処理指示返送工程において返送された処理指示
に基づいて処理を分岐する処理分岐工程と、処理分岐工
程において処理指示が回線への送出である場合に、再度
セルへと組み立てるセル組み立て工程と、セル組み立て
工程により組み立てられたセルを回線に送信する送信工
程とを有し、処理分岐工程において処理指示が廃棄であ
る場合に、処理済みのフレームを廃棄する廃棄工程を有
し、処理分岐工程において処理指示がプロセッサへの渡
しである場合に、プロセッサへ処理済みのフレームを渡
すプロセッサ渡し工程を有することを特徴とする。
【００１３】
【発明の実施の形態】次に、添付図面を参照して本発明
に係るフレーム処理装置及びその処理方法の実施の形態
を詳細に説明する。図１を参照すると、本発明によるフ
レーム処理装置及びその処理方法の実施の形態が示され
ている。
に係るフレーム処理装置及びその処理方法の実施の形態
を詳細に説明する。図１を参照すると、本発明によるフ
レーム処理装置及びその処理方法の実施の形態が示され
ている。
【００１４】図１は、本発明の実施形態であるフレーム
処理装置の概略構成を示すブロック図である。図１にお
いて、本発明の実施形態であるフレーム処理装置の主な
構成は、セル分解及びセル組み立て処理部（ＳＡＲ）１
と、フレーム処理部２と、を有して構成される。
処理装置の概略構成を示すブロック図である。図１にお
いて、本発明の実施形態であるフレーム処理装置の主な
構成は、セル分解及びセル組み立て処理部（ＳＡＲ）１
と、フレーム処理部２と、を有して構成される。
【００１５】セル分解及びセル組み立て処理部（ＳＡ
Ｒ）１は、回線ＶＣ１〜ＶＣｎを介してＡＴＭセルスト
リームを受信し、ＶＰ（仮想的パス）コネクションまた
はＶＣ（仮想的チャネル）コネクション毎に受信したＡ
ＴＭセルからＡＡＬ５フレームを組み立てる。ＡＡＬ５
フレームを組立てながら、後段のフレーム処理部２で該
当するＶＰコネクションまたはＶＣコネクションにより
受信したフレームの処理内容を検索する。組み立て終わ
ったフレームは、処理内容と共にフレーム処理部２へ渡
す機能を有している。
Ｒ）１は、回線ＶＣ１〜ＶＣｎを介してＡＴＭセルスト
リームを受信し、ＶＰ（仮想的パス）コネクションまた
はＶＣ（仮想的チャネル）コネクション毎に受信したＡ
ＴＭセルからＡＡＬ５フレームを組み立てる。ＡＡＬ５
フレームを組立てながら、後段のフレーム処理部２で該
当するＶＰコネクションまたはＶＣコネクションにより
受信したフレームの処理内容を検索する。組み立て終わ
ったフレームは、処理内容と共にフレーム処理部２へ渡
す機能を有している。
【００１６】フレーム処理部２では、セル分解及びセル
組み立て処理部（ＳＡＲ）１から受け取ったフレームを
指定された処理内容に基づいてフレーム処理する。
組み立て処理部（ＳＡＲ）１から受け取ったフレームを
指定された処理内容に基づいてフレーム処理する。
【００１７】セル分解及びセル組み立て処理部（ＳＡ
Ｒ）１の主な構成は、フレーム組立部１１と、処理内容
設定部１２と、処理分岐部１３と、セル組立部１４と、
廃棄部１５と、プロセッサ渡し部１６と、により構成さ
れる。
Ｒ）１の主な構成は、フレーム組立部１１と、処理内容
設定部１２と、処理分岐部１３と、セル組立部１４と、
廃棄部１５と、プロセッサ渡し部１６と、により構成さ
れる。
【００１８】フレーム処理部２の主な構成は、処理選択
部２１と、処理結果返送部２２と、により構成される。
部２１と、処理結果返送部２２と、により構成される。
【００１９】フレーム組立部１１は、回線ＶＣ１〜ＶＣ
ｎを介して入力されたＡＴＭストリームをＡＡＬ５のフ
レームへと組み立て、後述される処理内容設定部１２で
検索及び設定された処理内容と共に後段のフレーム処理
部２の処理選択部２１へ送出する。
ｎを介して入力されたＡＴＭストリームをＡＡＬ５のフ
レームへと組み立て、後述される処理内容設定部１２で
検索及び設定された処理内容と共に後段のフレーム処理
部２の処理選択部２１へ送出する。
【００２０】処理内容設定部１２は、受信したＶＰコネ
クションまたはＶＣコネクション毎に後段のフレーム処
理部２にて処理される処理内容を検索し、検索結果とし
て得られた処理内容の指示をフレーム組立部１１に送出
して、当該フレーム組み立部１１で組み立てられたフレ
ームと共にフレーム処理部２の処理選択部２１へ送出さ
れる。
クションまたはＶＣコネクション毎に後段のフレーム処
理部２にて処理される処理内容を検索し、検索結果とし
て得られた処理内容の指示をフレーム組立部１１に送出
して、当該フレーム組み立部１１で組み立てられたフレ
ームと共にフレーム処理部２の処理選択部２１へ送出さ
れる。
【００２１】フレーム処理部２の処理選択部２１は、フ
レーム毎に指示された処理内容に従って、該当する次段
のフレームの処理を行い、処理部Ａ〜Ｘに送出する。
レーム毎に指示された処理内容に従って、該当する次段
のフレームの処理を行い、処理部Ａ〜Ｘに送出する。
【００２２】処理部Ａ〜Ｘは、処理内容設定部１２によ
り設定された処理内容に基づいてフレームの処理を行
い、処理部Ａ〜Ｘにおいて処理されたフレームは、当該
フレームと共に処理された結果としての処理指示が付加
されて処理結果返送部２２へと送出される。
り設定された処理内容に基づいてフレームの処理を行
い、処理部Ａ〜Ｘにおいて処理されたフレームは、当該
フレームと共に処理された結果としての処理指示が付加
されて処理結果返送部２２へと送出される。
【００２３】処理結果返送部２２は、処理済みのフレー
ムに付加された処理指示をセル分解及びセル組み立て処
理部（ＳＡＲ）１の処理分岐部１３へ送出する。
ムに付加された処理指示をセル分解及びセル組み立て処
理部（ＳＡＲ）１の処理分岐部１３へ送出する。
【００２４】処理分岐部１３は、フレーム処理部２から
送出された処理済みのフレーム及び処理指示を受け取る
と、当該処理指示に基づいてフレームの処理を行う。
送出された処理済みのフレーム及び処理指示を受け取る
と、当該処理指示に基づいてフレームの処理を行う。
【００２５】処理指示が送信指示である場合には、処理
指示に含まれるＶＰコネクションまたはＶＣコネクショ
ンに向けてセル組み立て部１４にてＡＴＭセルの組み立
て処理を行った後に回線ＶＣ１〜ＶＣｎを介して送信す
る。
指示に含まれるＶＰコネクションまたはＶＣコネクショ
ンに向けてセル組み立て部１４にてＡＴＭセルの組み立
て処理を行った後に回線ＶＣ１〜ＶＣｎを介して送信す
る。
【００２６】処理指示が廃棄指示である場合には、処理
済みのフレームを廃棄部１５へ送出して廃棄処理を行
う。
済みのフレームを廃棄部１５へ送出して廃棄処理を行
う。
【００２７】処理指示がプロセッサ渡しである場合に
は、処理済みのフレームをプロセッサ渡し部１６に送出
してプロセッサに向けてフレーム渡しの処理を行う。
は、処理済みのフレームをプロセッサ渡し部１６に送出
してプロセッサに向けてフレーム渡しの処理を行う。
【００２８】図２は、本発明の実施形態におけるセル分
解及びセル組み立て部（ＳＡＲ）１とフレーム処理部２
の処理工程を示す図である。図２において、回線を介し
て受信されたＡＴＭセルストリームの個々のＡＴＭセル
は、５３バイトからなるセルであり、この５３バイトの
うちの５バイトがヘッダとなり、残りの４８バイトがＰ
ＡＹＬＯＡＤ（ペイロード）となる。このように構成さ
れたＡＴＭセルは、図１に示されるセル分解及びセル組
み立て部（ＳＡＲ）１により受信され、フレーム組立部
１１で個々のＡＴＭセルのヘッダとペイロードとが分解
された後、それぞれのセルのペイロードを組み合わせ、
ＡＡＬ５トレーラを組み合わせてＡＡＬ５フレームを組
み立てる。ここで組み立てられたＡＡＬ５フレームは、
処理内容設定部１２にて設定された処理内容と共に後段
のフレーム処理部２に送出される。
解及びセル組み立て部（ＳＡＲ）１とフレーム処理部２
の処理工程を示す図である。図２において、回線を介し
て受信されたＡＴＭセルストリームの個々のＡＴＭセル
は、５３バイトからなるセルであり、この５３バイトの
うちの５バイトがヘッダとなり、残りの４８バイトがＰ
ＡＹＬＯＡＤ（ペイロード）となる。このように構成さ
れたＡＴＭセルは、図１に示されるセル分解及びセル組
み立て部（ＳＡＲ）１により受信され、フレーム組立部
１１で個々のＡＴＭセルのヘッダとペイロードとが分解
された後、それぞれのセルのペイロードを組み合わせ、
ＡＡＬ５トレーラを組み合わせてＡＡＬ５フレームを組
み立てる。ここで組み立てられたＡＡＬ５フレームは、
処理内容設定部１２にて設定された処理内容と共に後段
のフレーム処理部２に送出される。
【００２９】フレーム処理部２においては、セル分解及
びセル組み立て部（ＳＡＲ）１から送出されたＡＡＬ５
フレームからＡＡＬ５のヘッダを取り除き（デカプセル
化）、ＩＰｖ４及びＬＬＣ／ＳＮＡＰから成るＲＦＣ１
４８３フレームを形成し、処理指示と共にセル分解及び
セル組み立て部（ＳＡＲ）１へ返送する。
びセル組み立て部（ＳＡＲ）１から送出されたＡＡＬ５
フレームからＡＡＬ５のヘッダを取り除き（デカプセル
化）、ＩＰｖ４及びＬＬＣ／ＳＮＡＰから成るＲＦＣ１
４８３フレームを形成し、処理指示と共にセル分解及び
セル組み立て部（ＳＡＲ）１へ返送する。
【００３０】図３は、処理内容設定部１２で設定される
フレームの処理内容及び処理結果返送部２２で処理され
た処理指示の一実施例である。
フレームの処理内容及び処理結果返送部２２で処理され
た処理指示の一実施例である。
【００３１】図３に示されるように、本実施形態におけ
る処理内容のフォーマットは、優先クラス指示を示すＰ
ＲＩＯ〈３−０〉と、ＱｏＳ識別条件指示を示すＰＯＲ
Ｔ〈２−０〉，ＰＲＯＴＯＣＯＬ，ＴＯＳ，ＶＰＮＩＤ
と、カプセル化有無の指定の指示を示すＥＮＣＡＰと、
ＶＰＮ選択指示を示すＶＰＮ−ＩＤ〈１１−０〉と、を
含んで構成される。
る処理内容のフォーマットは、優先クラス指示を示すＰ
ＲＩＯ〈３−０〉と、ＱｏＳ識別条件指示を示すＰＯＲ
Ｔ〈２−０〉，ＰＲＯＴＯＣＯＬ，ＴＯＳ，ＶＰＮＩＤ
と、カプセル化有無の指定の指示を示すＥＮＣＡＰと、
ＶＰＮ選択指示を示すＶＰＮ−ＩＤ〈１１−０〉と、を
含んで構成される。
【００３２】また、本実施形態における処理指示のフォ
ーマットは、フレーム処理指示（送信／廃棄／プロセッ
サ）を示すＣＯＭ〈１−０〉と、優先クラス指示を示す
ＰＲＩＯ〈３−０〉と、送信先回線番号を示すＰＡ〈４
−０〉と、送信ＡＴＭセルヘッダ設定の指示を示すＰＴ
〈２−０〉と、セルヘッダの中の優先ビットを指示する
ＣＬＰと、送信先ＶＰＩの設定を指示するＶＰＩ〈１１
−０〉と、ＶＣＩの設定を指示するＶＣＩ〈１５−０〉
と、を含んで構成される。
ーマットは、フレーム処理指示（送信／廃棄／プロセッ
サ）を示すＣＯＭ〈１−０〉と、優先クラス指示を示す
ＰＲＩＯ〈３−０〉と、送信先回線番号を示すＰＡ〈４
−０〉と、送信ＡＴＭセルヘッダ設定の指示を示すＰＴ
〈２−０〉と、セルヘッダの中の優先ビットを指示する
ＣＬＰと、送信先ＶＰＩの設定を指示するＶＰＩ〈１１
−０〉と、ＶＣＩの設定を指示するＶＣＩ〈１５−０〉
と、を含んで構成される。
【００３３】以上に示されるように、フレームの処理内
容例としては、ＩＰｖ４のフレームのチェック、ＴＴＬ
（生存時間）減算、送信先検索処理、ＶＰＮ振り分け処
理、ＴＯＳ／ＴＣ／ＣＬＰ等による送信先振り分け処
理、ＴＣＰ／ＵＤＰのポート番号による振り分け処理、
ＴＣＰ／ＵＤＰのポート番号や送信元ＩＰアドレスによ
るフィルタリング処理、ＩＰｖ４／ＩＰｖ６変換、ＭＰ
ＬＳラベルスタック処理、ＩＰｉｎＩＰ処理、ＲＦＣ１
４８３カプセル化／デカプセル化処理等がある。
容例としては、ＩＰｖ４のフレームのチェック、ＴＴＬ
（生存時間）減算、送信先検索処理、ＶＰＮ振り分け処
理、ＴＯＳ／ＴＣ／ＣＬＰ等による送信先振り分け処
理、ＴＣＰ／ＵＤＰのポート番号による振り分け処理、
ＴＣＰ／ＵＤＰのポート番号や送信元ＩＰアドレスによ
るフィルタリング処理、ＩＰｖ４／ＩＰｖ６変換、ＭＰ
ＬＳラベルスタック処理、ＩＰｉｎＩＰ処理、ＲＦＣ１
４８３カプセル化／デカプセル化処理等がある。
【００３４】これらの処理指示に含まれるＶＰコネクシ
ョンまたはＶＣコネクションに向けてセル組立部１４に
てＡＴＭセルの組み立て処理を行った後に回線ＶＣ１〜
ＶＣｎを介して送信する。
ョンまたはＶＣコネクションに向けてセル組立部１４に
てＡＴＭセルの組み立て処理を行った後に回線ＶＣ１〜
ＶＣｎを介して送信する。
【００３５】従って、本発明の実施形態によれば、フレ
ーム処理部２において、セル分解及びセル組み立て処理
部（ＳＡＲ）１からフレームを処理内容の指示とともに
受け取ることで、ＶＰコネクションまたはＶＣコネクシ
ョン毎の処理内容を検索するといった前処理を行なうこ
となく指定された処理に移ることができるため、処理能
力の向上と前処理に必要であった機能／回路を不要にで
きるという効果が得られる。
ーム処理部２において、セル分解及びセル組み立て処理
部（ＳＡＲ）１からフレームを処理内容の指示とともに
受け取ることで、ＶＰコネクションまたはＶＣコネクシ
ョン毎の処理内容を検索するといった前処理を行なうこ
となく指定された処理に移ることができるため、処理能
力の向上と前処理に必要であった機能／回路を不要にで
きるという効果が得られる。
【００３６】フレーム処理部２では、セル分解及びセル
組み立て処理部１からフレームと処理内容の指示を受け
取る。フレーム毎に指示された処理内容に従い、フレー
ムの処理を行なう。フレームの処理内容例としては、Ｉ
Ｐｖ４のフレームのチェック、ＴＴＬ減算、送信先検索
処理、ＶＰＮ振り分け処理、ＴＯＳ／ＴＣ／ＣＬＰ等に
よる送信先振り分け処理、ＴＣＰ／ＵＤＰのポート番号
による振り分け処理、ＴＣＰ／ＵＤＰのポート番号や送
信元ＩＰアドレスによるフィルタリング処理、ＩＰｖ４
／ＩＰｖ６変換、ＭＰＬＳラベルスタック処理、ＩＰｉ
ｎＩＰ処理、ＲＦＣ１４８３カプセル化／デカプセル化
処理等がある。
組み立て処理部１からフレームと処理内容の指示を受け
取る。フレーム毎に指示された処理内容に従い、フレー
ムの処理を行なう。フレームの処理内容例としては、Ｉ
Ｐｖ４のフレームのチェック、ＴＴＬ減算、送信先検索
処理、ＶＰＮ振り分け処理、ＴＯＳ／ＴＣ／ＣＬＰ等に
よる送信先振り分け処理、ＴＣＰ／ＵＤＰのポート番号
による振り分け処理、ＴＣＰ／ＵＤＰのポート番号や送
信元ＩＰアドレスによるフィルタリング処理、ＩＰｖ４
／ＩＰｖ６変換、ＭＰＬＳラベルスタック処理、ＩＰｉ
ｎＩＰ処理、ＲＦＣ１４８３カプセル化／デカプセル化
処理等がある。
【００３７】〈他の実施形態〉本発明の他の実施形態と
して、その基本的構成は上述される実施形態と同様であ
るが、他の実施形態としてフレーム組立部／セル組み立
て部のいずれも、ＡＡＬ５以外のものでもよい。
して、その基本的構成は上述される実施形態と同様であ
るが、他の実施形態としてフレーム組立部／セル組み立
て部のいずれも、ＡＡＬ５以外のものでもよい。
【００３８】図４は、ＡＡＬ５フレーム、ＲＦＣ１４８
３フレーム、ＩＰｖ４フレームの各ヘッダ情報の一構成
例を示す図である。
３フレーム、ＩＰｖ４フレームの各ヘッダ情報の一構成
例を示す図である。
【００３９】図４に示されるように、例えば、ＩＰｖ４
フレームのヘッダ構成は以下の構成による。
フレームのヘッダ構成は以下の構成による。
【００４０】Identification（識別子）は、１６ビット
で構成され、上位層へデータを渡す際の参考情報として
用いられ、この値を基準にして上位層において分割され
たデータを再構築する。
で構成され、上位層へデータを渡す際の参考情報として
用いられ、この値を基準にして上位層において分割され
たデータを再構築する。
【００４１】Flags （フラグ）は、３ビットで構成さ
れ、パケットの分割に関する制御を指示する。
れ、パケットの分割に関する制御を指示する。
【００４２】Fragment Offset （フラグメントオフセッ
ト）は、１３ビットで構成され、分割されたフラグメン
トがオリジナルデータのどこに位置していたのかを示
す。
ト）は、１３ビットで構成され、分割されたフラグメン
トがオリジナルデータのどこに位置していたのかを示
す。
【００４３】Time to Live（生存時間）は、８ビットで
構成され、このパケットがネットワークに存在してよい
時間を秒単位で示す。
構成され、このパケットがネットワークに存在してよい
時間を秒単位で示す。
【００４４】Protocol（プロトコル）は、８ビットで構
成され、上位層のプロトコルが何であるのかを示す。
成され、上位層のプロトコルが何であるのかを示す。
【００４５】Header Checksum （ヘッダチェックサム）
は、１６ビットで構成され、ＩＰヘッダのチェックサム
を示す。
は、１６ビットで構成され、ＩＰヘッダのチェックサム
を示す。
【００４６】Source Address（送信元ＩＰアドレス）
は、３２ビットで構成され、送信元のＩＰアドレスを示
す。
は、３２ビットで構成され、送信元のＩＰアドレスを示
す。
【００４７】Destination Address （宛て先ＩＰアドレ
ス）は、３２ビットで構成され、宛て先のＩＰアドレス
を示す。
ス）は、３２ビットで構成され、宛て先のＩＰアドレス
を示す。
【００４８】Options （オプション）は、可変長の長さ
を有し、通常はオプションフィールドは使用されない
が、テストやデバック等を行うときに使用される。
を有し、通常はオプションフィールドは使用されない
が、テストやデバック等を行うときに使用される。
【００４９】Padding （パディング）は、オプションを
付けた場合、ヘッダが３２ビットの整数倍にならないケ
ースの時に、パディング、すなわち、穴埋めを行うこと
により整数倍になるように調整する。
付けた場合、ヘッダが３２ビットの整数倍にならないケ
ースの時に、パディング、すなわち、穴埋めを行うこと
により整数倍になるように調整する。
【００５０】図５は、図４に示されるヘッダ情報におけ
る設定値及び使用値の一実施例を示す表である。図５に
示されるように、各ヘッダ項目に対応する内容、例え
ば、ＬＬＣにおいて、その内容、すなわち使用値は、０
×ＡＡＡＡ０３というようになる。以下、各項目に対応
するものである。
る設定値及び使用値の一実施例を示す表である。図５に
示されるように、各ヘッダ項目に対応する内容、例え
ば、ＬＬＣにおいて、その内容、すなわち使用値は、０
×ＡＡＡＡ０３というようになる。以下、各項目に対応
するものである。
【００５１】フレーム組立て部における処理内容設定に
は、そのためのレジスタまたはメモリを用意してもよい
が、ＨＴ（Headder Translator）を持つＳＡＲであれば
ＨＴ内の空き領域を使用することにより最小限の機能追
加で実現することができる。
は、そのためのレジスタまたはメモリを用意してもよい
が、ＨＴ（Headder Translator）を持つＳＡＲであれば
ＨＴ内の空き領域を使用することにより最小限の機能追
加で実現することができる。
【００５２】処理内容選択のための設定は、ＶＰコネク
ションまたはＶＣコネクション毎のほか、ＣＢＲ／ＶＢ
Ｒ／ＵＢＲ等のトラフィッククラス毎でもよいし、複数
の入力回線を有する場合にはその回線毎でもよい。
ションまたはＶＣコネクション毎のほか、ＣＢＲ／ＶＢ
Ｒ／ＵＢＲ等のトラフィッククラス毎でもよいし、複数
の入力回線を有する場合にはその回線毎でもよい。
【００５３】
【発明の効果】以上の説明より明らかなように、ＡＴＭ
レイヤの終端部において、セル分解及びセル組み立て処
理部（ＳＡＲ）内で上位レイヤのフレーム処理部で処理
すべき内容を検索し、指示することにより、後段のフレ
ーム処理部での余分な処理内容の検索処理を省くことが
でき、セル分解及びセル組み立て処理部から受信したフ
レームの処理を即座に開始することでフレーム処理部の
処理能力を向上することができる。
レイヤの終端部において、セル分解及びセル組み立て処
理部（ＳＡＲ）内で上位レイヤのフレーム処理部で処理
すべき内容を検索し、指示することにより、後段のフレ
ーム処理部での余分な処理内容の検索処理を省くことが
でき、セル分解及びセル組み立て処理部から受信したフ
レームの処理を即座に開始することでフレーム処理部の
処理能力を向上することができる。
【００５４】また、上述されるように、フレーム処理部
での余分な処理内容の検索処理を省くことにより回路規
模を削減することができる。従って、本発明のフレーム
処理装置及びその処理方法によれば、ＶＰコネクション
またはＶＣコネクション毎に異なるフレーム処理をソフ
トウェアを介在することなくダイナミックな処理を行う
ことができる。
での余分な処理内容の検索処理を省くことにより回路規
模を削減することができる。従って、本発明のフレーム
処理装置及びその処理方法によれば、ＶＰコネクション
またはＶＣコネクション毎に異なるフレーム処理をソフ
トウェアを介在することなくダイナミックな処理を行う
ことができる。
【図１】本発明の実施形態であるフレーム処理装置の概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図２】本発明の実施形態におけるセル分解及びセル組
み立て部（ＳＡＲ）とフレーム処理部の処理工程を示す
図である。
み立て部（ＳＡＲ）とフレーム処理部の処理工程を示す
図である。
【図３】本発明の実施形態における処理内容及び処理指
示の一実施例を示す図である。
示の一実施例を示す図である。
【図４】ＡＡＬ５フレーム、ＲＦＣ１４８３フレーム、
ＩＰｖ４フレームの各ヘッダ情報の一構成例を示す図で
ある。
ＩＰｖ４フレームの各ヘッダ情報の一構成例を示す図で
ある。
【図５】図４に示されるヘッダ情報における設定値及び
使用値の一実施例を示す一覧表である。
使用値の一実施例を示す一覧表である。
１ セル分解及びセル組み立て処理部（ＳＡＲ） ２ フレーム処理部 １１ フレーム組立部 １２ 処理内容設定部 １３ 処理分岐部 １４ セル組立部 １５ 廃棄部 １６ プロセッサ渡し部 ２１ 処理選択部 ２２ 処理結果返送部
Claims (6)
- 【請求項１】 セル分解及びセル組み立て処理部（ＳＡ
Ｒ）とフレーム処理部とを備え、回線を介して入力され
たＡＴＭセルストリームを受信してフレーム処理を行う
フレーム処理装置において、 前記セル分解及びセル組み立て処理部（ＳＡＲ）は、 前記回線を介して受信した前記ＡＴＭセルストリームか
らヘッダ部分と情報部分とを分解し、該情報部分を用い
て組み立てを行うフレーム組み立て部と、 前記フレーム組み立て部により分解された前記情報部分
に対する処理内容を設定する処理内容設定部とを有し、 前記フレーム組み立て部によりフレームを組み立てる際
に、前記処理内容設定部にて設定された処理内容を前記
フレームに付加して前記フレーム処理部に送出すること
を特徴とするフレーム処理装置。 - 【請求項２】 前記フレーム処理部は、 前記セル分解及びセル組み立て処理部（ＳＡＲ）から送
出された前記フレームに付加された処理内容に基づいて
処理を選択する処理選択部と、 前記処理選択部により選択された処理を行う処理部と、 前記処理部により処理された結果を処理指示として処理
済みのフレームと共に前記セル分解及びセル組み立て処
理部（ＳＡＲ）に返送する処理結果返送部と、 を有して構成されることを特徴とする請求項１記載のフ
レーム処理装置。 - 【請求項３】 前記セル分解及びセル組み立て処理部
（ＳＡＲ）は、 前記処理結果返送部により返送された前記処理指示に基
づいて分岐する処理分岐部と、 前記処理分岐部により分岐された前記処理指示に基づい
て処理を実行する処理実行部と、 を有することを特徴とする請求項２記載のフレーム処理
装置。 - 【請求項４】 前記処理実行部は、 前記処理指示が回線への送出である場合に、再度セルへ
と組み立てるセル組み立て部と、 前記処理指示が廃棄である場合に、前記処理済みのフレ
ームを廃棄する廃棄部と、 前記処理指示がプロセッサへの渡しである場合に、プロ
セッサへ前記処理済みのフレームを渡すプロセッサ渡し
部と、 を有して構成されることを特徴とする請求項３記載のフ
レーム処理装置。 - 【請求項５】 前記処理分岐部により前記処理指示が回
線への送出である場合に、前記セル組み立て部に対して
前記処理済みフレームと送信ＶＰ（送信仮想パス）また
は送信ＶＣ（送信仮想チャネル）を付加して送出するこ
とを特徴とする請求項４記載のフレーム処理装置。 - 【請求項６】 セル分解及びセル組み立て処理部（ＳＡ
Ｒ）とフレーム処理部とを備え、回線を介して入力され
たＡＴＭセルストリームを受信してフレーム処理を行う
フレーム処理装置の処理方法において、 前記回線を介して前記ＡＴＭセルストリームを受信する
受信工程と、 前記受信工程において受信した前記ＡＴＭセルストリー
ムからヘッダ部分と情報部分とを分解する分解工程と、 前記分解工程において分解された前記情報部分の処理内
容を設定する処理内容設定工程と、 前記処理内容設定工程において設定された前記処理内容
を付加してフレームを組み立てるフレーム組み立て工程
と、 前記フレーム組み立て工程において組み立てられたフレ
ームに付加された前記処理内容を選択する処理選択工程
と、 前記処理選択工程において選択された処理内容に基づい
て処理を行う処理工程と、 前記処理工程により処理済みのフレームと共に処理指示
を前記セル分解及びセル組み立て処理部（ＳＡＲ）に返
送する処理指示返送工程と、 前記処理指示返送工程において返送された前記処理指示
に基づいて処理を分岐する処理分岐工程と、 前記処理分岐工程において前記処理指示が回線への送出
である場合に、再度セルへと組み立てるセル組み立て工
程と、 前記セル組み立て工程により組み立てられた前記セルを
前記回線に送信する送信工程とを有し、 前記処理分岐工程において前記処理指示が廃棄である場
合に、前記処理済みのフレームを廃棄する廃棄工程を有
し、 前記処理分岐工程において前記処理指示がプロセッサへ
の渡しである場合に、プロセッサへ前記処理済みのフレ
ームを渡すプロセッサ渡し工程を有することを特徴とす
るフレーム処理装置の処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14623399A JP2000341275A (ja) | 1999-05-26 | 1999-05-26 | フレーム処理装置及びその処理方法 |
| US09/577,669 US6788706B1 (en) | 1999-05-26 | 2000-05-25 | Frame handling system, and frame handling method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14623399A JP2000341275A (ja) | 1999-05-26 | 1999-05-26 | フレーム処理装置及びその処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000341275A true JP2000341275A (ja) | 2000-12-08 |
Family
ID=15403127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14623399A Pending JP2000341275A (ja) | 1999-05-26 | 1999-05-26 | フレーム処理装置及びその処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6788706B1 (ja) |
| JP (1) | JP2000341275A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687250B1 (en) | 1999-05-31 | 2004-02-03 | Nec Corporation | Device with quality controllable SAR function by upper layer instruction, LSI unit and quality control method by upper layer instruction |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039057B1 (en) * | 2001-07-19 | 2006-05-02 | Advanced Micro Devices, Inc. | Arrangement for converting ATM cells to infiniband packets |
| US20050117604A1 (en) * | 2003-11-19 | 2005-06-02 | Rasmus Villefrance | Transport layer protocol for a peripheral module for a communication device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10322349A (ja) | 1997-05-16 | 1998-12-04 | Nippon Telegr & Teleph Corp <Ntt> | Ａｔｍ通信装置およびａｔｍ通信システム |
| JP3042457B2 (ja) * | 1997-08-21 | 2000-05-15 | 日本電気株式会社 | マルチレイヤａｔｍ通信装置 |
| JPH1198183A (ja) * | 1997-09-17 | 1999-04-09 | Toshiba Corp | 中継装置 |
| JPH1198143A (ja) * | 1997-09-17 | 1999-04-09 | Toshiba Corp | Ａｔｍ中継装置 |
| JP3480801B2 (ja) * | 1997-12-05 | 2003-12-22 | 株式会社東芝 | パケット転送方法及びノード装置 |
| JP3152293B2 (ja) * | 1997-12-17 | 2001-04-03 | 日本電気株式会社 | Ｉｐレイヤ処理装置 |
| JP2965020B2 (ja) * | 1998-01-09 | 1999-10-18 | 日本電気株式会社 | 専用処理インタフェースを持つｓａｒ |
| JP3490286B2 (ja) * | 1998-03-13 | 2004-01-26 | 株式会社東芝 | ルータ装置及びフレーム転送方法 |
-
1999
- 1999-05-26 JP JP14623399A patent/JP2000341275A/ja active Pending
-
2000
- 2000-05-25 US US09/577,669 patent/US6788706B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687250B1 (en) | 1999-05-31 | 2004-02-03 | Nec Corporation | Device with quality controllable SAR function by upper layer instruction, LSI unit and quality control method by upper layer instruction |
Also Published As
| Publication number | Publication date |
|---|---|
| US6788706B1 (en) | 2004-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391778B2 (en) | Label switching router having internal channel share function over ATM, and method for sharing internal channel using the same | |
| JP3515263B2 (ja) | ルータ装置、データ通信ネットワークシステム、ノード装置、データ転送方法及びネットワーク接続方法 | |
| US7289517B1 (en) | Node device | |
| US7809015B1 (en) | Bundling ATM and POS data in a single optical channel | |
| US7593406B2 (en) | Multi-layered packet processing device | |
| US20030067929A1 (en) | Router apparatus and frame transfer method | |
| EP1158724A2 (en) | Packet processor with programmable application logic | |
| US20070058543A1 (en) | ATM over ethernet scheduler | |
| US8948201B2 (en) | Packet transfer apparatus | |
| JPH0998189A (ja) | ネットワーク中継装置 | |
| US6671277B1 (en) | Network relaying apparatus and network relaying method capable of high quality transfer of packets under stable service quality control | |
| FI104670B (fi) | Pakettien reititys tietoliikennejärjestelmässä | |
| JP2000341275A (ja) | フレーム処理装置及びその処理方法 | |
| US7042886B2 (en) | Apparatus, method, and computer program for wire-speed classification and pre-processing of data packets in an ATM network | |
| US6671280B1 (en) | Network processor for multiprotocol data flows | |
| JP3820054B2 (ja) | パケット送信装置 | |
| JP2004147164A (ja) | パケット送信装置 | |
| FI103309B (fi) | Pakettien reititys tietoliikennejärjestelmässä | |
| JP3640082B2 (ja) | 通信システム、通信装置、その送信元検出方法及び送信元検出プログラム | |
| KR20030078295A (ko) | 멀티 프로토콜 레이블 스위치 망 내 라우터의 가상 채널머징 장치 및 방법 | |
| KR100491977B1 (ko) | 멀티 프로토콜 레이블 스위치 시스템의 멀티캐스트 패킷처리 방법 및 장치 | |
| KR100284043B1 (ko) | 프레임 릴레이와 비동기식 전송 모드간의 상호 접속 기능수행 방법 | |
| JPH07336393A (ja) | Ａｔｍ網間接続方法 | |
| JP2000261463A (ja) | Ａｔｍ交換機でのｔｏｓ使用によるｉｐパケットとサービスカテゴリのマッピング方法及びａｔｍ交換装置 | |
| JP2004129295A (ja) | ルータ装置、データ通信ネットワークシステム及びデータ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010814 |