JP3820054B2 - パケット送信装置 - Google Patents
パケット送信装置 Download PDFInfo
- Publication number
- JP3820054B2 JP3820054B2 JP8698199A JP8698199A JP3820054B2 JP 3820054 B2 JP3820054 B2 JP 3820054B2 JP 8698199 A JP8698199 A JP 8698199A JP 8698199 A JP8698199 A JP 8698199A JP 3820054 B2 JP3820054 B2 JP 3820054B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- cell
- specific field
- value
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5665—Interaction of ATM with other protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、入力パケットをＡＡＬ（ＡＴＭアダプテーションレイヤ）フレーム化し、このＡＡＬフレーム化されたデータからＡＴＭセル列を生成して、ＡＴＭ網に送信するパケット送信装置に関するものである。
【０００２】
【従来の技術】
従来から、ＩＰ（インターネットプロトコル）等で規定されるパケットをＡＴＭ網に送信する場合、セル送信装置が用いられ、このセル送信装置は、パケットを１以上のＡＴＭセル（５３バイト）で構成されるＡＡＬタイプ５フレームを生成する。
【０００３】
図１６は、パケットとＡＡＬ５フレームとの関係を示す図である。図１６において、パケットは任意のデータ長を持っており、パケットを送信する場合、ＡＡＬにおいて入力されたパケットは、４８バイトに分割される。この分割された４８バイトのデータは、ＡＴＭレイヤにおいて５バイトのＡＴＭセルヘッダ（セルヘッダ）が付加されて、固定長のＡＴＭセル列として送出される。
【０００４】
このＡＴＭセル列がＡＡＬ５フレームである。ここで、パケットは任意長であるため、４８バイトの分割時に半端なデータ長が生成されるが、この部分には、パッドＰＡＤが付加されるとともに、フレーム全体の誤り検出符号であるＣＲＣを含むＡＡＬトレーラを後尾に付加する。なお、ＣＲＣは３２ビットである。
【０００５】
ＡＡＬのプロトコルとしては、ＡＡＬタイプ１〜ＡＡＬタイプ５があり、ＡＡＬタイプ１は、固定速度の音声、映像等のクラスＡのサービスを行い、ＡＡＬタイプ２は、可変速度の音声、映像等のクラスＢのサービスを行い、ＡＡＬタイプ３〜５は、データ等のクラスＣのサービスを行い、特にＡＡＬタイプ５（ＡＡＬ５）は、余計なヘッダとトレーラを持たず、簡易なプロトコルとなっている。
【０００６】
図１７に示すように、ＡＴＭセルは、５バイトのセルヘッダと４８バイトのセルデータとから構成され、セルヘッダは、ＧＦＣ（一般的フロー制御）、ＶＰＩ／ＶＣＩ（仮想パス識別子／仮想チャネル識別子）、ＰＴ（ペイロード・タイプ）、ＣＬＰ（セル損失優先）、およびＨＥＣ（ヘッダ誤り制御）のフィールドをもつ。このＣＬＰは、セルの優先度を示すもので、ＣＬＰが「１」のときは廃棄されやすく、ＣＬＰが「０」のときは廃棄されにくいセルとなる。この優先度をセルに持たせることによって、ＡＴＭ網におけるトラフィック制御は、ＡＴＭ網内で輻輳状態に陥った場合に重要でないセルから優先的に廃棄するという優先廃棄機能を達成する。
【０００７】
ここで、図１８を参照して、従来のセル生成回路について説明する。図１８は、従来のセル生成回路の構成を示すブロック図である。図１８において、バッファ１０１は、入力されたパケットデータを一時保持する。ＣＰＵ１０２は、セル生成の全体制御を行う。ＲＡＭ１０３は、セル化されたデータ等を一時保持する。ＦＩＦＯ１０４は、セルとして送信されるデータを一時蓄積する。Ｆ／Ｆ（フリップフロップ）１０５は、タイミングを調整してセルをＡＴＭ網側に出力する。スイッチ部１０６は、ヘッダ情報をセルに付加する。なお、現在では、これらの構成要素を一まとめて１チップ化したＬＳＩが流通している。
【０００８】
図１８において、このセル生成装置は、１以上のＡＴＭ網における仮想チャネルＶＣをサポートし、仮想チャネルＶＣ毎に異なるセルヘッダ情報を生成するための制御情報が予め設定されている。ＣＰＵ１０２は、バッファ１０１に格納されたパケットをセルデータの単位である４８バイト毎に区切って読み込み、ＲＡＭ１０３に格納する。そして、与えられた制御情報に基づき、スイッチ部１０６を用いて、各セルデータにセルヘッダを付加する。ＡＡＬ５フレームでは、フレームの最後にトレーラが必要に応じてパッドＰＡＤが付加される。その後、ＡＴＭセルは、ＦＩＦＯ１０４およびＦ／Ｆ１０５を介して送信出力される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来のセル生成回路では、ＩＴＵ−Ｔ（国際電気通信連合電気通信標準化部門）においてセルヘッダ中にセルの廃棄され易さを表すＣＬＰビットの値をＡＡＬ５フレーム単位に設定可能し、ＡＴＭ網は、ＣＬＰの値を中継時にセルの廃棄され易さを反映させる機能をＡＴＭ関連勧告の拡張として検討しているものの、予め設定された制御情報に従ってＣＬＰを含むセルヘッダを付加するようにしているため、セル生成回路毎にＣＬＰの値が固定となり、パケット毎に、そのパケットから生成されるＡＡＬ５フレームのセルのＣＬＰ値を個別に設定することができず、常にパケット内の情報あるいはＡＴＭ網に対応した適切なＡＴＭセルをＡＴＭ網に送信することが困難であるという問題点があった。
【００１０】
この発明は上記に鑑みてなされたもので、入力パケット内の情報あるいはＡＴＭ網の通信状態に応じたＡＴＭセルの設定をＡＡＬフレーム単位で簡易かつ柔軟に行って送信することができるパケット送信装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるパケット送信装置は、入力パケットを分割して１以上のＡＴＭセル列を生成するセル生成回路を有したパケット送信装置において、前記セル生成回路によって分割された各ＡＴＭセル内に含まれるパケット中の特定フィールドをＡＡＬフレーム単位で参照し、該パケット中の特定フィールドに対応づけられる各ＡＴＭセルヘッダ内の特定フィールドに、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値をＡＡＬフレーム単位で設定するセルヘッダ設定手段を備えたことを特徴とする。
【００１２】
この発明によれば、セルヘッダ設定手段が、前記セル生成回路によって分割された各ＡＴＭセル内に含まれるパケット中の特定フィールドをＡＡＬフレーム単位で参照し、該パケット中の特定フィールドに対応づけられる各ＡＴＭセルヘッダ内の特定フィールドに、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値をＡＡＬフレーム単位で設定する。
【００１３】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記セル生成回路の前段に、前記入力パケット中の情報およびＡＴＭ網の通信負荷状況をもとに当該パケットの優先度を決定し、この決定した優先度に対応する値を当該入力パケット中の特定フィールドに設定する優先度設定手段をさらに備えたことを特徴とする。
【００１４】
この発明によれば、優先度設定手段が、前記セル生成回路の前段に、前記入力パケット中の情報およびＡＴＭ網の通信負荷状況をもとに当該パケットの優先度を決定し、この決定した優先度に対応する値を当該入力パケット中の特定フィールドに設定し、この入力パケット中の特定フィールドに設定された優先度がＡＴＭ送信時に参照され、この優先度が反映された優先制御がＡＡＬフレーム単位で行われる。
【００１５】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記セルヘッダ設定手段は、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該ＡＴＭセルヘッダ内の誤り検出符号あるいは誤り訂正符号の値を再設定することを特徴とする。
【００１６】
この発明によれば、前記セルヘッダ設定手段は、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該ＡＴＭセルヘッダ内の誤り検出符号あるいは誤り訂正符号の値を再設定する。
【００１７】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記セルヘッダ設定手段が、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値を設定した後、当該パケット中の特定フィールドの値を再設定する再設定手段をさらに備えたことを特徴とする。
【００１８】
この発明によれば、再設定手段が、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該パケット中の特定フィールドの値を再設定する。
【００１９】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記再設定手段は、前記パケット中の特定フィールドの値を再設定した後、当該パケット中ないし当該パケットを含むＡＡＬフレーム中の誤り検出符号あるいは誤り訂正符号の値を再設定することを特徴とする。
【００２０】
この発明によれば、前記再設定手段は、前記パケット中の特定フィールドの値を再設定した後、当該パケット中ないし当該パケットを含むＡＡＬフレーム中の誤り検出符号あるいは誤り訂正符号の値を再設定する。
【００２１】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記入力パケットは、ＩＰのパケットであり、前記パケット中の特定フィールドは、ＩＰバージョン４のサービスタイプであり、前記ＡＴＭセルヘッダ内の特定フィールドは、セル損失優先であることを特徴とする。
【００２２】
この発明によれば、前記入力パケットをＩＰのパケットとし、前記パケット中の特定フィールドをＩＰバージョン４のサービスタイプとし、前記ＡＴＭセルヘッダ内の特定フィールドをセル損失優先としている。
【００２３】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記入力パケットは、ＩＰのパケットであり、前記パケット中の特定フィールドは、ＩＰバージョン６の優先度であり、前記ＡＴＭセルヘッダ内の特定フィールドは、セル損失優先であることを特徴とする。
【００２４】
この発明によれば、前記入力パケットをＩＰのパケットとし、前記パケット中の特定フィールドをＩＰバージョン６の優先度とし、前記ＡＴＭセルヘッダ内の特定フィールドをセル損失優先としている。
【００２５】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記入力パケットは、ＬＬＣ／ＳＮＡＰ形式でカプセル化された各種のプロトコルのパケットであり、前記パケット中の特定フィールドは、ＬＬＣ／ＳＮＡＰフィールドであり、前記ＡＴＭセルヘッダ内の特定フィールドは、セル損失優先であることを特徴とする。
【００２６】
この発明によれば、前記入力パケットをＬＬＣ／ＳＮＡＰ形式でカプセル化された各種のプロトコルのパケットとし、前記パケット中の特定フィールドをＬＬＣ／ＳＮＡＰフィールドとし、前記ＡＴＭセルヘッダ内の特定フィールドを、セル損失優先としている。
【００２７】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるパケット送信装置の好適な実施の形態を詳細に説明する。
【００２８】
実施の形態１．
まず、この発明の実施の形態１について説明する。図１は、この発明の実施の形態１であるパケット送信装置の全体構成を示すブロック図である。図１において、パケット受信バッファ１は、送信すべきパケットを蓄積する。セル生成回路２は、上述した図１８に示すセル生成回路と同じ構成であり、パケットから１以上のＡＴＭセルからなるＡＴＭセル列を生成する。セルヘッダ設定回路３は、セル生成回路２の後段に設置され、セル生成回路２から送出されたＡＴＭセルのＣＬＰの値を、このＡＴＭセルのもとであるパケットの情報に対応した適切な値に設定する。出力インタフェース４は、セルヘッダ設定回路によってＣＬＰが適切に設定されたＡＴＭセルをＡＴＭ網に送信する。
【００２９】
この図１に示すパケット送信装置では、まず送信すべきパケットがパケット受信バッファ１に蓄積される。つぎにセル生成回路２は、パケット受信バッファ１からパケットを読み込んでＡＡＬ５フレームを構成するセル列を生成して出力する。この時、セル生成回路２は、複数のＡＡＬ５フレームを混在させ、ＶＣ単位に多重化して出力してもよい。
【００３０】
このセル列は、セルヘッダ設定回路３に入力され、セルヘッダ設定回路３は、セル列をＡＡＬ５フレーム単位に分離し、ＡＡＬ５フレーム内のパケット中の特定フィールドを参照し、この特定フィールドのビットパターンに基づいて、ＡＡＬ５フレーム単位に、セルヘッダ内の特定フィールドの値を設定し、出力インタフェース４に出力する。
【００３１】
図２は、図１に示したセルヘッダ設定回路３の詳細構成を示すブロック図である。図２において、ＶＣ識別部１０は、多重化された複数のＡＡＬ５フレームをＶＣ（仮想チャネル）単に分離する。セルバッファ１１−１〜１１−ｎは、ＶＣ単位に分離されたＡＡＬ５フレームを構成するセルを一時蓄積するｎ個のセルバッファである。セル多重化部１３は、ＶＣ毎に定まっているタイミングでセルバッファ１１−１〜１１−ｎからセルを読み込んでセルの多重化を行う。セルヘッダ設定部１２−１〜１２−ｎは、セルバッファ１１−１〜１１−ｎにそれぞれ対応して設けられ、各セルバッファ１１−１〜１１−ｎ内のセルヘッダの設定をＡＡＬ５フレーム単位で行う。
【００３２】
このセルヘッダ設定回路３では、セル生成回路２から入力されたセル列が、一般に異なるＶＣをもつ複数のＡＡＬ５フレームがセル単位に多重化されて入力されるので、ＶＣ識別部１０によって、セル毎にセルヘッダ内のＶＰＩフィールドおよびＶＣＩフィールドが参照され、同一のＶＣに属するセル列に分離され、それぞれ対応するセルバッファ１１−１〜１１−ｎに一時蓄積される。
【００３３】
セルヘッダ設定部１２−１〜１２−ｎは、それぞれ対応するセルバッファ１１−１〜１１−ｎ内にセルが蓄積されると、各セルに含まれるパケットの特定フィールドを参照し、この特定フィールドに対応するセルヘッダ内の特定フィールドに設定すべき値を決定し、この決定した値をセルヘッダ内に設定する。セル多重部１３は、順次、セルヘッダへの設定が終了したセルをセルバッファ１１−１〜１１−ｎから読み込み、セル単位に多重化して出力インタフェース４に出力する。
【００３４】
図３は、図２に示したセルヘッダ設定部１２−１の詳細構成を示すブロック図である。図３において、パケット識別部２１は、ＡＡＬ５フレームの先頭および最後を識別するとともに、ＡＡＬ５フレーム中のパケットの特定フィールドを参照し、対応するセルヘッダ中の特定フィールドの値を決定する。セルフィールド記憶レジスタ２２は、パケット識別部２１が決定した値を記憶する。セルフィールド設定部２３は、セルフィールド記憶レジスタ２２が記憶している値をセルヘッダの特定フィールドに設定する。なお、その他のセルヘッダ設定部１２−２〜１２−ｎは、セルヘッダ設定部１２−１と同じ構成である。
【００３５】
このセルヘッダ設定部１２−１は、セルバッファ１１−１内の状態を監視し、セルが書き込まれるとパケット識別部２１によって、まずＡＡＬ５フレームの先頭か中間か最後かを識別する。ＡＡＬ５フレームの先頭である場合、ＡＡＬ５フレーム中のパケットの特定フィールドを参照するが、これは、この特定フィールドがパケットヘッダ内のフィールドである場合、通常、レイヤ３やレイヤ４のパケットヘッダはＡＡＬ５フレームの先頭に含まれるからである。
【００３６】
従って、通常、先頭セルのセルデータのみを参照すればよいが、この特定フィールドが先頭セルではなく後続のセルに含まれる場合には、後続のセルがセルバッファ１１−１に書き込まれるまで待ってから、この後続のセルを参照する。このようにして、セルデータ内のパケットの特定フィールドを参照すると、たとえば、予め、参照した特定フィールドのビットパターンと、このビットパターンに対応したセルの特定フィールドの値との対応関係を持たせ、この対応関係に基づいて、参照した特定フィールドのビットパターンに対応するセルヘッダ中の特定フィールドの値を決定し、この決定した値をセルフィールド記憶レジスタ２２に書き込む。
【００３７】
セルフィールド設定部２３は、セルフィールド記憶レジスタ２２に値が書き込まれた後、セルフィールド記憶レジスタ２２を読み出し、セルバッファ１１−１内のセルのセルヘッダの特定フィールドに、この読み出した値を設定する。この設定によって、セルヘッダの特定フィールドの値が書き換えられる場合、セルフィールド設定部２３は、セルヘッダのチェックサムやＣＲＣを再計算して設定する。
【００３８】
パケット識別部２１は、ＡＡＬ５フレームの先頭を検出して、一度セルフィールド記憶レジスタ２２に値を書き込んだ後は、セルバッファ１１−１に一時蓄積されるセルがＡＡＬ５フレームの中間のセルであれば、何もしないが、セルバッファ１１−１に一時蓄積されるセルがＡＡＬ５フレームの最後のセルである場合、セルフィールド記憶レジスタ２２の値をクリアする。但し、この最後のセルのセルヘッダに対して、セルフィールド設定部２３によって、クリアされる前の値が設定されるように、クリアのタイミングを制御する。
【００３９】
ここで、図４および図５を参照してＡＡＬ５フレーム中の特定フィールドとセルヘッダ中の特定フィールドの具体例を示して説明する。図４は、パケットとして、ＩＰ（インターネットプロトコル）のパケットを用い、パケット中の特定フィールドとしてＩＰバージョン４のＩＰヘッダにおけるサービスタイプ（ＴＯＳ：Ｔｙｐｅ Ｏｆ Ｓｅｒｖｉｃｅ（８ビット））を用いている。一方、セルヘッダ中の特定フィールドは、セルヘッダ中のＣＬＰ（セル損失優先：Ｃｅｌｌ Ｌｏｓｓ Ｐｒｉｏｒｉｔｙ）を用いている。
【００４０】
サービスタイプには、ＩＰのサービス品質を示す情報が入り、０〜２ビットが優先度、３ビット目は遅延に関する情報であり、０の時は通常の遅延で処理い、１の場合には低遅延で処理する。４ビット目はスループットに関する情報であり、０の場合は通常のスループット、１の場合は高スループットである。５ビット目は信頼性に関する情報であり、０の場合は通常の信頼性、１の場合は高信頼性である。また、６、７ビットは予備ビットである。なお、サービスタイプ内の情報の使用方法を見直す標準化活動が行われているので、サービスタイプの使用方法が将来変化する可能性もある。一方、ＣＬＰは、損失に関するセル毎の優先表示であり、１ビットで表され、０の場合に優先し、１の場合には非優先となる。
【００４１】
このように、ＩＰバージョン４のサービスタイプとセルヘッダ内のＣＬＰとは、ともに優先度に関する情報であり、これらの間の関係がほぼ維持できる様な値の対応関係を持たせるようにセルヘッダ設定部１２−１〜１２−ｎが設定される。また、セルヘッダ内のＣＬＰの値が変更されると、セルヘッダに対するＨＥＣの設定も変わってくるので、ＣＲＣを再計算して、再設定されることになる。
【００４２】
図５は、パケットとして、ＩＰのパケットを用い、パケット中の特定フィールドとしてＩＰバージョン６のＩＰヘッダの優先度（Ｐｒｉｏｒｉｔｙ）を用いている。たとえば、優先度としては、４ビットで示され、０〜７の値では、非リアルタイムパケットあるいは輻輳制御されたトラフィックに対して定義され、８〜１５の値では、リアルタイムパケットトラフィックに対して定義されている。すなわち、この優先度は、トラフィッククラスが設定されることになる。この優先度の使用方法も標準化の途中であり、将来変更される可能性がある。
【００４３】
このＩＰバージョン６の優先度とセルヘッダ内のＣＬＰとはともに優先度に関する情報であり、これらの間の関係がほぼ維持できる様な値の対応関係を持たせるようにセルヘッダ設定部１２−１〜１２−ｎが設定される。また、セルヘッダ内のＣＬＰの値が変更されると、セルヘッダに対するＨＥＣの設定も変わってくるので、ＣＲＣを再計算して、再設定されることになる。
【００４４】
この実施の形態１では、パケットの特定フィールドとセルヘッダの特定フィールドとがＡＡＬフレーム単位で対応付けられて設定されるので、特定フィールドを優先度に関する情報とすることによって、標準のプロトコルに準拠しつつ、ＡＴＭ網に対するパケット送信時におけるパケット毎の優先制御が可能になる。
【００４５】
実施の形態２．
つぎに、この発明の実施の形態２について説明する。この実施の形態２では、実施の形態１におけるセルヘッダ中の特定フィールドの値の設定に加えて、この特定フィールドと対応付けられるパケット中の特定フィールドを再設定するようにしている。また、この再設定に伴ってＡＡＬ５フレームのチェックサムあるいはＣＲＣも再設定するようにしている。
【００４６】
図６は、この発明の実施の形態２であるパケット送信装置の全体構成を示すブロック図である。このパケット送信装置は、実施の形態１のセルヘッダ設定回路３に代えてセルヘッダ設定回路２３を設け、その他の構成は、実施の形態１と同じ構成であり、同じ構成部分には同一符号を付している。
【００４７】
図７は、セルヘッダ設定回路２３の詳細構成を示すブロック図であり、実施の形態１の構成に再設定部１３−１〜１３−ｎが付加されている。図７において、ＶＣ識別部１０は、多重化された複数のＡＡＬ５フレームをＶＣ（仮想チャネル）単に分離する。セルバッファ１１−１〜１１−ｎは、ＶＣ単位に分離されたＡＡＬ５フレームを構成するセルを一時蓄積するｎ個のセルバッファである。
【００４８】
セル多重化部１３は、ＶＣ毎に定まっているタイミングでセルバッファ１１−１〜１１−ｎからセルを読み込んでセルの多重化を行う。セルヘッダ設定部１２−１〜１２−ｎは、セルバッファ１１−１〜１１−ｎにそれぞれ対応して設けられ、各セルバッファ１１−１〜１１−ｎ内のセルヘッダの設定をＡＡＬ５フレーム単位で行う。再設定部１３−１〜１３−ｎは、パケット中の特定フィールドおよびＡＡＬ５フレームのチェックサムまたはＣＲＣを再設定する。
【００４９】
セルヘッダ設定回路３では、セル生成回路２から入力されたセル列が、一般に異なるＶＣをもつ複数のＡＡＬ５フレームがセル単位に多重化されて入力されるので、ＶＣ識別部１０によって、セル毎にセルヘッダ内のＶＰＩフィールドおよびＶＣＩフィールドが参照され、同一のＶＣに属するセル列に分離され、それぞれ対応するセルバッファ１１−１〜１１−ｎに一時蓄積される。セルヘッダ設定部１２−１〜１２−ｎは、それぞれ対応するセルバッファ１１−１〜１１−ｎ内にセルが蓄積されると、各セルに含まれるパケットの特定フィールドを参照し、この特定フィールドに対応するセルヘッダ内の特定フィールドに設定すべき値を決定し、この決定した値をセルヘッダ内に設定する。
【００５０】
その後、再設定部１３−１〜１３−ｎは、セルヘッダ設定部１２−１〜１２−ｎの動作を受けて動作し、ＡＡＬ５フレームの先頭セルから順に、セルヘッダの特定フィールドの設定が終了したセルについて、セルヘッダ設定部１２−１〜１２−ｎが参照したパケット中の特定フィールドを再設定するとともに、ＡＡＬ５フレームのチェックサムまたはＣＲＣも再設定する。セル多重部１３は、順次、セルヘッダへの設定が終了したセルをセルバッファ１１−１〜１１−ｎから読み込み、セル単位に多重化して出力インタフェース４に出力する。
【００５１】
図８は、図７に示したセルヘッダ設定部１３−１の詳細構成を示すブロック図である。図８において、パケット再設定部３１は、パケット中の特定フィールドを識別して再設定する。ＣＲＣ計算部３２は、パケット再設定部３１による再設定後のデータについて、セル毎に、ＡＡＬ５フレームのチェックサムやＣＲＣを再計算する。記憶レジスタ３３は、ＣＲＣ計算部３２によって再計算されたチェックサムやＣＲＣの値を記憶する。ＣＲＣ設定部３４は、記憶レジスタ３３が記憶した値を、チェックサムやＣＲＣのフィールドに設定する。
【００５２】
この再設定部１３−１は、セルヘッダ設定部１２−１によるセルヘッダの特定フィールドへの設定が終了した時に、セルヘッダ設定部１２−１から送られる信号を契機にしてセルバッファ１１−１内のセルの処理を開始する。まず、パケット再設定部３１は、パケット中の特定フィールドを識別し、予め決定された値、あるいはネットワークの輻輳状況等に依存して動的に変化する値をこの特定フィールドに再設定する。
【００５３】
つぎに、この再設定後の特定フィールドを含むＡＡＬ５フレームを構成するセルのデータ部分について、ＩＴＵ−Ｔ勧告によって規定された計算式に基づき、ＣＲＣ計算部３２は、ＣＲＣを計算し、その計算結果を記憶レジスタ３３に格納する。その後、ＡＡＬ５フレームの中間セルに対して同様にＣＲＣ計算結果を記憶レジスタ３３に格納し、最後のセルに達した時点で、このＣＲＣ計算を終了し、このＣＲＣ値を記憶レジスタ３３に格納する。
【００５４】
その後、ＣＲＣ設定部３４は、ＡＡＬフレームの最後のセルに達した時点で、記憶レジスタ３３に格納されているＣＲＣ値をＡＡＬ５フレーム全体に対するＣＲＣ値としてＣＲＣフィールドに設定する。
【００５５】
ここで、図９を参照してＡＡＬ５フレーム中の特定フィールドに対する再設定とこれに伴うＣＲＣフィールドの再設定とを具体例を示して説明する。図９は、図４と同様に、パケットとして、ＩＰのパケットを用い、パケット中の特定フィールドとしてＩＰバージョン４のＩＰヘッダにおけるサービスタイプ４１を用いているとともに、セルヘッダ中の特定フィールドは、セルヘッダ中のＣＬＰを用いている。そして、セルヘッダ設定部１２−１〜１２−ｎによって、図４に示したように、サービスタイプ４１の値に対応したＣＬＰの値が各セルヘッダのＣＬＰにＡＡＬ５フレーム単位で設定されている。
【００５６】
再設定部１３−１〜１３−ｎは、その後、パケット中のサービスタイプ４１を再設定し、この再設定に伴って変更されるパケットヘッダ内のヘッダチェックサム４２を再設定するとともに、ＡＡＬ５フレーム全体に対するＣＲＣ４３を再設定する。
【００５７】
なお、図５に対応したＩＰバージョン６のＩＰヘッダの優先度に対しても、同様にして再設定することができ、この優先度の再設定に伴って、ＡＡＬ５フレーム全体に対するＣＲＣフィールドの値も再設定される。
【００５８】
この実施の形態２では、実施の形態１と同様に、パケットの特定フィールドとセルヘッダの特定フィールドとがＡＡＬフレーム単位で対応付けられて設定されるので、特定フィールドを優先度に関する情報とすることによって、標準のプロトコルに準拠しつつ、ＡＴＭ網に対するパケット送信時におけるパケット毎の優先制御が可能になるとともに、このパケットの特定フィールドを再設定できるので、ＡＴＭ網から隠蔽でき、あるいはＡＴＭ網への送信時にこの特定フィールドを他の用途のためのフィールドとして用いることができる。
【００５９】
実施の形態３．
つぎに、この発明の実施の形態３について説明する。この実施の形態３では、図１０に示すように、実施の形態１に示したパケット送信装置の前段、すなわちパケット受信バッファ１の前段に、パケット中の情報および回線や通信装置等のＡＴＭ通信負荷状況に基づいて、パケット中の特定フィールドに、このパケットの優先度を表す特定のビットパターンを設定するビットパターン設定回路５を設けている。
【００６０】
図１１は、ビットパターン設定回路５の詳細構成を示すブロック図である。図１１において、設定制御部５１は、ＣＰＵによって実現でき、パケット中の情報や、回線や通信装置等のＡＴＭ通信負荷状況を示す情報に基づいて、パケット中の特定フィールドに優先度を表すビットパターンを設定する。メモリ５２は、設定制御部５１のプログラムやワークエリアが格納される。レジスタ５３は、回線や通信装置等のＡＴＭ通信負荷状況を示す情報が格納される。パケット受信バッファ１には、パケットが格納される。なお、パケット受信バッファ１、設定制御部５１、メモリ５２およびレジスタ５３はそれぞれＢバスにより接続されている。
【００６１】
つぎに、図１２に示すフローチャートを参照して、ビットパターン設定回路５によるビットパターン設定処理手順について説明する。図１２において、まず設定制御部５１は、パケット受信バッファ１内に格納されたパケットのパケットヘッダに格納された情報の読み出しを行う（ステップＳ１）。この読み出される情報とは、たとえば、宛先アドレスや送信元アドレス、優先度、アプリケーション種別を表す情報である。
【００６２】
その後、設定制御部５１は、レジスタ５３に格納された通信負荷状況情報の読み出しを行う（ステップＳ２）。さらに、設定制御部５１は、読み出されたパケットヘッダの情報と通信負荷状況情報とをもとに、このパケットの特定フィールドに設定すべき優先度を決定する（ステップＳ３）。そして、この決定された優先度を表す特定のビットパターンを、パケット受信バッファ１内に格納されている当該パケットの特定フィールドに設定し（ステップＳ４）、本処理を終了する。
【００６３】
なお、図５に対応したＩＰバージョン６のＩＰヘッダの優先度に対しても、同様にして適用でき、ビットパターンの設定がセルに反映される。
【００６４】
この実施の形態３によれば、入力されたパケット中の情報、および回線や通信装置等の通信負荷状況情報に基づいて、このパケット中の特定フィールドに、このパケットの優先度を表す特定のビットパターンを設定することによって、この特定のビットパターンが実施の形態１と同様な動作によって反映され、セルヘッダ中のセルの優先度を表すフィールドの値を設定でき、この結果、ＡＴＭ網に対するパケット送信時におけるパケット毎の優先制御を確実に行うことができる。
【００６５】
実施の形態４．
つぎに、この発明の実施の形態４について説明する。この実施の形態４は、実施の形態２に実施の形態３を適用したものである。すなわち、図１３は、この発明の実施の形態４の概要構成を示すブロック図であり、図１３に示すパケット送信装置では、図１０に示す実施の形態３におけるセルヘッダ設定回路３を、再設定部１３−１〜１３−ｎを有するセルヘッダ設定回路２３に置き換えた構成としたものである。
【００６６】
図１３において、入力されたパケットは、ビットパターン設定回路５によって、入力されたパケット中の情報、および回線や通信装置等の通信負荷状況情報に基づいて、このパケット中の特定フィールドに、このパケットの優先度を表す特定のビットパターンを設定し、この設定されたパケットは、その後セル生成回路２によって、セル列が生成されるが、ビットパターン設定回路５によって設定された特定のビットパターンは、セルヘッダ設定回路２３によって反映されて、セルヘッダ中のセルの優先度を表すフィールドの値に設定され、その後、さらにパケット中の特定フィールドは、再設定され、この特定フィールドをＡＴＭ網から隠蔽し、あるいはＡＴＭ網への送信時にこのフィールドを他の用途に用いることができる。
【００６７】
ここで、図１４を参照してパケット中の特定フィールドに対するビットパターンの設定と、この設定を反映したセルヘッダ内の特定フィールドへの設定と、このパケット中の特定フィールドに対する再設定とを含む具体例について説明する。図１４は、図９と同様に、パケットとして、ＩＰのパケットを用い、パケット中の特定フィールドとしてＩＰバージョン４のＩＰヘッダにおけるサービスタイプ４１を用いているとともに、セルヘッダ中の特定フィールドは、セルヘッダ中のＣＬＰを用いている。
【００６８】
ビットパターン設定回路５は、入力されたパケットのパケットヘッダ内の情報とＡＴＭ網の通信負荷状況情報とをもとに優先度の値を、サービスタイプのフィールドに設定する。その後、セルヘッダ設定回路２３は、このサービスタイプの値に対応ＣＬＰの値を各セルヘッダのＣＬＰに設定する。これによって、ビットパターン設定回路５によって設定された優先度がセルに反映されることになる。
【００６９】
その後、図９と同様に、再設定部１３−１〜１３−ｎは、パケット中のサービスタイプを再設定し、この再設定に伴って変更されるパケットヘッダ内のヘッダチェックサムを再設定するとともに、ＡＡＬ５フレーム全体に対するＣＲＣを再設定する。
【００７０】
図１５は、実施の形態４の応用例を示す図である。図１５の上段は、ＩＰバーション４のパケットをＡＡＬ５フレームにカプセル化する方式の標準の１つであり、ＲＦＣ１４８３によって規定された「ＩＰ ｒｏｕｔｅｄ ｆｒａｍｅ」のフォーマットを示している。なお、ＲＦＣとは、「Ｒｅｑｕｅｓｔ Ｆｏｒ Ｃｏｍｍｅｎｔｓ」の略であり、ＲＦＣ１４８３は、標準化作業の各段階での記録文書番号を示している。
【００７１】
図１５において、ビットパターン設定回路５は、パケットヘッダ内の情報とＡＴＭ網の通信負荷状況情報とをもとに優先度の値を決定し、この決定した優先度をＩＰのパケットをカプセル化するＬＬＣ／ＳＮＡＰフィールド６１に設定する。そして、セルヘッダ設定回路２３は、このＬＬＣ／ＳＮＡＰフィールド６１の値に対応する値をセルヘッダ内のＣＬＰに設定し、これによって、ＬＬＣ／ＳＮＡＰフィールド６１に設定された優先度がセルに反映されることになる。また、実施の形態２と同様にして、このＬＬＣ／ＳＮＡＰフィールド６１は、再設定され、このＬＬＣ／ＳＮＡＰフィールドをＡＴＭ網から隠蔽し、あるいはＡＴＭ網への送信時にこのＬＬＣ／ＳＮＡＰフィールド６１を他の用途に用いることができる。
【００７２】
具体的に、パケットヘッダ設定回路２３は、ＩＰパケットが高優先度であるならば、ＬＬＣ／ＳＮＡＰフィールド６１の値として、１６進数で「ＡＡＡＡ０３００８００００８００」を設定し、ＩＰパケットが低優先度であるならば、ＬＬＣ／ＳＮＡＰフィールド６１の値は、ＲＦＣ１４８３に記載された値、すなわち、１６進数で「ＡＡＡＡ０３０００００００８００」のままとする。一方、セルヘッダ設定回路２３は、ＬＬＣ／ＳＮＡＰフィールド６１の値が、１６進数で「ＡＡＡＡ０３００８００００８００」であるならば、このパケットを含むＡＡＬ５フレーム中のセルのＣＬＰビットに「１」を設定するとともに、ＬＬＣ／ＳＮＡＰフィールド６１の値を１６進数で「ＡＡＡＡ０３０００００００８００」に再設定し、ＡＡＬ５フレームのＣＲＣも再計算する。
【００７３】
また、セルヘッダ設定回路２３は、ＬＬＣ／ＳＮＡＰフィールド６１の値が１６進数で「ＡＡＡＡ０３０００００００８００」であるならば、このパケットを含むＡＡＬ５フレーム中のセルのＣＬＰビットを「０」に設定するが、ＬＬＣ／ＳＮＡＰフィールド６１の値は、そのままとする。
【００７４】
なお、図５に対応したＩＰバージョン６のＩＰヘッダの優先度に対しても、同様にしてビットパターン設定とこの設定されたフィールドの再設定を行うことができ、再設定に伴って、パケット内のＣＲＣフィールドの値も再設定される。
【００７５】
この実施の形態４によれば、入力されたパケット中の情報、および回線や通信装置等の通信負荷状況情報に基づいて、このパケット中の特定フィールドに、このパケットの優先度を表す特定のビットパターンを設定することによって、この特定のビットパターンが実施の形態１と同様な動作によって反映され、セルヘッダ中のセルの優先度を表すフィールドの値を設定でき、この結果、ＡＴＭ網に対するパケット送信時におけるパケット毎の優先制御を確実に行うことができるとともに、このパケットの特定フィールドを再設定できるので、この特定フィールドをＡＴＭ網から隠蔽でき、あるいはＡＴＭ網への送信時にこの特定フィールドを他の用途のためのフィールドとして用いることができる。
【００７６】
【発明の効果】
以上説明したように、この発明によれば、セルヘッダ設定手段が、前記セル生成回路によって分割された各ＡＴＭセル内に含まれるパケット中の特定フィールドをＡＡＬフレーム単位で参照し、該パケット中の特定フィールドに対応づけられる各ＡＴＭセルヘッダ内の特定フィールドに、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値をＡＡＬフレーム単位で設定するようにしているので、たとえば、セル生成手段が、予め設定された制御情報に基づいてＡＴＭセルの優先度が固定的に設定されるような場合であっても、ＡＴＭセル送信時に、ＡＡＬフレーム単位でパケットに設定された優先度が反映された優先制御を行うことができるという効果を奏する。
【００７７】
つぎの発明によれば、優先度設定手段が、前記セル生成回路の前段に、前記入力パケット中の情報およびＡＴＭ網の通信負荷状況をもとに当該パケットの優先度を決定し、この決定した優先度に対応する値を当該入力パケット中の特定フィールドに設定し、この入力パケット中の特定フィールドに設定された優先度がＡＴＭ送信時に参照され、この優先度が反映された優先制御がＡＡＬフレーム単位で行われるようにしているので、ＡＡＬフレーム単位の確実なＡＴＭセル優先制御を行うことができるという効果を奏する。
【００７８】
つぎの発明によれば、前記セルヘッダ設定手段は、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該ＡＴＭセルヘッダ内の誤り検出符号あるいは誤り訂正符号の値を再設定するようにしているので、ＡＴＭセルヘッダ内の特定フィールドの値の設定に伴うデータの修正を確実に行うことができるという効果を奏する。
【００７９】
つぎの発明によれば、再設定手段が、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該パケット中の特定フィールドの値を再設定するようにしているので、たとえば、ＡＴＭ網に対して、パケットの当該特定フィールドの隠蔽ができ、あるいは当該特定フィールドを他の用途に用いることができるという効果を奏する。
【００８０】
つぎの発明によれば、前記再設定手段は、前記パケット中の特定フィールドの値を再設定した後、当該パケット中ないし当該パケットを含むＡＡＬフレーム中の誤り検出符号あるいは誤り訂正符号の値を再設定するようにしているので、パケット中の特定フィールドの値を再設定したことに伴うデータの修正を確実に行うことができる。
【００８１】
つぎの発明によれば、前記入力パケットをＩＰのパケットとし、前記パケット中の特定フィールドをＩＰバージョン４のサービスタイプとし、前記ＡＴＭセルヘッダ内の特定フィールドをセル損失優先としているので、ＡＡＬフレーム単位の優先制御を具体的に行うことができるという効果を奏する。
【００８２】
つぎの発明によれば、前記入力パケットをＩＰのパケットとし、前記パケット中の特定フィールドをＩＰバージョン６の優先度とし、前記ＡＴＭセルヘッダ内の特定フィールドをセル損失優先としているので、ＡＡＬフレーム単位の優先制御を具体的に行うことができるという効果を奏する。
【００８３】
つぎの発明によれば、前記入力パケットをＬＬＣ／ＳＮＡＰ形式でカプセル化された各種のプロトコルのパケットとし、前記パケット中の特定フィールドをＬＬＣ／ＳＮＡＰフィールドとし、前記ＡＴＭセルヘッダ内の特定フィールドを、セル損失優先としているので、ＡＡＬフレーム単位の優先制御を具体的に行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１であるパケット送信装置の概要構成を示すブロック図である。
【図２】 この発明の実施の形態１におけるセルヘッダ設定回路の詳細構成を示すブロック図である。
【図３】 この発明の実施の形態１におけるセルヘッダ設定部の詳細構成を示すブロック図である。
【図４】 この発明の実施の形態１に適用されるパケットの一例を示す図である。
【図５】 この発明の実施の形態１に適用されるパケットの一例を示す図である。
【図６】 この発明の実施の形態２であるパケット送信装置の概要構成を示すブロック図である。
【図７】 この発明の実施の形態２におけるセルヘッダ設定回路の詳細構成を示すブロック図である。
【図８】 この発明の実施の形態２における再設定部の詳細構成を示すブロック図である。
【図９】 この発明の実施の形態２に適用されるパケットの一例を示す図である。
【図１０】 この発明の実施の形態３であるパケット送信装置の概要構成を示すブロック図である。
【図１１】 この発明の実施の形態３におけるビットパターン設定回路の詳細構成を示すブロック図である。
【図１２】 この発明の実施の形態３におけるビットパターン設定回路によるビットパターン設定処理手順を示すフローチャートである。
【図１３】 この発明の実施の形態４であるパケット送信装置の概要構成を示すブロック図である。
【図１４】 この発明の実施の形態４に適用されるパケットの一例を示す図である。
【図１５】 この発明の実施の形態４に適用されるパケットの一例を示す図である。
【図１６】 パケットとＡＡＬ５フレームとの関係を示す図である。
【図１７】 ＡＴＭセルの構成を示す図である。
【図１８】 従来におけるセル生成回路の構成を示すブロック図である。
【符号の説明】
１ パケット受信バッファ、２ セル生成回路、３，２３ セルヘッダ設定回路、４ 出力インタフェース、５ ビットパターン設定回路、１０ ＶＣ識別部、１１−１〜１１−ｎ セルバッファ、１２−１〜１２−ｎ セルヘッダ設定部、１３ セル多重部、１３−１〜１３−ｎ 再設定部、２１ パケット識別部、２２ セルフィールド記憶レジスタ、２３ セルフィールド設定部、３１ パケット再設定部、３２ ＣＲＣ計算部、３３ 記憶レジスタ、３４ ＣＲＣ設定部、５１ 設定制御部、５２ メモリ、５３ レジスタ。
【発明の属する技術分野】
この発明は、入力パケットをＡＡＬ（ＡＴＭアダプテーションレイヤ）フレーム化し、このＡＡＬフレーム化されたデータからＡＴＭセル列を生成して、ＡＴＭ網に送信するパケット送信装置に関するものである。
【０００２】
【従来の技術】
従来から、ＩＰ（インターネットプロトコル）等で規定されるパケットをＡＴＭ網に送信する場合、セル送信装置が用いられ、このセル送信装置は、パケットを１以上のＡＴＭセル（５３バイト）で構成されるＡＡＬタイプ５フレームを生成する。
【０００３】
図１６は、パケットとＡＡＬ５フレームとの関係を示す図である。図１６において、パケットは任意のデータ長を持っており、パケットを送信する場合、ＡＡＬにおいて入力されたパケットは、４８バイトに分割される。この分割された４８バイトのデータは、ＡＴＭレイヤにおいて５バイトのＡＴＭセルヘッダ（セルヘッダ）が付加されて、固定長のＡＴＭセル列として送出される。
【０００４】
このＡＴＭセル列がＡＡＬ５フレームである。ここで、パケットは任意長であるため、４８バイトの分割時に半端なデータ長が生成されるが、この部分には、パッドＰＡＤが付加されるとともに、フレーム全体の誤り検出符号であるＣＲＣを含むＡＡＬトレーラを後尾に付加する。なお、ＣＲＣは３２ビットである。
【０００５】
ＡＡＬのプロトコルとしては、ＡＡＬタイプ１〜ＡＡＬタイプ５があり、ＡＡＬタイプ１は、固定速度の音声、映像等のクラスＡのサービスを行い、ＡＡＬタイプ２は、可変速度の音声、映像等のクラスＢのサービスを行い、ＡＡＬタイプ３〜５は、データ等のクラスＣのサービスを行い、特にＡＡＬタイプ５（ＡＡＬ５）は、余計なヘッダとトレーラを持たず、簡易なプロトコルとなっている。
【０００６】
図１７に示すように、ＡＴＭセルは、５バイトのセルヘッダと４８バイトのセルデータとから構成され、セルヘッダは、ＧＦＣ（一般的フロー制御）、ＶＰＩ／ＶＣＩ（仮想パス識別子／仮想チャネル識別子）、ＰＴ（ペイロード・タイプ）、ＣＬＰ（セル損失優先）、およびＨＥＣ（ヘッダ誤り制御）のフィールドをもつ。このＣＬＰは、セルの優先度を示すもので、ＣＬＰが「１」のときは廃棄されやすく、ＣＬＰが「０」のときは廃棄されにくいセルとなる。この優先度をセルに持たせることによって、ＡＴＭ網におけるトラフィック制御は、ＡＴＭ網内で輻輳状態に陥った場合に重要でないセルから優先的に廃棄するという優先廃棄機能を達成する。
【０００７】
ここで、図１８を参照して、従来のセル生成回路について説明する。図１８は、従来のセル生成回路の構成を示すブロック図である。図１８において、バッファ１０１は、入力されたパケットデータを一時保持する。ＣＰＵ１０２は、セル生成の全体制御を行う。ＲＡＭ１０３は、セル化されたデータ等を一時保持する。ＦＩＦＯ１０４は、セルとして送信されるデータを一時蓄積する。Ｆ／Ｆ（フリップフロップ）１０５は、タイミングを調整してセルをＡＴＭ網側に出力する。スイッチ部１０６は、ヘッダ情報をセルに付加する。なお、現在では、これらの構成要素を一まとめて１チップ化したＬＳＩが流通している。
【０００８】
図１８において、このセル生成装置は、１以上のＡＴＭ網における仮想チャネルＶＣをサポートし、仮想チャネルＶＣ毎に異なるセルヘッダ情報を生成するための制御情報が予め設定されている。ＣＰＵ１０２は、バッファ１０１に格納されたパケットをセルデータの単位である４８バイト毎に区切って読み込み、ＲＡＭ１０３に格納する。そして、与えられた制御情報に基づき、スイッチ部１０６を用いて、各セルデータにセルヘッダを付加する。ＡＡＬ５フレームでは、フレームの最後にトレーラが必要に応じてパッドＰＡＤが付加される。その後、ＡＴＭセルは、ＦＩＦＯ１０４およびＦ／Ｆ１０５を介して送信出力される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来のセル生成回路では、ＩＴＵ−Ｔ（国際電気通信連合電気通信標準化部門）においてセルヘッダ中にセルの廃棄され易さを表すＣＬＰビットの値をＡＡＬ５フレーム単位に設定可能し、ＡＴＭ網は、ＣＬＰの値を中継時にセルの廃棄され易さを反映させる機能をＡＴＭ関連勧告の拡張として検討しているものの、予め設定された制御情報に従ってＣＬＰを含むセルヘッダを付加するようにしているため、セル生成回路毎にＣＬＰの値が固定となり、パケット毎に、そのパケットから生成されるＡＡＬ５フレームのセルのＣＬＰ値を個別に設定することができず、常にパケット内の情報あるいはＡＴＭ網に対応した適切なＡＴＭセルをＡＴＭ網に送信することが困難であるという問題点があった。
【００１０】
この発明は上記に鑑みてなされたもので、入力パケット内の情報あるいはＡＴＭ網の通信状態に応じたＡＴＭセルの設定をＡＡＬフレーム単位で簡易かつ柔軟に行って送信することができるパケット送信装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるパケット送信装置は、入力パケットを分割して１以上のＡＴＭセル列を生成するセル生成回路を有したパケット送信装置において、前記セル生成回路によって分割された各ＡＴＭセル内に含まれるパケット中の特定フィールドをＡＡＬフレーム単位で参照し、該パケット中の特定フィールドに対応づけられる各ＡＴＭセルヘッダ内の特定フィールドに、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値をＡＡＬフレーム単位で設定するセルヘッダ設定手段を備えたことを特徴とする。
【００１２】
この発明によれば、セルヘッダ設定手段が、前記セル生成回路によって分割された各ＡＴＭセル内に含まれるパケット中の特定フィールドをＡＡＬフレーム単位で参照し、該パケット中の特定フィールドに対応づけられる各ＡＴＭセルヘッダ内の特定フィールドに、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値をＡＡＬフレーム単位で設定する。
【００１３】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記セル生成回路の前段に、前記入力パケット中の情報およびＡＴＭ網の通信負荷状況をもとに当該パケットの優先度を決定し、この決定した優先度に対応する値を当該入力パケット中の特定フィールドに設定する優先度設定手段をさらに備えたことを特徴とする。
【００１４】
この発明によれば、優先度設定手段が、前記セル生成回路の前段に、前記入力パケット中の情報およびＡＴＭ網の通信負荷状況をもとに当該パケットの優先度を決定し、この決定した優先度に対応する値を当該入力パケット中の特定フィールドに設定し、この入力パケット中の特定フィールドに設定された優先度がＡＴＭ送信時に参照され、この優先度が反映された優先制御がＡＡＬフレーム単位で行われる。
【００１５】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記セルヘッダ設定手段は、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該ＡＴＭセルヘッダ内の誤り検出符号あるいは誤り訂正符号の値を再設定することを特徴とする。
【００１６】
この発明によれば、前記セルヘッダ設定手段は、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該ＡＴＭセルヘッダ内の誤り検出符号あるいは誤り訂正符号の値を再設定する。
【００１７】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記セルヘッダ設定手段が、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値を設定した後、当該パケット中の特定フィールドの値を再設定する再設定手段をさらに備えたことを特徴とする。
【００１８】
この発明によれば、再設定手段が、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該パケット中の特定フィールドの値を再設定する。
【００１９】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記再設定手段は、前記パケット中の特定フィールドの値を再設定した後、当該パケット中ないし当該パケットを含むＡＡＬフレーム中の誤り検出符号あるいは誤り訂正符号の値を再設定することを特徴とする。
【００２０】
この発明によれば、前記再設定手段は、前記パケット中の特定フィールドの値を再設定した後、当該パケット中ないし当該パケットを含むＡＡＬフレーム中の誤り検出符号あるいは誤り訂正符号の値を再設定する。
【００２１】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記入力パケットは、ＩＰのパケットであり、前記パケット中の特定フィールドは、ＩＰバージョン４のサービスタイプであり、前記ＡＴＭセルヘッダ内の特定フィールドは、セル損失優先であることを特徴とする。
【００２２】
この発明によれば、前記入力パケットをＩＰのパケットとし、前記パケット中の特定フィールドをＩＰバージョン４のサービスタイプとし、前記ＡＴＭセルヘッダ内の特定フィールドをセル損失優先としている。
【００２３】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記入力パケットは、ＩＰのパケットであり、前記パケット中の特定フィールドは、ＩＰバージョン６の優先度であり、前記ＡＴＭセルヘッダ内の特定フィールドは、セル損失優先であることを特徴とする。
【００２４】
この発明によれば、前記入力パケットをＩＰのパケットとし、前記パケット中の特定フィールドをＩＰバージョン６の優先度とし、前記ＡＴＭセルヘッダ内の特定フィールドをセル損失優先としている。
【００２５】
つぎの発明にかかるパケット送信装置は、上記の発明において、前記入力パケットは、ＬＬＣ／ＳＮＡＰ形式でカプセル化された各種のプロトコルのパケットであり、前記パケット中の特定フィールドは、ＬＬＣ／ＳＮＡＰフィールドであり、前記ＡＴＭセルヘッダ内の特定フィールドは、セル損失優先であることを特徴とする。
【００２６】
この発明によれば、前記入力パケットをＬＬＣ／ＳＮＡＰ形式でカプセル化された各種のプロトコルのパケットとし、前記パケット中の特定フィールドをＬＬＣ／ＳＮＡＰフィールドとし、前記ＡＴＭセルヘッダ内の特定フィールドを、セル損失優先としている。
【００２７】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるパケット送信装置の好適な実施の形態を詳細に説明する。
【００２８】
実施の形態１．
まず、この発明の実施の形態１について説明する。図１は、この発明の実施の形態１であるパケット送信装置の全体構成を示すブロック図である。図１において、パケット受信バッファ１は、送信すべきパケットを蓄積する。セル生成回路２は、上述した図１８に示すセル生成回路と同じ構成であり、パケットから１以上のＡＴＭセルからなるＡＴＭセル列を生成する。セルヘッダ設定回路３は、セル生成回路２の後段に設置され、セル生成回路２から送出されたＡＴＭセルのＣＬＰの値を、このＡＴＭセルのもとであるパケットの情報に対応した適切な値に設定する。出力インタフェース４は、セルヘッダ設定回路によってＣＬＰが適切に設定されたＡＴＭセルをＡＴＭ網に送信する。
【００２９】
この図１に示すパケット送信装置では、まず送信すべきパケットがパケット受信バッファ１に蓄積される。つぎにセル生成回路２は、パケット受信バッファ１からパケットを読み込んでＡＡＬ５フレームを構成するセル列を生成して出力する。この時、セル生成回路２は、複数のＡＡＬ５フレームを混在させ、ＶＣ単位に多重化して出力してもよい。
【００３０】
このセル列は、セルヘッダ設定回路３に入力され、セルヘッダ設定回路３は、セル列をＡＡＬ５フレーム単位に分離し、ＡＡＬ５フレーム内のパケット中の特定フィールドを参照し、この特定フィールドのビットパターンに基づいて、ＡＡＬ５フレーム単位に、セルヘッダ内の特定フィールドの値を設定し、出力インタフェース４に出力する。
【００３１】
図２は、図１に示したセルヘッダ設定回路３の詳細構成を示すブロック図である。図２において、ＶＣ識別部１０は、多重化された複数のＡＡＬ５フレームをＶＣ（仮想チャネル）単に分離する。セルバッファ１１−１〜１１−ｎは、ＶＣ単位に分離されたＡＡＬ５フレームを構成するセルを一時蓄積するｎ個のセルバッファである。セル多重化部１３は、ＶＣ毎に定まっているタイミングでセルバッファ１１−１〜１１−ｎからセルを読み込んでセルの多重化を行う。セルヘッダ設定部１２−１〜１２−ｎは、セルバッファ１１−１〜１１−ｎにそれぞれ対応して設けられ、各セルバッファ１１−１〜１１−ｎ内のセルヘッダの設定をＡＡＬ５フレーム単位で行う。
【００３２】
このセルヘッダ設定回路３では、セル生成回路２から入力されたセル列が、一般に異なるＶＣをもつ複数のＡＡＬ５フレームがセル単位に多重化されて入力されるので、ＶＣ識別部１０によって、セル毎にセルヘッダ内のＶＰＩフィールドおよびＶＣＩフィールドが参照され、同一のＶＣに属するセル列に分離され、それぞれ対応するセルバッファ１１−１〜１１−ｎに一時蓄積される。
【００３３】
セルヘッダ設定部１２−１〜１２−ｎは、それぞれ対応するセルバッファ１１−１〜１１−ｎ内にセルが蓄積されると、各セルに含まれるパケットの特定フィールドを参照し、この特定フィールドに対応するセルヘッダ内の特定フィールドに設定すべき値を決定し、この決定した値をセルヘッダ内に設定する。セル多重部１３は、順次、セルヘッダへの設定が終了したセルをセルバッファ１１−１〜１１−ｎから読み込み、セル単位に多重化して出力インタフェース４に出力する。
【００３４】
図３は、図２に示したセルヘッダ設定部１２−１の詳細構成を示すブロック図である。図３において、パケット識別部２１は、ＡＡＬ５フレームの先頭および最後を識別するとともに、ＡＡＬ５フレーム中のパケットの特定フィールドを参照し、対応するセルヘッダ中の特定フィールドの値を決定する。セルフィールド記憶レジスタ２２は、パケット識別部２１が決定した値を記憶する。セルフィールド設定部２３は、セルフィールド記憶レジスタ２２が記憶している値をセルヘッダの特定フィールドに設定する。なお、その他のセルヘッダ設定部１２−２〜１２−ｎは、セルヘッダ設定部１２−１と同じ構成である。
【００３５】
このセルヘッダ設定部１２−１は、セルバッファ１１−１内の状態を監視し、セルが書き込まれるとパケット識別部２１によって、まずＡＡＬ５フレームの先頭か中間か最後かを識別する。ＡＡＬ５フレームの先頭である場合、ＡＡＬ５フレーム中のパケットの特定フィールドを参照するが、これは、この特定フィールドがパケットヘッダ内のフィールドである場合、通常、レイヤ３やレイヤ４のパケットヘッダはＡＡＬ５フレームの先頭に含まれるからである。
【００３６】
従って、通常、先頭セルのセルデータのみを参照すればよいが、この特定フィールドが先頭セルではなく後続のセルに含まれる場合には、後続のセルがセルバッファ１１−１に書き込まれるまで待ってから、この後続のセルを参照する。このようにして、セルデータ内のパケットの特定フィールドを参照すると、たとえば、予め、参照した特定フィールドのビットパターンと、このビットパターンに対応したセルの特定フィールドの値との対応関係を持たせ、この対応関係に基づいて、参照した特定フィールドのビットパターンに対応するセルヘッダ中の特定フィールドの値を決定し、この決定した値をセルフィールド記憶レジスタ２２に書き込む。
【００３７】
セルフィールド設定部２３は、セルフィールド記憶レジスタ２２に値が書き込まれた後、セルフィールド記憶レジスタ２２を読み出し、セルバッファ１１−１内のセルのセルヘッダの特定フィールドに、この読み出した値を設定する。この設定によって、セルヘッダの特定フィールドの値が書き換えられる場合、セルフィールド設定部２３は、セルヘッダのチェックサムやＣＲＣを再計算して設定する。
【００３８】
パケット識別部２１は、ＡＡＬ５フレームの先頭を検出して、一度セルフィールド記憶レジスタ２２に値を書き込んだ後は、セルバッファ１１−１に一時蓄積されるセルがＡＡＬ５フレームの中間のセルであれば、何もしないが、セルバッファ１１−１に一時蓄積されるセルがＡＡＬ５フレームの最後のセルである場合、セルフィールド記憶レジスタ２２の値をクリアする。但し、この最後のセルのセルヘッダに対して、セルフィールド設定部２３によって、クリアされる前の値が設定されるように、クリアのタイミングを制御する。
【００３９】
ここで、図４および図５を参照してＡＡＬ５フレーム中の特定フィールドとセルヘッダ中の特定フィールドの具体例を示して説明する。図４は、パケットとして、ＩＰ（インターネットプロトコル）のパケットを用い、パケット中の特定フィールドとしてＩＰバージョン４のＩＰヘッダにおけるサービスタイプ（ＴＯＳ：Ｔｙｐｅ Ｏｆ Ｓｅｒｖｉｃｅ（８ビット））を用いている。一方、セルヘッダ中の特定フィールドは、セルヘッダ中のＣＬＰ（セル損失優先：Ｃｅｌｌ Ｌｏｓｓ Ｐｒｉｏｒｉｔｙ）を用いている。
【００４０】
サービスタイプには、ＩＰのサービス品質を示す情報が入り、０〜２ビットが優先度、３ビット目は遅延に関する情報であり、０の時は通常の遅延で処理い、１の場合には低遅延で処理する。４ビット目はスループットに関する情報であり、０の場合は通常のスループット、１の場合は高スループットである。５ビット目は信頼性に関する情報であり、０の場合は通常の信頼性、１の場合は高信頼性である。また、６、７ビットは予備ビットである。なお、サービスタイプ内の情報の使用方法を見直す標準化活動が行われているので、サービスタイプの使用方法が将来変化する可能性もある。一方、ＣＬＰは、損失に関するセル毎の優先表示であり、１ビットで表され、０の場合に優先し、１の場合には非優先となる。
【００４１】
このように、ＩＰバージョン４のサービスタイプとセルヘッダ内のＣＬＰとは、ともに優先度に関する情報であり、これらの間の関係がほぼ維持できる様な値の対応関係を持たせるようにセルヘッダ設定部１２−１〜１２−ｎが設定される。また、セルヘッダ内のＣＬＰの値が変更されると、セルヘッダに対するＨＥＣの設定も変わってくるので、ＣＲＣを再計算して、再設定されることになる。
【００４２】
図５は、パケットとして、ＩＰのパケットを用い、パケット中の特定フィールドとしてＩＰバージョン６のＩＰヘッダの優先度（Ｐｒｉｏｒｉｔｙ）を用いている。たとえば、優先度としては、４ビットで示され、０〜７の値では、非リアルタイムパケットあるいは輻輳制御されたトラフィックに対して定義され、８〜１５の値では、リアルタイムパケットトラフィックに対して定義されている。すなわち、この優先度は、トラフィッククラスが設定されることになる。この優先度の使用方法も標準化の途中であり、将来変更される可能性がある。
【００４３】
このＩＰバージョン６の優先度とセルヘッダ内のＣＬＰとはともに優先度に関する情報であり、これらの間の関係がほぼ維持できる様な値の対応関係を持たせるようにセルヘッダ設定部１２−１〜１２−ｎが設定される。また、セルヘッダ内のＣＬＰの値が変更されると、セルヘッダに対するＨＥＣの設定も変わってくるので、ＣＲＣを再計算して、再設定されることになる。
【００４４】
この実施の形態１では、パケットの特定フィールドとセルヘッダの特定フィールドとがＡＡＬフレーム単位で対応付けられて設定されるので、特定フィールドを優先度に関する情報とすることによって、標準のプロトコルに準拠しつつ、ＡＴＭ網に対するパケット送信時におけるパケット毎の優先制御が可能になる。
【００４５】
実施の形態２．
つぎに、この発明の実施の形態２について説明する。この実施の形態２では、実施の形態１におけるセルヘッダ中の特定フィールドの値の設定に加えて、この特定フィールドと対応付けられるパケット中の特定フィールドを再設定するようにしている。また、この再設定に伴ってＡＡＬ５フレームのチェックサムあるいはＣＲＣも再設定するようにしている。
【００４６】
図６は、この発明の実施の形態２であるパケット送信装置の全体構成を示すブロック図である。このパケット送信装置は、実施の形態１のセルヘッダ設定回路３に代えてセルヘッダ設定回路２３を設け、その他の構成は、実施の形態１と同じ構成であり、同じ構成部分には同一符号を付している。
【００４７】
図７は、セルヘッダ設定回路２３の詳細構成を示すブロック図であり、実施の形態１の構成に再設定部１３−１〜１３−ｎが付加されている。図７において、ＶＣ識別部１０は、多重化された複数のＡＡＬ５フレームをＶＣ（仮想チャネル）単に分離する。セルバッファ１１−１〜１１−ｎは、ＶＣ単位に分離されたＡＡＬ５フレームを構成するセルを一時蓄積するｎ個のセルバッファである。
【００４８】
セル多重化部１３は、ＶＣ毎に定まっているタイミングでセルバッファ１１−１〜１１−ｎからセルを読み込んでセルの多重化を行う。セルヘッダ設定部１２−１〜１２−ｎは、セルバッファ１１−１〜１１−ｎにそれぞれ対応して設けられ、各セルバッファ１１−１〜１１−ｎ内のセルヘッダの設定をＡＡＬ５フレーム単位で行う。再設定部１３−１〜１３−ｎは、パケット中の特定フィールドおよびＡＡＬ５フレームのチェックサムまたはＣＲＣを再設定する。
【００４９】
セルヘッダ設定回路３では、セル生成回路２から入力されたセル列が、一般に異なるＶＣをもつ複数のＡＡＬ５フレームがセル単位に多重化されて入力されるので、ＶＣ識別部１０によって、セル毎にセルヘッダ内のＶＰＩフィールドおよびＶＣＩフィールドが参照され、同一のＶＣに属するセル列に分離され、それぞれ対応するセルバッファ１１−１〜１１−ｎに一時蓄積される。セルヘッダ設定部１２−１〜１２−ｎは、それぞれ対応するセルバッファ１１−１〜１１−ｎ内にセルが蓄積されると、各セルに含まれるパケットの特定フィールドを参照し、この特定フィールドに対応するセルヘッダ内の特定フィールドに設定すべき値を決定し、この決定した値をセルヘッダ内に設定する。
【００５０】
その後、再設定部１３−１〜１３−ｎは、セルヘッダ設定部１２−１〜１２−ｎの動作を受けて動作し、ＡＡＬ５フレームの先頭セルから順に、セルヘッダの特定フィールドの設定が終了したセルについて、セルヘッダ設定部１２−１〜１２−ｎが参照したパケット中の特定フィールドを再設定するとともに、ＡＡＬ５フレームのチェックサムまたはＣＲＣも再設定する。セル多重部１３は、順次、セルヘッダへの設定が終了したセルをセルバッファ１１−１〜１１−ｎから読み込み、セル単位に多重化して出力インタフェース４に出力する。
【００５１】
図８は、図７に示したセルヘッダ設定部１３−１の詳細構成を示すブロック図である。図８において、パケット再設定部３１は、パケット中の特定フィールドを識別して再設定する。ＣＲＣ計算部３２は、パケット再設定部３１による再設定後のデータについて、セル毎に、ＡＡＬ５フレームのチェックサムやＣＲＣを再計算する。記憶レジスタ３３は、ＣＲＣ計算部３２によって再計算されたチェックサムやＣＲＣの値を記憶する。ＣＲＣ設定部３４は、記憶レジスタ３３が記憶した値を、チェックサムやＣＲＣのフィールドに設定する。
【００５２】
この再設定部１３−１は、セルヘッダ設定部１２−１によるセルヘッダの特定フィールドへの設定が終了した時に、セルヘッダ設定部１２−１から送られる信号を契機にしてセルバッファ１１−１内のセルの処理を開始する。まず、パケット再設定部３１は、パケット中の特定フィールドを識別し、予め決定された値、あるいはネットワークの輻輳状況等に依存して動的に変化する値をこの特定フィールドに再設定する。
【００５３】
つぎに、この再設定後の特定フィールドを含むＡＡＬ５フレームを構成するセルのデータ部分について、ＩＴＵ−Ｔ勧告によって規定された計算式に基づき、ＣＲＣ計算部３２は、ＣＲＣを計算し、その計算結果を記憶レジスタ３３に格納する。その後、ＡＡＬ５フレームの中間セルに対して同様にＣＲＣ計算結果を記憶レジスタ３３に格納し、最後のセルに達した時点で、このＣＲＣ計算を終了し、このＣＲＣ値を記憶レジスタ３３に格納する。
【００５４】
その後、ＣＲＣ設定部３４は、ＡＡＬフレームの最後のセルに達した時点で、記憶レジスタ３３に格納されているＣＲＣ値をＡＡＬ５フレーム全体に対するＣＲＣ値としてＣＲＣフィールドに設定する。
【００５５】
ここで、図９を参照してＡＡＬ５フレーム中の特定フィールドに対する再設定とこれに伴うＣＲＣフィールドの再設定とを具体例を示して説明する。図９は、図４と同様に、パケットとして、ＩＰのパケットを用い、パケット中の特定フィールドとしてＩＰバージョン４のＩＰヘッダにおけるサービスタイプ４１を用いているとともに、セルヘッダ中の特定フィールドは、セルヘッダ中のＣＬＰを用いている。そして、セルヘッダ設定部１２−１〜１２−ｎによって、図４に示したように、サービスタイプ４１の値に対応したＣＬＰの値が各セルヘッダのＣＬＰにＡＡＬ５フレーム単位で設定されている。
【００５６】
再設定部１３−１〜１３−ｎは、その後、パケット中のサービスタイプ４１を再設定し、この再設定に伴って変更されるパケットヘッダ内のヘッダチェックサム４２を再設定するとともに、ＡＡＬ５フレーム全体に対するＣＲＣ４３を再設定する。
【００５７】
なお、図５に対応したＩＰバージョン６のＩＰヘッダの優先度に対しても、同様にして再設定することができ、この優先度の再設定に伴って、ＡＡＬ５フレーム全体に対するＣＲＣフィールドの値も再設定される。
【００５８】
この実施の形態２では、実施の形態１と同様に、パケットの特定フィールドとセルヘッダの特定フィールドとがＡＡＬフレーム単位で対応付けられて設定されるので、特定フィールドを優先度に関する情報とすることによって、標準のプロトコルに準拠しつつ、ＡＴＭ網に対するパケット送信時におけるパケット毎の優先制御が可能になるとともに、このパケットの特定フィールドを再設定できるので、ＡＴＭ網から隠蔽でき、あるいはＡＴＭ網への送信時にこの特定フィールドを他の用途のためのフィールドとして用いることができる。
【００５９】
実施の形態３．
つぎに、この発明の実施の形態３について説明する。この実施の形態３では、図１０に示すように、実施の形態１に示したパケット送信装置の前段、すなわちパケット受信バッファ１の前段に、パケット中の情報および回線や通信装置等のＡＴＭ通信負荷状況に基づいて、パケット中の特定フィールドに、このパケットの優先度を表す特定のビットパターンを設定するビットパターン設定回路５を設けている。
【００６０】
図１１は、ビットパターン設定回路５の詳細構成を示すブロック図である。図１１において、設定制御部５１は、ＣＰＵによって実現でき、パケット中の情報や、回線や通信装置等のＡＴＭ通信負荷状況を示す情報に基づいて、パケット中の特定フィールドに優先度を表すビットパターンを設定する。メモリ５２は、設定制御部５１のプログラムやワークエリアが格納される。レジスタ５３は、回線や通信装置等のＡＴＭ通信負荷状況を示す情報が格納される。パケット受信バッファ１には、パケットが格納される。なお、パケット受信バッファ１、設定制御部５１、メモリ５２およびレジスタ５３はそれぞれＢバスにより接続されている。
【００６１】
つぎに、図１２に示すフローチャートを参照して、ビットパターン設定回路５によるビットパターン設定処理手順について説明する。図１２において、まず設定制御部５１は、パケット受信バッファ１内に格納されたパケットのパケットヘッダに格納された情報の読み出しを行う（ステップＳ１）。この読み出される情報とは、たとえば、宛先アドレスや送信元アドレス、優先度、アプリケーション種別を表す情報である。
【００６２】
その後、設定制御部５１は、レジスタ５３に格納された通信負荷状況情報の読み出しを行う（ステップＳ２）。さらに、設定制御部５１は、読み出されたパケットヘッダの情報と通信負荷状況情報とをもとに、このパケットの特定フィールドに設定すべき優先度を決定する（ステップＳ３）。そして、この決定された優先度を表す特定のビットパターンを、パケット受信バッファ１内に格納されている当該パケットの特定フィールドに設定し（ステップＳ４）、本処理を終了する。
【００６３】
なお、図５に対応したＩＰバージョン６のＩＰヘッダの優先度に対しても、同様にして適用でき、ビットパターンの設定がセルに反映される。
【００６４】
この実施の形態３によれば、入力されたパケット中の情報、および回線や通信装置等の通信負荷状況情報に基づいて、このパケット中の特定フィールドに、このパケットの優先度を表す特定のビットパターンを設定することによって、この特定のビットパターンが実施の形態１と同様な動作によって反映され、セルヘッダ中のセルの優先度を表すフィールドの値を設定でき、この結果、ＡＴＭ網に対するパケット送信時におけるパケット毎の優先制御を確実に行うことができる。
【００６５】
実施の形態４．
つぎに、この発明の実施の形態４について説明する。この実施の形態４は、実施の形態２に実施の形態３を適用したものである。すなわち、図１３は、この発明の実施の形態４の概要構成を示すブロック図であり、図１３に示すパケット送信装置では、図１０に示す実施の形態３におけるセルヘッダ設定回路３を、再設定部１３−１〜１３−ｎを有するセルヘッダ設定回路２３に置き換えた構成としたものである。
【００６６】
図１３において、入力されたパケットは、ビットパターン設定回路５によって、入力されたパケット中の情報、および回線や通信装置等の通信負荷状況情報に基づいて、このパケット中の特定フィールドに、このパケットの優先度を表す特定のビットパターンを設定し、この設定されたパケットは、その後セル生成回路２によって、セル列が生成されるが、ビットパターン設定回路５によって設定された特定のビットパターンは、セルヘッダ設定回路２３によって反映されて、セルヘッダ中のセルの優先度を表すフィールドの値に設定され、その後、さらにパケット中の特定フィールドは、再設定され、この特定フィールドをＡＴＭ網から隠蔽し、あるいはＡＴＭ網への送信時にこのフィールドを他の用途に用いることができる。
【００６７】
ここで、図１４を参照してパケット中の特定フィールドに対するビットパターンの設定と、この設定を反映したセルヘッダ内の特定フィールドへの設定と、このパケット中の特定フィールドに対する再設定とを含む具体例について説明する。図１４は、図９と同様に、パケットとして、ＩＰのパケットを用い、パケット中の特定フィールドとしてＩＰバージョン４のＩＰヘッダにおけるサービスタイプ４１を用いているとともに、セルヘッダ中の特定フィールドは、セルヘッダ中のＣＬＰを用いている。
【００６８】
ビットパターン設定回路５は、入力されたパケットのパケットヘッダ内の情報とＡＴＭ網の通信負荷状況情報とをもとに優先度の値を、サービスタイプのフィールドに設定する。その後、セルヘッダ設定回路２３は、このサービスタイプの値に対応ＣＬＰの値を各セルヘッダのＣＬＰに設定する。これによって、ビットパターン設定回路５によって設定された優先度がセルに反映されることになる。
【００６９】
その後、図９と同様に、再設定部１３−１〜１３−ｎは、パケット中のサービスタイプを再設定し、この再設定に伴って変更されるパケットヘッダ内のヘッダチェックサムを再設定するとともに、ＡＡＬ５フレーム全体に対するＣＲＣを再設定する。
【００７０】
図１５は、実施の形態４の応用例を示す図である。図１５の上段は、ＩＰバーション４のパケットをＡＡＬ５フレームにカプセル化する方式の標準の１つであり、ＲＦＣ１４８３によって規定された「ＩＰ ｒｏｕｔｅｄ ｆｒａｍｅ」のフォーマットを示している。なお、ＲＦＣとは、「Ｒｅｑｕｅｓｔ Ｆｏｒ Ｃｏｍｍｅｎｔｓ」の略であり、ＲＦＣ１４８３は、標準化作業の各段階での記録文書番号を示している。
【００７１】
図１５において、ビットパターン設定回路５は、パケットヘッダ内の情報とＡＴＭ網の通信負荷状況情報とをもとに優先度の値を決定し、この決定した優先度をＩＰのパケットをカプセル化するＬＬＣ／ＳＮＡＰフィールド６１に設定する。そして、セルヘッダ設定回路２３は、このＬＬＣ／ＳＮＡＰフィールド６１の値に対応する値をセルヘッダ内のＣＬＰに設定し、これによって、ＬＬＣ／ＳＮＡＰフィールド６１に設定された優先度がセルに反映されることになる。また、実施の形態２と同様にして、このＬＬＣ／ＳＮＡＰフィールド６１は、再設定され、このＬＬＣ／ＳＮＡＰフィールドをＡＴＭ網から隠蔽し、あるいはＡＴＭ網への送信時にこのＬＬＣ／ＳＮＡＰフィールド６１を他の用途に用いることができる。
【００７２】
具体的に、パケットヘッダ設定回路２３は、ＩＰパケットが高優先度であるならば、ＬＬＣ／ＳＮＡＰフィールド６１の値として、１６進数で「ＡＡＡＡ０３００８００００８００」を設定し、ＩＰパケットが低優先度であるならば、ＬＬＣ／ＳＮＡＰフィールド６１の値は、ＲＦＣ１４８３に記載された値、すなわち、１６進数で「ＡＡＡＡ０３０００００００８００」のままとする。一方、セルヘッダ設定回路２３は、ＬＬＣ／ＳＮＡＰフィールド６１の値が、１６進数で「ＡＡＡＡ０３００８００００８００」であるならば、このパケットを含むＡＡＬ５フレーム中のセルのＣＬＰビットに「１」を設定するとともに、ＬＬＣ／ＳＮＡＰフィールド６１の値を１６進数で「ＡＡＡＡ０３０００００００８００」に再設定し、ＡＡＬ５フレームのＣＲＣも再計算する。
【００７３】
また、セルヘッダ設定回路２３は、ＬＬＣ／ＳＮＡＰフィールド６１の値が１６進数で「ＡＡＡＡ０３０００００００８００」であるならば、このパケットを含むＡＡＬ５フレーム中のセルのＣＬＰビットを「０」に設定するが、ＬＬＣ／ＳＮＡＰフィールド６１の値は、そのままとする。
【００７４】
なお、図５に対応したＩＰバージョン６のＩＰヘッダの優先度に対しても、同様にしてビットパターン設定とこの設定されたフィールドの再設定を行うことができ、再設定に伴って、パケット内のＣＲＣフィールドの値も再設定される。
【００７５】
この実施の形態４によれば、入力されたパケット中の情報、および回線や通信装置等の通信負荷状況情報に基づいて、このパケット中の特定フィールドに、このパケットの優先度を表す特定のビットパターンを設定することによって、この特定のビットパターンが実施の形態１と同様な動作によって反映され、セルヘッダ中のセルの優先度を表すフィールドの値を設定でき、この結果、ＡＴＭ網に対するパケット送信時におけるパケット毎の優先制御を確実に行うことができるとともに、このパケットの特定フィールドを再設定できるので、この特定フィールドをＡＴＭ網から隠蔽でき、あるいはＡＴＭ網への送信時にこの特定フィールドを他の用途のためのフィールドとして用いることができる。
【００７６】
【発明の効果】
以上説明したように、この発明によれば、セルヘッダ設定手段が、前記セル生成回路によって分割された各ＡＴＭセル内に含まれるパケット中の特定フィールドをＡＡＬフレーム単位で参照し、該パケット中の特定フィールドに対応づけられる各ＡＴＭセルヘッダ内の特定フィールドに、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値をＡＡＬフレーム単位で設定するようにしているので、たとえば、セル生成手段が、予め設定された制御情報に基づいてＡＴＭセルの優先度が固定的に設定されるような場合であっても、ＡＴＭセル送信時に、ＡＡＬフレーム単位でパケットに設定された優先度が反映された優先制御を行うことができるという効果を奏する。
【００７７】
つぎの発明によれば、優先度設定手段が、前記セル生成回路の前段に、前記入力パケット中の情報およびＡＴＭ網の通信負荷状況をもとに当該パケットの優先度を決定し、この決定した優先度に対応する値を当該入力パケット中の特定フィールドに設定し、この入力パケット中の特定フィールドに設定された優先度がＡＴＭ送信時に参照され、この優先度が反映された優先制御がＡＡＬフレーム単位で行われるようにしているので、ＡＡＬフレーム単位の確実なＡＴＭセル優先制御を行うことができるという効果を奏する。
【００７８】
つぎの発明によれば、前記セルヘッダ設定手段は、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該ＡＴＭセルヘッダ内の誤り検出符号あるいは誤り訂正符号の値を再設定するようにしているので、ＡＴＭセルヘッダ内の特定フィールドの値の設定に伴うデータの修正を確実に行うことができるという効果を奏する。
【００７９】
つぎの発明によれば、再設定手段が、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該パケット中の特定フィールドの値を再設定するようにしているので、たとえば、ＡＴＭ網に対して、パケットの当該特定フィールドの隠蔽ができ、あるいは当該特定フィールドを他の用途に用いることができるという効果を奏する。
【００８０】
つぎの発明によれば、前記再設定手段は、前記パケット中の特定フィールドの値を再設定した後、当該パケット中ないし当該パケットを含むＡＡＬフレーム中の誤り検出符号あるいは誤り訂正符号の値を再設定するようにしているので、パケット中の特定フィールドの値を再設定したことに伴うデータの修正を確実に行うことができる。
【００８１】
つぎの発明によれば、前記入力パケットをＩＰのパケットとし、前記パケット中の特定フィールドをＩＰバージョン４のサービスタイプとし、前記ＡＴＭセルヘッダ内の特定フィールドをセル損失優先としているので、ＡＡＬフレーム単位の優先制御を具体的に行うことができるという効果を奏する。
【００８２】
つぎの発明によれば、前記入力パケットをＩＰのパケットとし、前記パケット中の特定フィールドをＩＰバージョン６の優先度とし、前記ＡＴＭセルヘッダ内の特定フィールドをセル損失優先としているので、ＡＡＬフレーム単位の優先制御を具体的に行うことができるという効果を奏する。
【００８３】
つぎの発明によれば、前記入力パケットをＬＬＣ／ＳＮＡＰ形式でカプセル化された各種のプロトコルのパケットとし、前記パケット中の特定フィールドをＬＬＣ／ＳＮＡＰフィールドとし、前記ＡＴＭセルヘッダ内の特定フィールドを、セル損失優先としているので、ＡＡＬフレーム単位の優先制御を具体的に行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１であるパケット送信装置の概要構成を示すブロック図である。
【図２】 この発明の実施の形態１におけるセルヘッダ設定回路の詳細構成を示すブロック図である。
【図３】 この発明の実施の形態１におけるセルヘッダ設定部の詳細構成を示すブロック図である。
【図４】 この発明の実施の形態１に適用されるパケットの一例を示す図である。
【図５】 この発明の実施の形態１に適用されるパケットの一例を示す図である。
【図６】 この発明の実施の形態２であるパケット送信装置の概要構成を示すブロック図である。
【図７】 この発明の実施の形態２におけるセルヘッダ設定回路の詳細構成を示すブロック図である。
【図８】 この発明の実施の形態２における再設定部の詳細構成を示すブロック図である。
【図９】 この発明の実施の形態２に適用されるパケットの一例を示す図である。
【図１０】 この発明の実施の形態３であるパケット送信装置の概要構成を示すブロック図である。
【図１１】 この発明の実施の形態３におけるビットパターン設定回路の詳細構成を示すブロック図である。
【図１２】 この発明の実施の形態３におけるビットパターン設定回路によるビットパターン設定処理手順を示すフローチャートである。
【図１３】 この発明の実施の形態４であるパケット送信装置の概要構成を示すブロック図である。
【図１４】 この発明の実施の形態４に適用されるパケットの一例を示す図である。
【図１５】 この発明の実施の形態４に適用されるパケットの一例を示す図である。
【図１６】 パケットとＡＡＬ５フレームとの関係を示す図である。
【図１７】 ＡＴＭセルの構成を示す図である。
【図１８】 従来におけるセル生成回路の構成を示すブロック図である。
【符号の説明】
１ パケット受信バッファ、２ セル生成回路、３，２３ セルヘッダ設定回路、４ 出力インタフェース、５ ビットパターン設定回路、１０ ＶＣ識別部、１１−１〜１１−ｎ セルバッファ、１２−１〜１２−ｎ セルヘッダ設定部、１３ セル多重部、１３−１〜１３−ｎ 再設定部、２１ パケット識別部、２２ セルフィールド記憶レジスタ、２３ セルフィールド設定部、３１ パケット再設定部、３２ ＣＲＣ計算部、３３ 記憶レジスタ、３４ ＣＲＣ設定部、５１ 設定制御部、５２ メモリ、５３ レジスタ。
Claims (8)
- 入力パケットを分割して１以上のＡＴＭセル列を生成するセル生成回路を有したパケット送信装置において、
前記セル生成回路によって分割された各ＡＴＭセル内に含まれるパケット中の特定フィールドをＡＡＬフレーム単位で参照し、該パケット中の特定フィールドに対応づけられる各ＡＴＭセルヘッダ内の特定フィールドに、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値をＡＡＬフレーム単位で設定するセルヘッダ設定手段を備えたことを特徴とするパケット送信装置。 - 前記セル生成回路の前段に、前記入力パケット中の情報およびＡＴＭ網の通信負荷状況をもとに当該パケットの優先度を決定し、この決定した優先度に対応する値を当該入力パケット中の特定フィールドに設定する優先度設定手段を、さらに備えたことを特徴とする請求項１に記載のパケット送信装置。
- 前記セルヘッダ設定手段は、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値に設定した後、当該ＡＴＭセルヘッダ内の誤り検出符号あるいは誤り訂正符号の値を再設定することを特徴とする請求項１または２に記載のパケット送信装置。
- 前記セルヘッダ設定手段が、前記パケット中の特定フィールドの値に対応した前記ＡＴＭセルヘッダ内の特定フィールドの値を設定した後、当該パケット中の特定フィールドの値を再設定する再設定手段を、さらに備えたことを特徴とする請求項１または２に記載のパケット送信装置。
- 前記再設定手段は、前記パケット中の特定フィールドの値を再設定した後、当該パケット中ないし当該パケットを含むＡＡＬフレーム中の誤り検出符号あるいは誤り訂正符号の値を再設定することを特徴とする請求項４に記載のパケット送信装置。
- 前記入力パケットは、ＩＰのパケットであり、前記パケット中の特定フィールドは、ＩＰバージョン４のサービスタイプであり、前記ＡＴＭセルヘッダ内の特定フィールドは、セル損失優先であることを特徴とする請求項１〜５のいずれか一つに記載のパケット送信装置。
- 前記入力パケットは、ＩＰのパケットであり、前記パケット中の特定フィールドは、ＩＰバージョン６の優先度であり、前記ＡＴＭセルヘッダ内の特定フィールドは、セル損失優先であることを特徴とする請求項１〜５のいずれか一つに記載のパケット送信装置。
- 前記入力パケットは、ＬＬＣ／ＳＮＡＰ形式でカプセル化された各種のプロトコルのパケットであり、前記パケット中の特定フィールドは、ＬＬＣ／ＳＮＡＰフィールドであり、前記ＡＴＭセルヘッダ内の特定フィールドは、セル損失優先であることを特徴とする請求項１〜５のいずれか一つに記載のパケット送信装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8698199A JP3820054B2 (ja) | 1999-03-29 | 1999-03-29 | パケット送信装置 |
| CN00800427A CN1297637A (zh) | 1999-03-29 | 2000-03-27 | 包发送装置 |
| PCT/JP2000/001855 WO2000059162A1 (fr) | 1999-03-29 | 2000-03-27 | Emetteur de paquets |
| EP00911373A EP1089505A1 (en) | 1999-03-29 | 2000-03-27 | Packet transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8698199A JP3820054B2 (ja) | 1999-03-29 | 1999-03-29 | パケット送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286849A JP2000286849A (ja) | 2000-10-13 |
| JP3820054B2 true JP3820054B2 (ja) | 2006-09-13 |
Family
ID=13902056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8698199A Expired - Fee Related JP3820054B2 (ja) | 1999-03-29 | 1999-03-29 | パケット送信装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1089505A1 (ja) |
| JP (1) | JP3820054B2 (ja) |
| CN (1) | CN1297637A (ja) |
| WO (1) | WO2000059162A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3560499B2 (ja) | 1999-05-31 | 2004-09-02 | 日本電気株式会社 | 上位層指示による品質制御可能なｓａｒ機能を有する装置、ｌｓｉ装置および上位層指示による品質制御方法 |
| TWI288435B (en) | 2000-11-21 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and equipment for communication system |
| KR100488116B1 (ko) * | 2002-06-11 | 2005-05-06 | 엘지전자 주식회사 | Ａａｌ2 셀 전송장치 및 방법 |
| JP5376990B2 (ja) * | 2009-02-18 | 2013-12-25 | 三菱電機株式会社 | 中継装置および中継装置の中継方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254837A (ja) * | 1989-03-29 | 1990-10-15 | Oki Electric Ind Co Ltd | 画像パケット伝送システム |
| JPH05130123A (ja) * | 1991-11-06 | 1993-05-25 | Fujitsu Ltd | Ａｔｍ試験方式 |
| JPH10336184A (ja) * | 1997-05-28 | 1998-12-18 | Nippon Telegr & Teleph Corp <Ntt> | Ａｔｍにおけるパケット情報転送装置 |
-
1999
- 1999-03-29 JP JP8698199A patent/JP3820054B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-27 WO PCT/JP2000/001855 patent/WO2000059162A1/ja not_active Application Discontinuation
- 2000-03-27 CN CN00800427A patent/CN1297637A/zh active Pending
- 2000-03-27 EP EP00911373A patent/EP1089505A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1297637A (zh) | 2001-05-30 |
| JP2000286849A (ja) | 2000-10-13 |
| EP1089505A1 (en) | 2001-04-04 |
| WO2000059162A1 (fr) | 2000-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6151318A (en) | Method and apparatus for encapsulating ATM cells in a broadband network | |
| US6879590B2 (en) | Methods, apparatuses and systems facilitating aggregation of physical links into logical link | |
| US6611522B1 (en) | Quality of service facility in a device for performing IP forwarding and ATM switching | |
| US5987034A (en) | ATM cells within frame relay technology | |
| US5898669A (en) | ATM traffic management device | |
| US6148001A (en) | Multipoint-to-point system which multiplexes complete packets comprised of ATM cells on to a single virtual channel connection | |
| US6314098B1 (en) | ATM connectionless communication system having session supervising and connection supervising functions | |
| US8948201B2 (en) | Packet transfer apparatus | |
| JP3923533B2 (ja) | Ａｔｍの部分的なカットスルー | |
| US7050461B2 (en) | Packet buffer equipment | |
| JP3808736B2 (ja) | 多重伝送装置及び多重伝送方法 | |
| JP3820054B2 (ja) | パケット送信装置 | |
| AU728588B2 (en) | Packet routing in a telecommunications network | |
| US8780898B2 (en) | Processor for packet switching between cell streams with optional virtual channel and channel identification modification | |
| WO2000074315A1 (fr) | Procedes et dispositifs de lecture et d'ecriture de messages, et logiques d'adressage memoire de lecture et d'ecriture de messages de longueur variable | |
| US5991532A (en) | Method and apparatus for converting multimegabit-rate data into asynchronous transfer mode cells and vice versa | |
| US6948013B2 (en) | Apparatus and method for configuring data cells | |
| US6510165B1 (en) | Band controlling apparatus | |
| JPH09149034A (ja) | Ａｔｍセルの生成方法及び通信制御装置 | |
| KR20010063845A (ko) | 다중채널 레이블 스위치 시스템의 가상채널 머지 장치 | |
| JP2000341275A (ja) | フレーム処理装置及びその処理方法 | |
| JP2001257680A (ja) | Ａｔｍ中継装置およびａｔｍアダプテーション装置 | |
| JP2009200889A (ja) | パケット組み立て方法及びそれを用いた通信装置 | |
| JP2001007808A (ja) | トラヒックシェーピング装置 | |
| KR19990083528A (ko) | Ａｔｍ콘트롤러를이용한ａｔｍ통신제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |