JP3560499B2 - 上位層指示による品質制御可能なｓａｒ機能を有する装置、ｌｓｉ装置および上位層指示による品質制御方法 - Google Patents
上位層指示による品質制御可能なｓａｒ機能を有する装置、ｌｓｉ装置および上位層指示による品質制御方法 Download PDFInfo
- Publication number
- JP3560499B2 JP3560499B2 JP15261699A JP15261699A JP3560499B2 JP 3560499 B2 JP3560499 B2 JP 3560499B2 JP 15261699 A JP15261699 A JP 15261699A JP 15261699 A JP15261699 A JP 15261699A JP 3560499 B2 JP3560499 B2 JP 3560499B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- cell
- priority
- queue
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＡＡＬ５（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ Ｔｙｐｅ ５ ）を使用したＡＴＭ通信システムにおけるＡＴＭセル転送のための装置、ＬＳＩ装置およびＡＡＬ５を使用したＡＴＭセル転送のための方法に関する。
【０００２】
【従来の技術】
ＡＡＬ５（ＡＴＭアダプテーションレイヤのタイプ５）の組立・分解処理においては、一般的にＡＴＭ（非同期転送モード：Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）レイヤにおける優先度であるＡＴＭセルヘッダのＣＬＰｂｉｔ（Ｃｅｌｌ−ｌｏｓｓ ｐｒｉｏｒｉｔｙ ｂｉｔ）によって優先度が決められてきた。そして優先度が低いと判断されたフレームは、廃棄されるといった処理が行われてきた。
【０００３】
【発明が解決しようとする課題】
このような従来の装置における組立・分解処理において上記したような方法を用いた場合、上位レイヤの優先度はＣＬＰｂｉｔに反映されず、上位レイヤにおいて優先度の高いフレームであっても、ＡＴＭレイヤでの輻輳などによって廃棄されるといった場合があった。
【０００４】
また上位層（「上位レイヤ」ともいう。）での優先度をＣＬＰｂｉｔに反映させようとしても、ＣＬＰｂｉｔは１ｂｉｔであり、他方、上位レイヤでの優先度は４〜８ｂｉｔであり、ＡＴＭセルヘッダにおけるＣＬＰｂｉｔに、必ずしも正確に優先度を反映させることができないといった状況にあった。
【０００５】
本発明の目的は、ＡＴＭレイヤ処理におけるＡＡＬ５の組立・分解処理において、上位レイヤにおける優先度を反映させたＡＡＬ５の組立および分解ＳＡＲ機能を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の上位層指示による品質制御可能なＳＡＲ機能を有する装置は、ＡＴＭセルからＡＡＬ５のフレームの組立てを行うセル組立処理手段と、前記セル組立処理手段によるセル組立処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置であって、前記セル組立処理手段は、第１の優先制御手段と第２の優先制御手段とを有する。第１の優先制御手段は、受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する。第２の優先制御手段は、組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する。
【０００７】
また請求項２に記載のＳＡＲ機能を有する装置は、ＡＴＭセルからＡＡＬ５フレームの組立てを行うセル組立処理手段と、ＡＡＬ５のフレームをＡＴＭセルに分解するセル分解処理手段と、前記セル組立処理手段によるセル組立処理および前記セル分解処理手段によるセル分解処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置であって、前記セル組立処理手段は、第１の優先制御手段と第２の優先制御手段とを有し、前記セル分解手段は第３の優先制御手段を有する。
【０００８】
第１の優先制御手段は、受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する。第２の優先制御手段は、組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する。第３の優先制御手段は、送信すべきフレームの優先度を判定し、送信処理待ちキューがしきい値を超えた場合に、前記判定した優先度が低いフレームを前記送信待ちキューに積み込まずに廃棄する手段と、前記送信待ちキューに積み込まれた送信すべきフレームの優先度を判定し、セル分解処理の際に、前記判定した優先度が高いフレームから分解処理して送信する手段とを有する。
【０００９】
また請求項３に記載の上位層指示による優先制御方法は、ＡＴＭセルからＡＡＬ５フレームの組立てを行うセル組立処理手段と、前記セル組立処理手段によるセル組立処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置の優先制御方法であって、第１の優先制御方法と第２の優先制御方法とを有する。第１の優先制御方法は、前記セル組立処理手段で受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する。第２の優先制御方法は、組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する。
【００１０】
また請求項４に記載の上位層指示による優先制御方法は、ＡＴＭセルからＡＡＬ５フレームの組立てを行うセル組立処理手段と、ＡＡＬ５のフレームをＡＴＭセルに分解するセル分解処理手段と、前記セル組立処理手段によるセル組立処理および前記セル分解処理手段によるセル分解処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置の優先制御方法であって、第１の優先制御方法と第２の優先制御方法と第３の優先制御方法とを有する。
【００１１】
第１の優先制御方法は、前記セル組立処理手段で受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する。第２の優先制御方法は、組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する。
【００１２】
第３の優先制御方法は、送信すべきフレームの優先度を判定し、送信処理待ちキューがしきい値を超えた場合に、前記判定した優先度が低いフレームを前記送信待ちキューに積み込まずに廃棄する第１の方法と、前記送信待ちキューに積み込まれた送信すべきフレームの優先度を判定し、セル分解処理の際に、前記判定した優先度が高いフレームから分解処理して送信する第２の方法とを有する。
【００１５】
【発明の実施の形態】
第１の実施の形態
このような本発明に係る装置およびＬＳＩ装置（以下、これらを単に、ＬＳＩ装置と記載することがある。）の第１の実施の形態について、以下に説明する。
本発明は、ＡＴＭアダプテーション層のタイプ５（ＡＡＬ５）におけるセルの分解とセルの組み立て機能を持つＬＳＩ装置において、セルの分解処理とセルの組み立て処理の部分に、装置内ラベルおよび上位レイヤであるＩＰデータグラム内の情報に基づき、優先制御機能を設けている。これによって、本発明のＬＳＩ装置は、優先／非優先の識別を行いながらセルの分解とセルの組み立て処理を行う。
【００１６】
このような本発明に係るＬＳＩ装置の基本的構成について、図１を参照しつつまず説明する。
図１に示すように、本発明に係るＬＳＩ装置１は、セル分解処理部２と、セル組立処理部３と、フレームバッファ４と、ディスクリプタハント部１０と、組立完了フレーム１１と、送信フレーム選択部１２と、送信フレーム情報格納部１３Ａ、・ ・ ・ １３Ｂ、１３Ｃ（複数の送信フレーム情報格納部：たとえば１７個）と、組立完了フレーム次処理判断部１４とを含んでいる。
さらに、フレーム処理部インタフェース１５、ホストプロセッサインタフェース１６およびフレーム処理部処理完了フレーム次処理判断部１７などを有する。
【００１７】
このような構成を有するＬＳＩ装置において、セルの分解においては、本ＬＳＩ１が、フレームと対応するフレームディスクリプタを、送信フレーム選択部１２を介して受信し、同時に上位レイヤから指定される優先度から、優先／非優先の判断（優先制御（３））を行う。そしてＬＳＩの処理負荷が一定水準以上となり、セルの分解処理能力に影響を来すと判断される場合には、低優先のフレームを廃棄し、高優先のフレームの処理を遅滞なく行う。このような、廃棄優先機能である優先制御（３）を、本発明に係るＬＳＩ装置は有している。
【００１８】
また本ＬＳＩ１は、セル組立処理部３を介して、セルストリームを受信し、フレームをフレームバッファ４に組み上げる処理を行う。
ここで受信したセルのヘッダ情報および１セル目のペイロードに含まれる上位レイヤであるフレーム内情報から、処理するフレームの優先度をディスクリプタハント部１０により判断（優先制御（１））する。そして受信処理の負荷が一定水準以上となり、セルの組み立て処理能力に影響をきたすような場合には、低優先のフレームを廃棄し、高優先のフレームの処理を優先的に受信する処理を行う。
このような廃棄優先機能である優先制御（１）を、本発明に係る装置は有する。
【００１９】
従って、セルヘッダの情報などのＢＯＭセルおよびＥＯＭセルだけではなく、セルのペイロードに含まれる上位レイヤの情報に従って、優先制御するセルの分解／組立ＳＡＲを行うことにより、優先／非優先の判断を行う。そして必要に応じて、低優先のフレームを廃棄する。また優先的に高優先のフレームを受信したり、また送信処理において高優先と低優先のフレームが同時に存在した場合には、高優先のフレームを優先的に送信し、次いで低優先フレームを送信する遅延優先の機能を有している。
【００２０】
上述した本発明に係るＬＳＩ装置の第１の実施の形態について、さらに詳説すると、本実施の形態は、ＡＴＭアダプテーション層のタイプ５（ＡＡＬ５）におけるセルの分解とセルの組み立て機能を持つＬＳＩ装置１において、セルの分解処理と、セルの組み立て処理との部分、すなわちセル分解処理部２、セル組立処理部３、フレームバッファ４、ディスクリプタハント部１０、組立完了フレーム次処理判断部１１、送信フレーム選択部１２、送信フレーム情報格納部１３Ａ、１３Ｂ、１３Ｃにより、装置内ラベルおよび上位レイヤのＩＰ（インターネットプロトコル）データグラム内に存在する情報に基づいて、優先／非優先の識別を行う優先制御（１）、優先制御（２）、優先制御（３）などの優先制御を行いながら、セルの分解とセルの組み立て処理を行うことを特徴としている。
【００２１】
図１に、本発明による優先制御（１）〜（３）を行いながら、セルの分解とセルの組み立て処理を行う概要を示す。
【００２２】
セル分解処理部２においては、本ＬＳＩ装置１がフレームと対応するフレームディスクリプタとを、送信フレーム情報格納部を介して受信し、同時に上位レイヤから指定される優先度から、優先／非優先の判断（優先制御（３））を行う。そしてＬＳＩ装置１の処理負荷が一定水準以上となって、セルの分解処理能力に影響を来す場合には、低優先のフレームを廃棄し、高優先のフレームの処理を遅滞なく行う。このような廃棄優先機能である優先制御（３）を、本発明のＬＳＩは有する。このように本発明においては、上位レイヤにおいて、優先度の高いフレームが、輻輳した場合であっても、従来のような上位レイヤで優先度の高いフレームが廃棄される虞がない。
【００２３】
またセル組立処理部３においては、図１に示されているように、本ＬＳＩ１のセル組立処理部３がセルストリームを受信し、フレームをフレームバッファ４などに組み上げる処理を行う。
【００２４】
ここで受信したセルストリームのセルのヘッダ情報であるＢＯＭセルおよび１セル目のペイロードに含まれる上位レイヤのフレーム内情報等により、処理するフレームの優先度（優先制御（１））を、ディスクリプタハンド部によって優先／非優先の判断を行う。そして、受信処理の負荷が一定水準を越えて、セルの組立処理能力に影響を来すような場合には、低優先のフレームを廃棄し、高優先のフレームの処理を優先的に受信処理を行う。
【００２５】
このように、図１に示すような廃棄優先機能である優先制御（１）を、本発明に係るＬＳＩ装置１は有する。
【００２６】
従って、セルヘッダの情報であるＢＯＭセルおよびＥＯＭセル情報だけではなく、セルのペイロードに含まれる上位レイヤの情報に従った優先制御を行ったセルの分解および／または組立（ＳＡＲ）を行うことによって、優先／非優先の判断を行う。そして必要に応じて低優先のフレームを廃棄し、優先的に高優先のフレームを受信したり、また送信処理においては、高優先と低優先のフレームが同時に存在した場合には、高優先のフレームを優先的に送信する。このような遅延優先の機能を本発明のＬＳＩ装置１は備えている。
【００２７】
このように図１に示すように、本発明の一実施の形態に係るブロック図を示すが、本ＬＳＩ装置は、受信処理の流れとして、ＡＴＭ ＣＥＬＬ ＳＴＲＥＡＭを受信し、ＡＡＬ５のフレームを組立て、次に組立完了フレーム次処理判断部１１に、組立てたフレームを渡す。
【００２８】
この時に、ＡＡＬ５のフレームを組み立てるためのフレームバッファのエリアを確保する。このフレームバッファのエリアをあらわす識別子を、ディスクリプタハント部でディスクリプタとして、作成する。従って新しいフレーム用にセルを受信した場合には、新たなディスクリプタをディスクリプタハント部１０で確保する。
【００２９】
本ＬＳＩ装置１では、ディスクリプタを確保する時点で組み立てるフレームの優先度、すなわち優先制御（１）をディスクリプタハント部で判断する。
【００３０】
またセル組立／セル分解処理部からの情報を蓄積するフレームバッファのエリアが残り少なくなり、予め設定された残数を下回った場合には、優先度の低いフレームは組立てずに廃棄し、優先度の高いフレームのみ受信処理を行う（優先制御（２））。
【００３１】
この優先度、すなわち優先制御（２）における組立完了フレーム次処理判断部１１での判断は、受信した１セル目（ＢＯＭ セル）に付随する情報に基づいて行なわれる。ここでの優先度判断の情報は、セルに付けられた装置内ヘッダ情報ならびにセルヘッダ情報およびセルペイロード内の上位レイヤヘッダ内フィールドの情報（たとえばＩＰｖ４であればＴＯＳ 、ＩＰｖ６であればＣＬＡＳＳ など）を参照して判断する。
【００３２】
セル組立処理部３において、セルの組立が完了したフレームは、組立完了フレーム次処理判断部１１を介して、次処理用のＱＵＥＵＥ に積み込む。
【００３３】
ここで次処理するためのフレームは、以下の３つに分かれてそれぞれの部に積み込まれる。すなわち、次処理するためのフレームがフレーム処理部に積み込まれる場合には、フレーム処理部処理要求ＱＵＥＵＥ に、また次処理用フレームが折り返し転送の場合には、送信要求ＱＵＥＵＥ に、同様に次処理用フレームがホストプロセッサの場合には、組立完了ＱＵＥＵＥ に、それぞれ積み込まれる。
【００３４】
このそれぞれのＱＵＥＵＥ に積み込む際にそれぞれのＱＵＥＵＥ に設定されたしきい値を越えてフレームが積み込まれるような場合には、まずフレームの優先度を判断して、低優先のフレームはＱＵＥＵＥ に積まずに廃棄し、高優先のフレームのみを前記したＱＵＥＵＥ に積み込む。この優先度が前述したような、優先制御（２）である。
【００３５】
この優先度の判断は、最終受信セル（ＥＯＭ セル）に付随する装置内ヘッダ情報と、全セルヘッダ情報と、ＢＯＭ セルペイロード内の上位レイヤのヘッダ情報（たとえばＩＰｖ４であればＴＯＳ 、ＩＰｖ６であればＣＬＡＳＳ など）とをそれぞれ参照することによって、組立完了フレーム次処理判断部１１が、優先／非優先の判断を行う。
【００３６】
また送信フレーム情報格納部１３Ａ・ ・ ・ １３Ｂ、１３Ｃからのフレームは、ホストプロセッサインタフェース１６内のフレーム処理部完了ＱＵＥＵＥ と、送信要求ＱＵＥＵＥ に積み込まれるが、その前に、それぞれのＱＵＥＵＥ に設定されたしきい値を越えてフレームが積み込まれるような場合には、フレームの優先度が判断され、低優先のフレームの場合は、ＱＵＥＵＥ には積みこまずに廃棄し、高優先のフレームのみが、送信フレーム情報格納部を介してＱＵＥＵＥ に積み込まれる。
【００３７】
この優先度の判断は、フレーム処理部からのフレームに付随して通知されるフレーム処理結果を参照して、セル分解処理部によって行われる。
そしてこのように送信時のセル分解処理部２において、優先度の高いフレームを優先的にセル分解を行いセルストリームに送出する。この優先度が、優先制御（３）である。
【００３８】
次にこのようなＬＳＩ装置１の動作について、図１〜図３を参照しつつ説明する。
まず、図２のフローチャートを参照して説明する。
外部からセルストリームによりセル受信が発生すると（ステップＳ１）、受信したセル（ＢＯＭ セル）から、受信フレームの優先度を判断する（ステップＳ２）。
【００３９】
次に、組立バッファＱＵＥＵＥ のしきい値状態を確認し（ステップＳ３）、この状態がしきい値以下であれば、高優先／低優先にかかわらずセル組立処理部により受信を行い、しきい値が設定値を超過していれば、低優先のフレームは受信せずに廃棄する（ステップＳ７）。この優先度が、図１に示すように、ディスクリプタハント部により行われる優先制御（１）である。
【００４０】
そして前記しきい値が設定値以下であれば、セルストリームからフレームを受信し、この受信したフレームの組立てがセル組立処理部により終わると、組立完了フレーム次処理判断部を介して次処理としてフレームを渡す。この際に、組立完了フレーム次処理判断部で、受信フレームの優先度を確認する。この優先度が優先制御（２）である。
【００４１】
そして前記したように、組み立てた受信フレームを、以下の３つに次処理として渡す。すなわちこの組立てられた受信フレームは、ホストプロセッサ渡し処理であるホストプロセッサインタフェース内の組立完了処理要求と、折り返し転送処理要求（自動転送）と、フレーム処理部渡し処理であるフレーム処理部インタフェース内のフレーム処理部処理要求と、の３通りの処理要求ＱＵＥＵＥ へ積み込む。この時に各ＱＵＥＵＥ のしきい値を確認し（ステップＳ５）、しきい値以下であれば高優先／低優先にかかわらず積み込みを行い（ステップＳ６）、しきい値を超過していれば、低優先のフレームは次処理向けＱＵＥＵＥ に積み込まずに廃棄する（ステップＳ８）。この優先度が優先制御（２）である。
【００４２】
一方、図３のフローチャートに示すように、本ＬＳＩに対し、フレーム処理部（フレーム処理部処理完了次処理判断部）１４から送信フレームが渡された場合には、送信フレームの優先度の識別判断を送信フレーム選択部により行う（ステップＳ１０）。送信フレームの次処理として、前記ホストプロセッサ渡し処理と、前記送信処理との２通りの処理向けＱＵＥＵＥ （送信要求ＱＵＥＵＥ ）へ積み込む（ステップＳ１３）。その前に、各ＱＵＥＵＥ のしきい値を確認し（ステップＳ１２）、しきい値以下であれば高優先／低優先にかかわらず積み込みを行い（ステップＳ１３）、しきい値を超過していれば、低優先のフレームは、次処理向けＱＵＥＵＥ に積み込まずに廃棄する（ステップＳ１７）。この優先度が優先制御（３）であり、送信フレーム情報格納部１３Ａ、１３Ｂ、１３Ｃおよび送信フレーム選択部１２により制御される。
【００４３】
そして次処理ＱＵＥＵＥ に積み込まれた送信フレームは、送信処理のＱＵＥＵＥ から読み出されるフレームの優先度が確認され（ステップＳ１４）、低優先と高優先のフレームが存在していた場合、高優先のフレームから、送信処理であるセル分解処理を行う（ステップＳ１５）。
【００４４】
そして送信用に分解されたセルをセル分解処理部により、セルストリームに送信する（ステップＳ１６）。これによって、本発明に係る装置の動作が終了する。
【００４５】
第２の実施の形態
次に、本発明に係る装置の第２の実施の形態について、以下に説明する。
本発明の第２の実施の形態に使用されるＬＳＩ装置の基本的構成は、図１に示したのと同様である。ただし、本実施の形態では、上位レイヤの他のフィールドを参照して優先度を識別する。
【００４６】
このような他の参照するフィールドの例としては、第１の実施の形態では、ＩＰｖ４においてはＴＯＳ、またＩＰｖ６に対してはＣｌａｓｓなどを参照して判断等が行われていた。本第２の実施の形態では、上記したフィールド以外のフィールドを参照して優先度の判断等を行う。このような他の参照するフィールドの例としては、ＩＰｖ４においてはＩＨＬなどのヘッダ長、ＶＥＲ（バージョン）、ＴＬ（パケット長）などの他、ＩＤ（識別子）、ＦＬ（フラグ）、ＦＯ（フラグメントオフセット）、ＴＴＬ（生存時間：ｔｉｍｅ ｔｏ ｌｉｖｅ）、ＰＲＯＴ（ｐｒｏｔｏｃｏｌ）、ＨＣ（ヘッダチェックサム）、ＳＡ（送信元ＩＰアドレス）、ＤＡ（あて先ＩＰアドレス）、オプション、ＰＡＤなど、またＩＰｖ６においては、前記したのと同様なＶＥＲの他に、Ｔｒａｆｆｉｃ Ｃｌａｓｓ 、Ｆｌｏｗ ｌａｂｅｌ、Ｐａｙｌｏａｄ Ｌｅｎｇｔｈ、Ｎｅｘｔ Ｈｅａｄｅｒ 、Ｈｏｐ Ｌｉｍｉｔ 、Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ 等を挙げることができる。なお本第２の実施の形態においては、上記したようなものに制限されない。すなわち、本発明の趣旨を変更しない限り、その他のフィールドを優先度の識別に使用可能であり、これによって、一般的に使用されているＩＰｖ４、ＩＰｖ６以外のプロトコルのフレームに対してもＡＴＭレイヤでの優先度処理を行うことが可能となる。
【００４７】
このように本実施の形態では、別のフィールドを優先度識別に用いる事で現在一般的に用いられているプロトコル（ＩＰｖ４、ＩＰｖ６）以外のプロトコルのフレームに対しても、ＡＴＭレイヤでの優先度処理を行う事ができる。
【００４８】
このように、第２の実施の形態においては、上記したような方法により優先度処理を行う。なお優先度処理については、高／低だけでなく、より多くの優先レベル、たとえば超高／高Ｎ／・ ・ ・／高１／中／低Ｎ／・ ・ ・／低１／超低・ ・ ・などのレベルを適宜設けて、処理を行う構成（より多くのＱＵＥＵＥ やしきい値レベル）を有することもできる。
これによって、上位レイヤで指示する複数の優先度に対応した処理を行うことが可能となる。
【００４９】
【発明の効果】
以上、説明したように、ＡＴＭレイヤの終端部において装置内の他の機能部が付与した優先度に基づきＡＡＬ５の組み立て・分解処理を行う機能を有しているため、ＡＴＭレイヤでの単なるＣＬＰｂｉｔのみによる優先制御よりも高度な優先制御に対応する事が可能となり、上位レイヤにおいて優先度の高いフレームをＡＴＭレイヤでの輻輳などによって廃棄される虞がない。
【００５０】
また、ＡＴＭセルのペイロードに含まれる上位レイヤであるＩＰｖ４やＩＰｖ６やＧＭＮ−ＣＬコアフレームなどのプロトコルにおける優先度にも対応可能となり、ＡＴＭレイヤでの輻輳などによる遅延やフレーム廃棄に対しても対応する事が可能となる。したがって、上位レイヤの優先度を考慮した下位レイヤ（ＡＴＭ レイヤ）における処理が可能となる。
【図面の簡単な説明】
【図１】本発明に係る装置であるＬＳＩ装置の構成を示す図である。
【図２】本発明に係る装置であるＬＳＩ装置の動作を示すフローチャートである。
【図３】本発明に係る装置であるＬＳＩ装置の動作を示すフローチャートである。
【符号の説明】
１ ＬＳＩ装置
２ セル分解処理部
３ セル組立処理部
４ フレームバッファ
１０ ディスクリプタハント部
１１ 組立完了フレーム次処理判断部
１２ 送信フレーム選択部
１３Ａ 送信フレーム情報格納部
１３Ｂ 送信フレーム情報格納部
１３Ｃ 送信フレーム情報格納部
１４ フレーム処理部処理完了フレーム次処理判断部
１５ フレーム処理部インタフェース
１６ ホストプロセッサインタフェース部
【発明の属する技術分野】
本発明は、ＡＡＬ５（ＡＴＭ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ Ｔｙｐｅ ５ ）を使用したＡＴＭ通信システムにおけるＡＴＭセル転送のための装置、ＬＳＩ装置およびＡＡＬ５を使用したＡＴＭセル転送のための方法に関する。
【０００２】
【従来の技術】
ＡＡＬ５（ＡＴＭアダプテーションレイヤのタイプ５）の組立・分解処理においては、一般的にＡＴＭ（非同期転送モード：Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）レイヤにおける優先度であるＡＴＭセルヘッダのＣＬＰｂｉｔ（Ｃｅｌｌ−ｌｏｓｓ ｐｒｉｏｒｉｔｙ ｂｉｔ）によって優先度が決められてきた。そして優先度が低いと判断されたフレームは、廃棄されるといった処理が行われてきた。
【０００３】
【発明が解決しようとする課題】
このような従来の装置における組立・分解処理において上記したような方法を用いた場合、上位レイヤの優先度はＣＬＰｂｉｔに反映されず、上位レイヤにおいて優先度の高いフレームであっても、ＡＴＭレイヤでの輻輳などによって廃棄されるといった場合があった。
【０００４】
また上位層（「上位レイヤ」ともいう。）での優先度をＣＬＰｂｉｔに反映させようとしても、ＣＬＰｂｉｔは１ｂｉｔであり、他方、上位レイヤでの優先度は４〜８ｂｉｔであり、ＡＴＭセルヘッダにおけるＣＬＰｂｉｔに、必ずしも正確に優先度を反映させることができないといった状況にあった。
【０００５】
本発明の目的は、ＡＴＭレイヤ処理におけるＡＡＬ５の組立・分解処理において、上位レイヤにおける優先度を反映させたＡＡＬ５の組立および分解ＳＡＲ機能を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の上位層指示による品質制御可能なＳＡＲ機能を有する装置は、ＡＴＭセルからＡＡＬ５のフレームの組立てを行うセル組立処理手段と、前記セル組立処理手段によるセル組立処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置であって、前記セル組立処理手段は、第１の優先制御手段と第２の優先制御手段とを有する。第１の優先制御手段は、受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する。第２の優先制御手段は、組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する。
【０００７】
また請求項２に記載のＳＡＲ機能を有する装置は、ＡＴＭセルからＡＡＬ５フレームの組立てを行うセル組立処理手段と、ＡＡＬ５のフレームをＡＴＭセルに分解するセル分解処理手段と、前記セル組立処理手段によるセル組立処理および前記セル分解処理手段によるセル分解処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置であって、前記セル組立処理手段は、第１の優先制御手段と第２の優先制御手段とを有し、前記セル分解手段は第３の優先制御手段を有する。
【０００８】
第１の優先制御手段は、受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する。第２の優先制御手段は、組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する。第３の優先制御手段は、送信すべきフレームの優先度を判定し、送信処理待ちキューがしきい値を超えた場合に、前記判定した優先度が低いフレームを前記送信待ちキューに積み込まずに廃棄する手段と、前記送信待ちキューに積み込まれた送信すべきフレームの優先度を判定し、セル分解処理の際に、前記判定した優先度が高いフレームから分解処理して送信する手段とを有する。
【０００９】
また請求項３に記載の上位層指示による優先制御方法は、ＡＴＭセルからＡＡＬ５フレームの組立てを行うセル組立処理手段と、前記セル組立処理手段によるセル組立処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置の優先制御方法であって、第１の優先制御方法と第２の優先制御方法とを有する。第１の優先制御方法は、前記セル組立処理手段で受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する。第２の優先制御方法は、組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する。
【００１０】
また請求項４に記載の上位層指示による優先制御方法は、ＡＴＭセルからＡＡＬ５フレームの組立てを行うセル組立処理手段と、ＡＡＬ５のフレームをＡＴＭセルに分解するセル分解処理手段と、前記セル組立処理手段によるセル組立処理および前記セル分解処理手段によるセル分解処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置の優先制御方法であって、第１の優先制御方法と第２の優先制御方法と第３の優先制御方法とを有する。
【００１１】
第１の優先制御方法は、前記セル組立処理手段で受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する。第２の優先制御方法は、組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する。
【００１２】
第３の優先制御方法は、送信すべきフレームの優先度を判定し、送信処理待ちキューがしきい値を超えた場合に、前記判定した優先度が低いフレームを前記送信待ちキューに積み込まずに廃棄する第１の方法と、前記送信待ちキューに積み込まれた送信すべきフレームの優先度を判定し、セル分解処理の際に、前記判定した優先度が高いフレームから分解処理して送信する第２の方法とを有する。
【００１５】
【発明の実施の形態】
第１の実施の形態
このような本発明に係る装置およびＬＳＩ装置（以下、これらを単に、ＬＳＩ装置と記載することがある。）の第１の実施の形態について、以下に説明する。
本発明は、ＡＴＭアダプテーション層のタイプ５（ＡＡＬ５）におけるセルの分解とセルの組み立て機能を持つＬＳＩ装置において、セルの分解処理とセルの組み立て処理の部分に、装置内ラベルおよび上位レイヤであるＩＰデータグラム内の情報に基づき、優先制御機能を設けている。これによって、本発明のＬＳＩ装置は、優先／非優先の識別を行いながらセルの分解とセルの組み立て処理を行う。
【００１６】
このような本発明に係るＬＳＩ装置の基本的構成について、図１を参照しつつまず説明する。
図１に示すように、本発明に係るＬＳＩ装置１は、セル分解処理部２と、セル組立処理部３と、フレームバッファ４と、ディスクリプタハント部１０と、組立完了フレーム１１と、送信フレーム選択部１２と、送信フレーム情報格納部１３Ａ、・ ・ ・ １３Ｂ、１３Ｃ（複数の送信フレーム情報格納部：たとえば１７個）と、組立完了フレーム次処理判断部１４とを含んでいる。
さらに、フレーム処理部インタフェース１５、ホストプロセッサインタフェース１６およびフレーム処理部処理完了フレーム次処理判断部１７などを有する。
【００１７】
このような構成を有するＬＳＩ装置において、セルの分解においては、本ＬＳＩ１が、フレームと対応するフレームディスクリプタを、送信フレーム選択部１２を介して受信し、同時に上位レイヤから指定される優先度から、優先／非優先の判断（優先制御（３））を行う。そしてＬＳＩの処理負荷が一定水準以上となり、セルの分解処理能力に影響を来すと判断される場合には、低優先のフレームを廃棄し、高優先のフレームの処理を遅滞なく行う。このような、廃棄優先機能である優先制御（３）を、本発明に係るＬＳＩ装置は有している。
【００１８】
また本ＬＳＩ１は、セル組立処理部３を介して、セルストリームを受信し、フレームをフレームバッファ４に組み上げる処理を行う。
ここで受信したセルのヘッダ情報および１セル目のペイロードに含まれる上位レイヤであるフレーム内情報から、処理するフレームの優先度をディスクリプタハント部１０により判断（優先制御（１））する。そして受信処理の負荷が一定水準以上となり、セルの組み立て処理能力に影響をきたすような場合には、低優先のフレームを廃棄し、高優先のフレームの処理を優先的に受信する処理を行う。
このような廃棄優先機能である優先制御（１）を、本発明に係る装置は有する。
【００１９】
従って、セルヘッダの情報などのＢＯＭセルおよびＥＯＭセルだけではなく、セルのペイロードに含まれる上位レイヤの情報に従って、優先制御するセルの分解／組立ＳＡＲを行うことにより、優先／非優先の判断を行う。そして必要に応じて、低優先のフレームを廃棄する。また優先的に高優先のフレームを受信したり、また送信処理において高優先と低優先のフレームが同時に存在した場合には、高優先のフレームを優先的に送信し、次いで低優先フレームを送信する遅延優先の機能を有している。
【００２０】
上述した本発明に係るＬＳＩ装置の第１の実施の形態について、さらに詳説すると、本実施の形態は、ＡＴＭアダプテーション層のタイプ５（ＡＡＬ５）におけるセルの分解とセルの組み立て機能を持つＬＳＩ装置１において、セルの分解処理と、セルの組み立て処理との部分、すなわちセル分解処理部２、セル組立処理部３、フレームバッファ４、ディスクリプタハント部１０、組立完了フレーム次処理判断部１１、送信フレーム選択部１２、送信フレーム情報格納部１３Ａ、１３Ｂ、１３Ｃにより、装置内ラベルおよび上位レイヤのＩＰ（インターネットプロトコル）データグラム内に存在する情報に基づいて、優先／非優先の識別を行う優先制御（１）、優先制御（２）、優先制御（３）などの優先制御を行いながら、セルの分解とセルの組み立て処理を行うことを特徴としている。
【００２１】
図１に、本発明による優先制御（１）〜（３）を行いながら、セルの分解とセルの組み立て処理を行う概要を示す。
【００２２】
セル分解処理部２においては、本ＬＳＩ装置１がフレームと対応するフレームディスクリプタとを、送信フレーム情報格納部を介して受信し、同時に上位レイヤから指定される優先度から、優先／非優先の判断（優先制御（３））を行う。そしてＬＳＩ装置１の処理負荷が一定水準以上となって、セルの分解処理能力に影響を来す場合には、低優先のフレームを廃棄し、高優先のフレームの処理を遅滞なく行う。このような廃棄優先機能である優先制御（３）を、本発明のＬＳＩは有する。このように本発明においては、上位レイヤにおいて、優先度の高いフレームが、輻輳した場合であっても、従来のような上位レイヤで優先度の高いフレームが廃棄される虞がない。
【００２３】
またセル組立処理部３においては、図１に示されているように、本ＬＳＩ１のセル組立処理部３がセルストリームを受信し、フレームをフレームバッファ４などに組み上げる処理を行う。
【００２４】
ここで受信したセルストリームのセルのヘッダ情報であるＢＯＭセルおよび１セル目のペイロードに含まれる上位レイヤのフレーム内情報等により、処理するフレームの優先度（優先制御（１））を、ディスクリプタハンド部によって優先／非優先の判断を行う。そして、受信処理の負荷が一定水準を越えて、セルの組立処理能力に影響を来すような場合には、低優先のフレームを廃棄し、高優先のフレームの処理を優先的に受信処理を行う。
【００２５】
このように、図１に示すような廃棄優先機能である優先制御（１）を、本発明に係るＬＳＩ装置１は有する。
【００２６】
従って、セルヘッダの情報であるＢＯＭセルおよびＥＯＭセル情報だけではなく、セルのペイロードに含まれる上位レイヤの情報に従った優先制御を行ったセルの分解および／または組立（ＳＡＲ）を行うことによって、優先／非優先の判断を行う。そして必要に応じて低優先のフレームを廃棄し、優先的に高優先のフレームを受信したり、また送信処理においては、高優先と低優先のフレームが同時に存在した場合には、高優先のフレームを優先的に送信する。このような遅延優先の機能を本発明のＬＳＩ装置１は備えている。
【００２７】
このように図１に示すように、本発明の一実施の形態に係るブロック図を示すが、本ＬＳＩ装置は、受信処理の流れとして、ＡＴＭ ＣＥＬＬ ＳＴＲＥＡＭを受信し、ＡＡＬ５のフレームを組立て、次に組立完了フレーム次処理判断部１１に、組立てたフレームを渡す。
【００２８】
この時に、ＡＡＬ５のフレームを組み立てるためのフレームバッファのエリアを確保する。このフレームバッファのエリアをあらわす識別子を、ディスクリプタハント部でディスクリプタとして、作成する。従って新しいフレーム用にセルを受信した場合には、新たなディスクリプタをディスクリプタハント部１０で確保する。
【００２９】
本ＬＳＩ装置１では、ディスクリプタを確保する時点で組み立てるフレームの優先度、すなわち優先制御（１）をディスクリプタハント部で判断する。
【００３０】
またセル組立／セル分解処理部からの情報を蓄積するフレームバッファのエリアが残り少なくなり、予め設定された残数を下回った場合には、優先度の低いフレームは組立てずに廃棄し、優先度の高いフレームのみ受信処理を行う（優先制御（２））。
【００３１】
この優先度、すなわち優先制御（２）における組立完了フレーム次処理判断部１１での判断は、受信した１セル目（ＢＯＭ セル）に付随する情報に基づいて行なわれる。ここでの優先度判断の情報は、セルに付けられた装置内ヘッダ情報ならびにセルヘッダ情報およびセルペイロード内の上位レイヤヘッダ内フィールドの情報（たとえばＩＰｖ４であればＴＯＳ 、ＩＰｖ６であればＣＬＡＳＳ など）を参照して判断する。
【００３２】
セル組立処理部３において、セルの組立が完了したフレームは、組立完了フレーム次処理判断部１１を介して、次処理用のＱＵＥＵＥ に積み込む。
【００３３】
ここで次処理するためのフレームは、以下の３つに分かれてそれぞれの部に積み込まれる。すなわち、次処理するためのフレームがフレーム処理部に積み込まれる場合には、フレーム処理部処理要求ＱＵＥＵＥ に、また次処理用フレームが折り返し転送の場合には、送信要求ＱＵＥＵＥ に、同様に次処理用フレームがホストプロセッサの場合には、組立完了ＱＵＥＵＥ に、それぞれ積み込まれる。
【００３４】
このそれぞれのＱＵＥＵＥ に積み込む際にそれぞれのＱＵＥＵＥ に設定されたしきい値を越えてフレームが積み込まれるような場合には、まずフレームの優先度を判断して、低優先のフレームはＱＵＥＵＥ に積まずに廃棄し、高優先のフレームのみを前記したＱＵＥＵＥ に積み込む。この優先度が前述したような、優先制御（２）である。
【００３５】
この優先度の判断は、最終受信セル（ＥＯＭ セル）に付随する装置内ヘッダ情報と、全セルヘッダ情報と、ＢＯＭ セルペイロード内の上位レイヤのヘッダ情報（たとえばＩＰｖ４であればＴＯＳ 、ＩＰｖ６であればＣＬＡＳＳ など）とをそれぞれ参照することによって、組立完了フレーム次処理判断部１１が、優先／非優先の判断を行う。
【００３６】
また送信フレーム情報格納部１３Ａ・ ・ ・ １３Ｂ、１３Ｃからのフレームは、ホストプロセッサインタフェース１６内のフレーム処理部完了ＱＵＥＵＥ と、送信要求ＱＵＥＵＥ に積み込まれるが、その前に、それぞれのＱＵＥＵＥ に設定されたしきい値を越えてフレームが積み込まれるような場合には、フレームの優先度が判断され、低優先のフレームの場合は、ＱＵＥＵＥ には積みこまずに廃棄し、高優先のフレームのみが、送信フレーム情報格納部を介してＱＵＥＵＥ に積み込まれる。
【００３７】
この優先度の判断は、フレーム処理部からのフレームに付随して通知されるフレーム処理結果を参照して、セル分解処理部によって行われる。
そしてこのように送信時のセル分解処理部２において、優先度の高いフレームを優先的にセル分解を行いセルストリームに送出する。この優先度が、優先制御（３）である。
【００３８】
次にこのようなＬＳＩ装置１の動作について、図１〜図３を参照しつつ説明する。
まず、図２のフローチャートを参照して説明する。
外部からセルストリームによりセル受信が発生すると（ステップＳ１）、受信したセル（ＢＯＭ セル）から、受信フレームの優先度を判断する（ステップＳ２）。
【００３９】
次に、組立バッファＱＵＥＵＥ のしきい値状態を確認し（ステップＳ３）、この状態がしきい値以下であれば、高優先／低優先にかかわらずセル組立処理部により受信を行い、しきい値が設定値を超過していれば、低優先のフレームは受信せずに廃棄する（ステップＳ７）。この優先度が、図１に示すように、ディスクリプタハント部により行われる優先制御（１）である。
【００４０】
そして前記しきい値が設定値以下であれば、セルストリームからフレームを受信し、この受信したフレームの組立てがセル組立処理部により終わると、組立完了フレーム次処理判断部を介して次処理としてフレームを渡す。この際に、組立完了フレーム次処理判断部で、受信フレームの優先度を確認する。この優先度が優先制御（２）である。
【００４１】
そして前記したように、組み立てた受信フレームを、以下の３つに次処理として渡す。すなわちこの組立てられた受信フレームは、ホストプロセッサ渡し処理であるホストプロセッサインタフェース内の組立完了処理要求と、折り返し転送処理要求（自動転送）と、フレーム処理部渡し処理であるフレーム処理部インタフェース内のフレーム処理部処理要求と、の３通りの処理要求ＱＵＥＵＥ へ積み込む。この時に各ＱＵＥＵＥ のしきい値を確認し（ステップＳ５）、しきい値以下であれば高優先／低優先にかかわらず積み込みを行い（ステップＳ６）、しきい値を超過していれば、低優先のフレームは次処理向けＱＵＥＵＥ に積み込まずに廃棄する（ステップＳ８）。この優先度が優先制御（２）である。
【００４２】
一方、図３のフローチャートに示すように、本ＬＳＩに対し、フレーム処理部（フレーム処理部処理完了次処理判断部）１４から送信フレームが渡された場合には、送信フレームの優先度の識別判断を送信フレーム選択部により行う（ステップＳ１０）。送信フレームの次処理として、前記ホストプロセッサ渡し処理と、前記送信処理との２通りの処理向けＱＵＥＵＥ （送信要求ＱＵＥＵＥ ）へ積み込む（ステップＳ１３）。その前に、各ＱＵＥＵＥ のしきい値を確認し（ステップＳ１２）、しきい値以下であれば高優先／低優先にかかわらず積み込みを行い（ステップＳ１３）、しきい値を超過していれば、低優先のフレームは、次処理向けＱＵＥＵＥ に積み込まずに廃棄する（ステップＳ１７）。この優先度が優先制御（３）であり、送信フレーム情報格納部１３Ａ、１３Ｂ、１３Ｃおよび送信フレーム選択部１２により制御される。
【００４３】
そして次処理ＱＵＥＵＥ に積み込まれた送信フレームは、送信処理のＱＵＥＵＥ から読み出されるフレームの優先度が確認され（ステップＳ１４）、低優先と高優先のフレームが存在していた場合、高優先のフレームから、送信処理であるセル分解処理を行う（ステップＳ１５）。
【００４４】
そして送信用に分解されたセルをセル分解処理部により、セルストリームに送信する（ステップＳ１６）。これによって、本発明に係る装置の動作が終了する。
【００４５】
第２の実施の形態
次に、本発明に係る装置の第２の実施の形態について、以下に説明する。
本発明の第２の実施の形態に使用されるＬＳＩ装置の基本的構成は、図１に示したのと同様である。ただし、本実施の形態では、上位レイヤの他のフィールドを参照して優先度を識別する。
【００４６】
このような他の参照するフィールドの例としては、第１の実施の形態では、ＩＰｖ４においてはＴＯＳ、またＩＰｖ６に対してはＣｌａｓｓなどを参照して判断等が行われていた。本第２の実施の形態では、上記したフィールド以外のフィールドを参照して優先度の判断等を行う。このような他の参照するフィールドの例としては、ＩＰｖ４においてはＩＨＬなどのヘッダ長、ＶＥＲ（バージョン）、ＴＬ（パケット長）などの他、ＩＤ（識別子）、ＦＬ（フラグ）、ＦＯ（フラグメントオフセット）、ＴＴＬ（生存時間：ｔｉｍｅ ｔｏ ｌｉｖｅ）、ＰＲＯＴ（ｐｒｏｔｏｃｏｌ）、ＨＣ（ヘッダチェックサム）、ＳＡ（送信元ＩＰアドレス）、ＤＡ（あて先ＩＰアドレス）、オプション、ＰＡＤなど、またＩＰｖ６においては、前記したのと同様なＶＥＲの他に、Ｔｒａｆｆｉｃ Ｃｌａｓｓ 、Ｆｌｏｗ ｌａｂｅｌ、Ｐａｙｌｏａｄ Ｌｅｎｇｔｈ、Ｎｅｘｔ Ｈｅａｄｅｒ 、Ｈｏｐ Ｌｉｍｉｔ 、Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ 等を挙げることができる。なお本第２の実施の形態においては、上記したようなものに制限されない。すなわち、本発明の趣旨を変更しない限り、その他のフィールドを優先度の識別に使用可能であり、これによって、一般的に使用されているＩＰｖ４、ＩＰｖ６以外のプロトコルのフレームに対してもＡＴＭレイヤでの優先度処理を行うことが可能となる。
【００４７】
このように本実施の形態では、別のフィールドを優先度識別に用いる事で現在一般的に用いられているプロトコル（ＩＰｖ４、ＩＰｖ６）以外のプロトコルのフレームに対しても、ＡＴＭレイヤでの優先度処理を行う事ができる。
【００４８】
このように、第２の実施の形態においては、上記したような方法により優先度処理を行う。なお優先度処理については、高／低だけでなく、より多くの優先レベル、たとえば超高／高Ｎ／・ ・ ・／高１／中／低Ｎ／・ ・ ・／低１／超低・ ・ ・などのレベルを適宜設けて、処理を行う構成（より多くのＱＵＥＵＥ やしきい値レベル）を有することもできる。
これによって、上位レイヤで指示する複数の優先度に対応した処理を行うことが可能となる。
【００４９】
【発明の効果】
以上、説明したように、ＡＴＭレイヤの終端部において装置内の他の機能部が付与した優先度に基づきＡＡＬ５の組み立て・分解処理を行う機能を有しているため、ＡＴＭレイヤでの単なるＣＬＰｂｉｔのみによる優先制御よりも高度な優先制御に対応する事が可能となり、上位レイヤにおいて優先度の高いフレームをＡＴＭレイヤでの輻輳などによって廃棄される虞がない。
【００５０】
また、ＡＴＭセルのペイロードに含まれる上位レイヤであるＩＰｖ４やＩＰｖ６やＧＭＮ−ＣＬコアフレームなどのプロトコルにおける優先度にも対応可能となり、ＡＴＭレイヤでの輻輳などによる遅延やフレーム廃棄に対しても対応する事が可能となる。したがって、上位レイヤの優先度を考慮した下位レイヤ（ＡＴＭ レイヤ）における処理が可能となる。
【図面の簡単な説明】
【図１】本発明に係る装置であるＬＳＩ装置の構成を示す図である。
【図２】本発明に係る装置であるＬＳＩ装置の動作を示すフローチャートである。
【図３】本発明に係る装置であるＬＳＩ装置の動作を示すフローチャートである。
【符号の説明】
１ ＬＳＩ装置
２ セル分解処理部
３ セル組立処理部
４ フレームバッファ
１０ ディスクリプタハント部
１１ 組立完了フレーム次処理判断部
１２ 送信フレーム選択部
１３Ａ 送信フレーム情報格納部
１３Ｂ 送信フレーム情報格納部
１３Ｃ 送信フレーム情報格納部
１４ フレーム処理部処理完了フレーム次処理判断部
１５ フレーム処理部インタフェース
１６ ホストプロセッサインタフェース部
Claims (4)
- ＡＴＭセルからＡＡＬ５フレームの組立てを行うセル組立処理手段と、前記セル組立処理手段によるセル組立処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置であって、
前記セル組立処理手段は、
受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する第１の優先制御手段と、
組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する第２の優先制御手段と
を有することを特徴とする上位層指示による品質制御可能なＳＡＲ機能を有する装置。 - ＡＴＭセルからＡＡＬ５フレームの組立てを行うセル組立処理手段と、ＡＡＬ５のフレームをＡＴＭセルに分解するセル分解処理手段と、前記セル組立処理手段によるセル組立処理および前記セル分解処理手段によるセル分解処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置であって、
前記セル組立処理手段は、
受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する第１の優先制御手段と、
組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する第２の優先制御手段と
を有し、
前記セル分解手段は、
送信すべきフレームの優先度を判定し、送信処理待ちキューがしきい値を超えた場合に、前記判定した優先度が低いフレームを前記送信待ちキューに積み込まずに廃棄する手段と、前記送信待ちキューに積み込まれた送信すべきフレームの優先度を判定し、セル分解処理の際に、前記判定した優先度が高いフレームから分解処理して送信する手段とを有する第３の優先制御手段と
を有することを特徴とする上位層指示による品質制御可能なＳＡＲ機能を有する装置。 - ＡＴＭセルからＡＡＬ５フレームの組立てを行うセル組立処理手段と、前記セル組立処理手段によるセル組立処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置の優先制御方法であって、
前記セル組立処理手段で受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する第１の優先制御方法と、
組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受 信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する第２の優先制御方法と
を有することを特徴とする上位層指示による優先制御方法。 - ＡＴＭセルからＡＡＬ５フレームの組立てを行うセル組立処理手段と、ＡＡＬ５のフレームをＡＴＭセルに分解するセル分解処理手段と、前記セル組立処理手段によるセル組立処理および前記セル分解処理手段によるセル分解処理の際にバッファ情報を蓄積するフレームバッファ手段を有する装置の優先制御方法であって、
前記セル組立処理手段で受信した最初のセルのヘッダ情報および／またはセルペイロード内に含まれる上位層情報に基づいて組立処理すべきフレームの優先度を判定し、前記フレームバッファ手段の組立バッファキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームに相当するセルを廃棄する第１の優先制御方法と、
組み立てた受信フレームを次処理用のキューに積み込む際に、当該フレームに相当する受信した最終セルを含むセルストリームに含まれるヘッダ情報、セルペイロード内の上位層情報および装置内ヘッダ情報に基づいて当該フレームの優先度を判定し、前記次処理用のキューがしきい値を超えた場合に、前記判定したフレームの優先度が低いフレームを前記次処理用のキューに積み込まずに廃棄する第２の優先制御方法と
送信すべきフレームの優先度を判定し、送信処理待ちキューがしきい値を超えた場合に、前記判定した優先度が低いフレームを前記送信待ちキューに積み込まずに廃棄する第１の方法と、前記送信待ちキューに積み込まれた送信すべきフレームの優先度を判定し、セル分解処理の際に、前記判定した優先度が高いフレームから分解処理して送信する第２の方法とを有する第３の優先制御方法と
を有することを特徴とする上位層指示による優先制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15261699A JP3560499B2 (ja) | 1999-05-31 | 1999-05-31 | 上位層指示による品質制御可能なｓａｒ機能を有する装置、ｌｓｉ装置および上位層指示による品質制御方法 |
| US09/579,508 US6687250B1 (en) | 1999-05-31 | 2000-05-26 | Device with quality controllable SAR function by upper layer instruction, LSI unit and quality control method by upper layer instruction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15261699A JP3560499B2 (ja) | 1999-05-31 | 1999-05-31 | 上位層指示による品質制御可能なｓａｒ機能を有する装置、ｌｓｉ装置および上位層指示による品質制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000341299A JP2000341299A (ja) | 2000-12-08 |
| JP3560499B2 true JP3560499B2 (ja) | 2004-09-02 |
Family
ID=15544282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15261699A Expired - Fee Related JP3560499B2 (ja) | 1999-05-31 | 1999-05-31 | 上位層指示による品質制御可能なｓａｒ機能を有する装置、ｌｓｉ装置および上位層指示による品質制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6687250B1 (ja) |
| JP (1) | JP3560499B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7379420B2 (en) * | 2001-12-28 | 2008-05-27 | Network Equipment Technologies, Inc. | Method and apparatus for multiple qualities of service to different network connections of a single network path |
| US7830893B2 (en) * | 2004-03-02 | 2010-11-09 | Jds Uniphase Corporation | Real time segmentation and reassembly of asynchronous transfer mode (ATM) adaptation layer two (AAL2) and AAL5 data |
| US7586918B2 (en) * | 2004-09-22 | 2009-09-08 | Cisco Technology, Inc. | Link fragment interleaving with fragmentation preceding queuing |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991308A (en) * | 1995-08-25 | 1999-11-23 | Terayon Communication Systems, Inc. | Lower overhead method for data transmission using ATM and SCDMA over hybrid fiber coax cable plant |
| US6373846B1 (en) * | 1996-03-07 | 2002-04-16 | Lsi Logic Corporation | Single chip networking device with enhanced memory access co-processor |
| US6108336A (en) * | 1996-09-26 | 2000-08-22 | International Business Machines Corporation | AAL-5 SSCS for AAL-1 and AAL-2 in ATM networks |
| US6088355A (en) * | 1996-10-11 | 2000-07-11 | C-Cube Microsystems, Inc. | Processing system with pointer-based ATM segmentation and reassembly |
| JPH10336184A (ja) | 1997-05-28 | 1998-12-18 | Nippon Telegr & Teleph Corp <Ntt> | Ａｔｍにおけるパケット情報転送装置 |
| JP3152293B2 (ja) | 1997-12-17 | 2001-04-03 | 日本電気株式会社 | Ｉｐレイヤ処理装置 |
| KR100243415B1 (ko) * | 1997-12-17 | 2000-02-01 | 이계철 | 프레임 릴레이 망 연동용 에이티엠 스위치 정합장치 |
| JP3185751B2 (ja) | 1998-04-30 | 2001-07-11 | 日本電気株式会社 | Ａｔｍ通信装置 |
| JP3704438B2 (ja) | 1998-12-09 | 2005-10-12 | 株式会社日立製作所 | 可変長パケット通信装置 |
| JP3820054B2 (ja) | 1999-03-29 | 2006-09-13 | 三菱電機株式会社 | パケット送信装置 |
| JP2000341275A (ja) | 1999-05-26 | 2000-12-08 | Nec Corp | フレーム処理装置及びその処理方法 |
-
1999
- 1999-05-31 JP JP15261699A patent/JP3560499B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-26 US US09/579,508 patent/US6687250B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6687250B1 (en) | 2004-02-03 |
| JP2000341299A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602809B2 (en) | Reducing transmission time for data packets controlled by a link layer protocol comprising a fragmenting/defragmenting capability | |
| US6577596B1 (en) | Method and apparatus for packet delay reduction using scheduling and header compression | |
| US5699521A (en) | Communication system and communication method | |
| US7558269B2 (en) | Method for transmitting high-priority packets in an IP transmission network | |
| US6765905B2 (en) | Method for reducing packet data delay variation in an internet protocol network | |
| US9369398B2 (en) | Method, device, and system to prioritize encapsulating packets in a plurality of logical network connections | |
| US6571291B1 (en) | Apparatus and method for validating and updating an IP checksum in a network switching system | |
| US8325749B2 (en) | Methods and apparatus for transmission of groups of cells via a switch fabric | |
| US7292532B2 (en) | Traffic shaping apparatus and traffic shaping method | |
| US10044628B2 (en) | Methods and systems for receiving and transmitting packets based on priority levels | |
| JP2002541732A5 (ja) | ||
| JP2002541732A (ja) | バルクデータトランスファのためのサービスアジャストメントの自動検出方法 | |
| US20030223442A1 (en) | Buffer memory reservation | |
| US6026093A (en) | Mechanism for dispatching data units via a telecommunications network | |
| US6771653B1 (en) | Priority queue management system for the transmission of data frames from a node in a network node | |
| JPH1132078A (ja) | 送信キュー管理方式および本方式を用いるインタネットワーク装置 | |
| US7400581B2 (en) | Load-balancing utilizing one or more threads of execution for implementing a protocol stack | |
| JP3560499B2 (ja) | 上位層指示による品質制御可能なｓａｒ機能を有する装置、ｌｓｉ装置および上位層指示による品質制御方法 | |
| US8184649B2 (en) | Method for transmitting data available in the form of data packets | |
| JP3449408B2 (ja) | 優先制御方式 | |
| JP3185751B2 (ja) | Ａｔｍ通信装置 | |
| WO2006027674A2 (en) | Quality of service (qos) class reordering | |
| JP2004363681A (ja) | パケットシェーピング方法、この方法を実施するパケットシェーピング装置及びコンピュータプログラム、並びにコンピュータプログラム記憶媒体 | |
| JP2000316024A (ja) | パケットバッファ管理装置およびパケットバッファ管理方法 | |
| JP2004007740A (ja) | 通信システムおよび通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |