KR19990083528A - Ａｔｍ콘트롤러를이용한ａｔｍ통신제어장치 - Google Patents

Abstract

고품질의 데이터통신을 달성할 수 있는 ATM 콘트롤러 및 ATM 통신제어장치를 제공한다.

이 콘트롤러는 단말(端末)과 버퍼메모리와의 사이에서 패킷데이터를 전송하는 전송수단과, 단말에서의 패킷을 데이터셀로 분할하여 ATM 망 측에 송신하는 송신제어수단과, ATM 망 측에서 수신된 데이터셀로부터 패킷을 생성하고, 버퍼메모리 또는 단말내의 메모리에 저장하는 수신제어수단과, 트래픽의 성질에 따라서, 패킷데이터의 저장장소로서, 버퍼메모리와 단말내의 메모리의 어느 한쪽을 선택하는 수단과, 수신된 데이터셀 이외의 셀에 대해서만, 셀의 해석과 해석결과에 따른 처리를 실행하는 마이크로 프로세서를 가진다.

Description

ＡＴＭ콘트롤러를 이용한 ＡＴＭ통신제어장치{ATM COMMUNICATIONS CONTROL APPARATUS USING AN ATM CONTROLLER}

본 발명은, 단말과 ATM(Asynchronous Transfer Mode)망과의 사이에서 ATM프로토콜의 하위부의 처리를 실행하는 ATM통신제어장치에 관계한다. 또한, 본 발명은 ATM통신제어장치 내에서도형처리장치통신제어장치 처리를 분담하는 ATM 콘트롤러에 관계한다.

ATM망에서는, ATM통신제어장치와 회선을 통해서 접속된 복수의 단말의 사이에서 ATM 콘트롤러에 따른 통신이 행하여진다. ATM 통신제어장치는, ATM콘트롤러의 하위부의 처리를 분담한다. ATM통신제어장치는 단말에서 생성된 가변길이 패킷(packet)을 고정길이의 셀로 분할한다. 그후, ATM통신제어장치는 분할된 셀을 회선에 송신한다. 한편, ATM통신제어장치는 회선에서 수신된 셀에서 패킷을 생성하고, 그후, 생성된 패킷을 단말에 넘긴다.

종래의 ATM콘트롤러에는, 통신제어장치내의 버퍼메모리 상에서 셀의 분할 조립을 실행하는 타입의 ATM콘트롤러와, 계산기 본체의 주메모리 상에서 셀의 분할 조립을 실행하는 타입의 ATM콘트롤러가 있다.

전자(前者)의 ATM콘트롤러는 계산기에서 네트워크에 데이터가 전송될 때까지의 전송지연시간이 길게 된다는 문제를 갖는다. 후자의 ATM콘트롤러는, 통신제어장치내의 버퍼메모리를 가지고 있지 않기 때문에, 계산기의 시스템버스의 부하에 의해 수신 셀이 파기되어 버릴 가능성이 높다는 문제를 갖는다.

상기 종래의 ATM콘트롤러의 문제점을 해결한 발명이 특개평 9-205439호 공보에 기재되어 있다.

상기 공보에 기재된 발명에서는, 저지연(低遲延)요구의 트래픽에 대해서는, 패킷 데이터가 상기 단말 내의 주메모리에 저장된다. 또한, 전송시의 지연의 영향이 작은 트래픽에 대해서는 상기 패킷 데이터가 상기 버퍼메모리에 저장된다.

상기 종래의 기술에 있어서는, 상기 단말 내의 시스템 버스의 부하변동에 따른 지연변동이 고려되어 있지 않다. 따라서 지연변동의 영향을 최대한 피하고 싶다. 즉, 실시간성을 추구하는 트래픽(traffic)에 대해서, 어떻게 지연변동을 작게 해서 셀을 전송할까 라는 점에 있어서 개선의 여지가 있다.

본 발명은 상기 과제를 고려하여 이루어진 것이다. 본 발명의 목적은, 보다 고품질의 데이터통신을 달성할 수 있는 ATM콘트롤러, ATM통신제어장치, 및 ATM통신제어장치와 단말을 가지는 통신 시스템을 제공하는 것에 있다.

상기 목적을 달성하기 위해, 본 발명에서는 ATM서비스 카테고리나 AAL(ATM Adaptation Layer)타입 등에 의해 규정되는 저지연변동 요구의 유무에 따라 패킷 데이터의 저장 장소를 선택 가능하게 하고 있다.

도 1은 본 발명의 제1 실시예를 나타낸다, ATM통신제어장치 및 단말의 구성을 나타내는 블록도이다.

도 2는 본 발명의 ATM통신제어장치가 적용되는 네트워크 시스템의 구성을 나타내는 도면이다.

도 3은 통신 프로토콜 레이어의 계층을 나타내는 도면이다.

도 4는 네트워크를 흐르는 프레임(AAL1)의 형식을 나타내는 도면이다.

도 4는 네트워크를 흐르는 프레임(AAL3/4)의 형식을 나타내는 도면이다.

도 6은 네트워크를 흐르는 프레임(AAL5)의 형식을 나타내는 도면이다.

도 7은 ATM셀의 구성을 나타내는 도면이다.

도 8은 ATM프로토콜의 통신 시퀀스(Sequence)를 나타내는 도면이다.

도 9는 서비스 카테고리내용과 AAL타입과의 관계를 나타낸 도면이다.

도 10은 ATM포럼규정의 ATM서비스 카테고리의 특징을 정리한 도면이다.

도 11은 본 발명의 제1 실시예에서의 각 ATM서비스 카테고리, AAL타입에서의 저지연변동 요구의 유무를 나타낸 도면이다.

도 12는 본 발명의 제1 실시예에서의 버퍼메모리에 정의된 테이블의 구성도이다.

도 13은 본 발명의 제1 실시예에서의 셀 송수신제어부의 구성을 나타내는 블록도이다.

도 14는 본 발명의 제1 실시예에서의 SARㆍDMAC의 구성을 나타내는 블록도이다.

도 15는 본 발명의 제1 실시예에서의 ATM통신제어장치의 송신처리 플로우를 나타내는 플루우차트이다.

도 16은 본 발명의 제1 실시예에서의 ATM통신제어장치의 송신처리 플로우를 나타내는 플루우차트이다.

도 17은 본 발명의 제1 실시예에서의 MPU의 버퍼 선택처리 플로우를 나타내는 플루우차트이다.

도 18은 본 발명의 제1 실시예에서의 ATM통신제어장치의 수신처리 플로우를 나타내는 플루우차트이다.

도 19는 본 발명의 제1 실시예에서의 ATM통신제어장치의 수신처리 플로우를 나타내는 플루우차트이다.

도 20은 본 발명의 제2 실시예에서의 ATM통신제어장치의 동작을 나타내는 타임차트이다.

도 21은 본 발명의 제2 실시예에서의 ATM통신제어장치의 다른 송신 플로우를 나타내는 플루우차트이다.

도 22는 본 발명의 제2 실시예에서의 ATM통신제어장치의 다른 송신 플로우를 나타내는 플루우차트이다.

도 23은 본 발명의 제2 실시예에서의 ATM통신제어장치의 다른 수신 플로우를 나타내는 플루우차트이다.

도 24는 본 발명의 제2 실시예에서의 ATM통신제어장치의 다른 수신 플로우를 나타내는 플루우차트이다.

도 25는 본 발명의 제3 실시예에서의 ATM통신제어장치의 다른 송신 플로우를 나타내는 플루우차트이다.

도 26은 본 발명의 제3 실시예에서의 ATM통신제어장치의 다른 송신 플로우를 나타내는 플루우차트이다.

도 27은 본 발명의 제3 실시예에서의 ATM통신제어장치의 다른 수신 플로우를 나타내는 플루우차트이다.

도 28은 본 발명의 제3 실시예에서의 ATM통신제어장치의 다른 수신 플로우를 나타내는 플루우차트이다.

도 29는 본 발명의 제4 실시예에서의 ATM통신제어장치의 다른 구성을 나타내는 블록도이다.

구체적으로는, 본 발명은 다음과 같은 구성을 갖는다.

본 발명의 하나의 관점에 관한 ATM콘트롤러는, 전송로와 단말과의 사이에서 ATM콘트롤러의 ATM레이어와 AAL레이어의 처리를 실행하는 것이다. 이 ATM콘트롤러는, (1) 외부의 버퍼메모리에 접속되어, 상기 단말과 버퍼메모리의 사이에서 패킷 데이터를 전송하는 전송수단과, (2) 상기 버퍼메모리 또는 메모리에 저장된 패킷 데이터를 데이터셀로 분할해서, 분할된 데이터셀을 ATM망 측에 송신하는 셀 송신제어수단과, (3) 상기 ATM망 측에서 수신된 셀의 헤더(header)부를 조사하여 당해 셀이 데이터셀인지 아닌지를 판정하는 셀 종별판정수단과, (4) 데이터셀을 조립해서 패킷 데이터를 생성하고, 생성된 패킷 데이터를 상기 버퍼메모리 또는 메모리에 저장하는 셀 수신제어수단과, (5) 설정되는 ATM커넥션에서의 트래픽의 성질에 따라서, 상기 셀 송신제어수단이 셀로 분할하는 패킷 데이터의 저장 장소와, 상기 셀 수신제어수단이 생성한 패킷 데이터의 저장 장소로서, 상기 버퍼메모리와 상기 단말 내의 메모리 중 어느 한 쪽을 선택하는 선택수단을 구비하고 있다.

바람직하게는, 상기 ATM콘트롤러가 제어프로그램을 저장해 유지하는 프로그램 메모리에 접속되어, 상기 셀 종별판정에 의해 식별된 데이터 셀 이외의 셀의 해석과, 당해 해석의 결과에 따른 처리를 상기 제어프로그램에 따라 실행하는 마이크로 프로세서와 접속되어 있다.

본 발명의 하나의 관점에 관한 ATM통신제어장치는 전송로와 단말과의 사이에서, ATM프로토콜의 ATM레이어, AAL레이어 및 PHY레이어의 처리를 실행하는 것이다. 이 ATM통신제어장치는, ATM콘트롤러와, 그 ATM콘트롤러에 접속된 버퍼메모리와, 상기 ATM콘트롤러와 상기 전송로와의 사이에서, 상기 PHY레이어의 처리를 실행하는 PHY콘트롤러와, 상기 PHY콘트롤러를 구동하는 수정 발진기를 가지고 있다.

이하, 본 발명의 실시예에 관해서 도면을 참조하여 설명한다.

(실시예 1)

도 2는, 본 실시예에 관한 ATM통신제어장치가 적용되는 통신 네트워크시스템의 구성을 나타낸다. 도 2에 있어서, 계산기 등의 단말(1) (1A~1D)은, ATM통신제어장치(2)(2A~2D)와 전송로(7)를 통해서, ATM스위치(3)에 접속되어 있다. 도 3은 ATM통신 프로토콜의 레이어구성, 및 단말(1)과 ATM통신제어장치(2)의 기능분담을 나타내고 있다. 도 3에 나타낸 바와 같이, 셀의 분할 및 조립을 실행하는 AAL레이어 이하의 하위 레이어는, ATM통신제어장치(2)에 의해 분담되어 있다. 또, ATM커넥션을 확립하는 신호처리를 포함한 LLC 레이어 이상의 상위 레이어는, 단말(1)에 의해서 분담되어 있다.

도 1은 ATM통신제어장치(2)의 구성의 일예를 개략적으로 나타내고 있다.

도 1을 참조한다. 통신에 관계하는 구성으로서, 단말(1)은 주프로세서(4), 주메모리(5), 및 그들을 접속하는 시스템 버스(6)를 구비하고 있다. ATM통신제어장치(2)는, 시스템 버스(6)에 접속되어 있다. 이 ATM통신제어장치(2)는, 셀의 분할 및 조립처리를 실행하는 ATM콘트롤러(8)와 전송로(7)로의 전송제어를 실행하는 PHY콘트롤러(9)를 구비하고 있다. 또한, ATM통신제어장치(2)는 마이크로 프로세서 (이후 MPU라고 한다)(100), MPU(100)의 제어프로그램을 저장하는 ROM(20), MPU(100)의 워크 메모리인 RAM(30), 송수신 되는 셀 및 셀의 분할 및 조립에 필요한 정보를 유지하는 분할조립관리 테이블을 저장하는 버퍼메모리(40), PHY콘트롤러(9)를 구동하는 수정 발진기(10), 및 상기 ATM콘트롤러(8), 상기 MPU, 상기 ROM 및 상기 RAM을 서로 접속하는 로컬 버스(230)를 구비하고 있다.

ATM콘트롤러(8)는, 단말(1)의 시스템 버스(6)에 접속하기 위한 버스 인터페이스(bus Interface)회로(90), 상기 메모리(5)와 버퍼메모리(40)의 사이에서 패킷의 전송을 실행하는 HOSTㆍDMAC(50), 주메모리(5) 또는 버퍼메모리(40)상에서 셀의 분할 및 조립을 실행하는 SARㆍDMAC(60), 및 셀의 생성 및 해석을 실행하는 셀 송수신 제어부(70)를 구비하고 있다. 또한, ATM콘트롤러(8)는 상기 HOSTㆍDMAC(50)와 SARㆍDMAC(60)와 MPU(100)의 버퍼메모리(40)로의 억세스를 조정하는 아비터(Arbiter)(110), 상기 주프로세서(4)와 MPU(100)와의 사이에서 제어정보를 교환하기 위한 공유 메모리(80), 콘트롤러 내의 각부를 서로 접속하는 내부버스(200),및 버스 인터페이스 회로(90)를 통해서 주메모리(5)와의 사이에서 송수신 셀을 직접 교환을 하기 위한 데이터 전송 버스(210, 220)를 구비하고 있다. 또, ATM콘트롤러(8)는 수정발진기(水晶發振機)(not show)를 내장하고 있다. 콘트롤러 내의 각부는, 이 발진기의 블럭에 따라서 동작한다.

MPU(100)는, 단말(1)로부터 송신요구를 받았을 때, 수취된 송신요구가 저지연변동을 요구하고 있는 경우에는, 송신데이터의 저장 장소로서 상기 버퍼메모리 내(40)에 있는 분할조립관리 테이블에 버퍼메모리(40)를 등록하고, 상기 송신요구가 저지연변동을 요구하고 있지 않을 경우에는, 주메모리(5)를 등록한다. 게다가, MPU(100)는 SARㆍDMAC(60)를 기동한다. SARㆍDMAC(60)는 버퍼메모리(40) 내에 있는 분할조립관리 테이블의 정보에 따라, 주메모리(5) 또는 버퍼메모리(40)에서 전송로(7)에 셀을 송신한다.

또, MPU(100)는 통신개시시의 커넥션 설정 시에, 수신 셀 전송시의 저지연변동이 요구되는 커넥션의 경우에는, 상기 버퍼메모리(40) 내의 분할조립관리 테이블에 수신 데이터의 전송 장소로서 버퍼메모리(40)를 등록하며, 저지연변동을 요구하지 않는 커넥션일 경우에는, 주메모리(5)를 등록한다. 그리고, PHY콘트롤러(9)에 의해 셀을 수신하면, SARㆍDMAC(60)는, 상기 분할조립관리 테이블의 내용에 따라서, 주메모리 또는 버퍼메모리(40)에 수신 셀을 전송한다.

도 4, 도 4, 도 6은, 전송로(7)에서 전송되는 ATM셀의, ITU-T권고(THE-ECOMMUNICATION STANDARDIZATION SECTOR OF INTERNATIONAL TELRCOMMUNICATION UNION) I.363에서 규정되는 포맷을 나타내고 있는 도면이다. 또한, 도면 중의 용어의 의미는 ITU-T권고 I.363에 상세하게 설명되어 있다. 도 4 ~ 도 6에 있어서, 단말(1)은 송신하는 가변길이의 데이터(51)에 LLC레이어 이상의 레이어 처리로 얻은 상위 프로토콜 헤더(52-1)를 부가하는 것으로 LLC프레임(52)을 생성한다.

ATM통신제어장치(2)는, AAL레이어의 처리에서, AAL타입(1)의 경우(도 4), 상기의 LLC 프레임(52)을 47바이트마다의 데이터(이하 SAR(AAL1) 패이로드(payload)로 기재한다)(53-2)로 분할한다. ATM통신제어장치(2)는, 또한 분할된 개개의 SAR (AAL1) 패이로드(53-2)에, SAR (AAL1) 헤더(53-1)를 부가해서, SAR-PDU(AAL1)(53)을 생성한다.

또한, AAL 타입(3/4)의 경우(도 4), 상기의 LLC 프레임(52)에 CPCS (AAL 3/4) 헤더(54-1)와 CPCS (AAL 3/4) 트레일러(54-2)를 부가하는 것에 의해 CPCS-PDU(AAL 3/4)(55)가 생성된다. 또한, 상기의 CPCS-PDU(AAL 3/4)(54)는, 44 바이트마다의 데이터(이하, SAR(AAL3/4)패이로드로 기재한다)(55-3)로 분할된다. 분할된 개개의 SAR (AAL3/4) 패이로드(55-3)에, SAR(AAL3/4)헤더(55-1)와, (55-2) SAR(AAL3/4) 트레일러를 부가하는 것에 의해 SAR-PDU (AAL3/4)(55)가 생성된다.

또한, AAL 타입(5)의 경우(도 6), 상기의 LLC 프레임(52)에 CPCS(AAL5) 트레일러(56-1)를 부가하는 것에 의해, CPCS-PDU(AAL5)(56)가 생성된다.

그리고, ATM레이어의 처리에서는 SAR-PDU(AAL1)(53) 또는 SAR-PDU(AAL3/4)(55) 또는 CPCS-PDU(AAL5)(56)가 48바이트마다의 데이터(이하 패이로드로 기록한다)(57-2)로 분할된다. 분할된 개개의 패이로드(57-2)에 셀 헤더(57-1)를 부가하는 것에 의해 셀(57)이 생성된다. 생성된 셀은, PHY레이어의 처리를 행한 후, 전송로(7)상에 송출된다. 한편, 수신된 셀은 상기와는 반대의 순서로 LLC 프레임에 조립된다. 여기서, 셀 헤더(57-1)는, 플로우제어 등에 사용되는 GFC 필드(57-1A)와, ATM 커넥션의 식별자인 VPI필드(57-1B)와, VCI 필드(57-1C)와, 셀의 종별(패킷의 최종 셀의 지정을 포함한다)을 나타내는 PT 필드(57-1D)와, 셀 파기우선을 나타내는 CLP 필드(57-1E)와, 셀 헤더(57-1)에 대한 오류검출용 정보인 HEC 필드(57-1F)로 구성된다.

도 7은 ATM 포럼(Forum)에 규정되어 있는 셀의 패이로드의 포맷을 셀의 종별마다 나타내고 있는 도면이다.

도 7에 있어서, 셀은 유저데이터를 옮기는 데이터 셀(57)과 네트워크의 보수/운용에 사용되는 OAM 셀(58)과, 데이터셀의 송신레이트(Rate)제어에 사용되는 RM 셀(59)로 분류된다. 이들의 종별은 셀 헤더(57-1) 내의 PT 필드(57-1D)에 의해 식별된다. 또한, 도면중의 기호의 의미에 관해서는, ATM 포럼 트래픽 매니지먼트 스페서피케이션(Forum Traffic Management Specification)에 상세하게 설명되어 있다.

도 8은 ATM통신제어장치에서의 셀의 송수신 시퀀스의 일예를 나타낸다. 단말(1A)은 통신상대인 단말(1B)과의 사이에서, 먼저 ATM의 커넥션(이하, VC 라고 기재한다)을 설정한다. VC 설정 및 해방은 단말(1A)의 시그너링(Signaling)처리에 의해 행해진다. 단말(1A)로부터 송신되는 패킷은 ATM통신제어장치(2A) 내에서 셀로 분할되어 전송로(7)에 송출된다. 수신 측의 ATM통신제어장치 예를 들어, 2B에서는 수신 셀은 패킷에 조립되어 단말(1B)에 전송된다. 또한, ATM통신제어장치(2A)는 데이터셀의 전송 이외에, OAM셀이나 RM셀 등의 관리 셀을, 다른 ATM통신제어장치나 ATM스위치와의 사이에서 교환한다. 그리고, 셀의 전송 종료 후, VC를 해방하여 통신을 종료한다.

도 9는 ITU-T 규정의 서비스 카테고리 내용 A,B,C,D와 각 AAL 타입과의 관계를 나타내고 있다.

도 9에 있어서, AAL 타입(1)은 종래의 64 kbps 음성이나 기존 전용선 서비스와 같은 고정 속도형(CBR : Constant Bit Rate) 데이터를 전송하기 위한 프로토콜이다. 이 때문에 AAL 타입(1)은, 속도의 변동 즉 「지연변동」을 될 수 있는 한 억제하면서, 정확한 데이터를 계속해서 보내는 기능을 가지고 있다.

또한, AAL 타입(2)은 가변속도로 실시간성을 동반하는 서비스를 제공하기 위한 프로토콜이다.

AAL 타입(3/4)은 지연에 대해서 민감하지 않은 데이터 트래픽에 적용한 내용을 가진다.

AAL 타입(5)은 커넥션형 데이터나 신호 메시지의 전송을 AAL(3) 보다도 효율 좋게 제공하기 위한 것이다.

도 10은 ATM 포럼 규정의 ATM 트래픽 서비스 카테고리의 특징을 모은 것이다.

도 10에 있어서 CBR은 데이터ㆍ샘플간에 고정의 타이밍 관계를 가지는 고정의 비트 레이트의 트래픽을 송신하기 위한 서비스이며, 음성, 비디오, 서킷 에뮬레이션(circuit emulation) 등, 지연과 지연변동에 대해서 엄격하고, 실시간성을 요구하는 어플리케이션을 서포트하는 서비스이다.

rt-VBR은 샘플간에 고정 타이밍 관계를 갖는 가변 비트 레이트의 트래픽을 송신하기 위한 서비스이며, CBR과 같이 지연과 지연변동에 대해서 엄격하고, 실시간성을 요구하는 어플리케이션을 서포트하기 위한 서비스이다.

nrt-VBR은 rt-VBR과 같이 가변 비트 레이트의 트래픽이지만, 실시간성을 갖지 않는 어플리케이션을 위한 서비스이다. rt-VBR, nrt-VBR 모두, SCR(Sustainable Cell Rate ; 평균셀속도), MBR(Maximum Burst Size ; 최대셀수)의 지정을 행하며, ATM 특유의 통계다중효과를 이용하는 서비스이다.

UBR은 실시간성을 갖지 않는 어플리케이션을 위한 서비스로서 베스트 에포트형이며, 셀 손실, 지연이나 지연변동 등에 관해서 아무런 보증도 하지 않는다.

ABR은 실시간성을 갖지 않고, 또한, 고정대역을 필요로 하지 않는다. 그러나, ABR의 대상은 데이터의 손실을 최대한 회피하려는 트래픽이다. ABR은 UBR보다 신뢰도가 요구되는 어플리케이션에 적용하고 있는 서비스이다. 또한, EFCI(Explicit Forward Congestion Indication)나 RM셀을 사용하여, 이용 가능한 전송대역(속도)을 유저에 통지하는 기능을 가진 서비스이다.

도 11은 각 ATM서비스 카테고리, 및 AAL타입에서의 데이터전송시의 저지연변동요구의 유무를 나타내고 있다.

저지연변동을 요구하는 ATM트래픽 서비스는 실시간성을 요구하는 CBR과 rt-VBR이다. 또한, AAL타입 프레임에서는 AAL(1)과 AAL(2)이다.

저지연변동을 특히 요구하지 않는 서비스는, ATM서비스 카테고리에서는 실시간성을 요구하지 않는 nrt-VBR, UBR, 및 ABR이다. 또한, AAL타입에서는 실시간성을 요구하지 않는 AAL(3/4)와 AAL(5)이다.

도 12는 본 통신제어장치(2)내의 버퍼메모리(40)와 단말(1)내의 주메모리(5)에 각각 정의되는 테이블이나 버퍼의 구성과, 그들의 대응관계를 나타내고 있다.

도 12에 있어서, 버퍼메모리(40)에는 SAR, DMAC(60)가 셀의 분할(송신)처리에서 이용하는 관리정보를 유지하는 분할관리테이블(45)과, SAR·DMAC(60)가 셀의 조립(수신)처리로 이용하는 관리정보를 유지하는 조립관리테이블(47)과, 송신대상의 패킷을 저장하는 송신버퍼(46)와, 조립된 수신패킷을 저장하는 수신버퍼(48)와, 관리 셀용 수신버퍼(49A)와, 관리 셀용 송신버퍼(49B)가 설정되어 있다. 이들의 테이블 및 버퍼는 VC마다 설치된다.

분할관리테이블(45)은 다음에 송신해야 할 패이로드(57-2)의 송신버퍼(46 또는 46α)에서의 어드레스를 유지하는 송신버퍼 포인터(45-1)와, 송신데이터길이(45-2)와, 셀 송신마다 갱신되는 CRC계산의 결과를 유지하는 송신 CRC계산도중결과(45-3)와, 패이로드(57-2)에 부가하는 셀 헤더(57-1)의 템플레이트(template)를 유지하는 송신 셀 헤더(45-4)와, 송신버퍼(46, 46α)의 어느 쪽에 송신대상의 패킷이 저장되어 있는지를 나타내는 송신버퍼 종별 필드(45-5)로 구성된다.

조립관리테이블(47)은 다음에 송신하는 셀의 수신버퍼(48 또는 48α)의 어드레스를 유지하는 수신버퍼 포인터(47-1)와, 수신데이터길이(47-2)와, 셀 수신마다 갱신되는 CRC계산의 결과를 유지하는 수신 CRC계산도중결과(47-3)와, 수신버퍼(48 또는 48α)의 어느 쪽에 조립된 수신패킷이 저장되어 있는지를 나타내는 수신버퍼 종별필드(47-4)로 구성된다.

도 13은 셀송수신제어부(70)의 내부구성을 나타내는 블록도이다.

도 13에 있어서, 셀송수신제어부(70)는 수신된 셀을 일시적으로 유지하는 수신 FIFO(74)와, 수신 FIFO내의 셀을 분해하여 전송하는 셀분해처리부(75)와, 셀의 경로정보의 변환을 실행하는 VC식별 CAM(77)과, 송신 셀을 생성하는 셀헤더조립 처리부(71)와, 생성된 송신 셀을 일시적으로 유지하는 송신 FIFO(72)로 구성된다. 셀분해처리부(75)는 셀의 패이로드(57-2)와, 헤더중의 PT필드(57-1D)(셀 종별)를 각각, 패이로드 수신버스(78-3), 셀 종별버스(78-2)를 통해 SAR·DMAC(60)로 전송하고, VPI필드(48-1)와 VCI필드(48-1C)를 VC식별 CAM(77)으로 전송한다. VPI와 VCI와 VC식별자의 조(組)가 MPU(100)에 의해 미리 복수 등록된다. VC식별 CAM(77)이 셀분해처리부(75)에서 입력되는 VPI(57-1B)와 VCI(57-1C)에 일치하는 조를 검색한다. 그후, VC식별 CAM(77)은 일치된 조의 VC식별자를 VC식별자 버스(78-1)를 통해 SAR·DMAC(60)로 출력한다.

도 14는 SAR·DMAC(60)의 내부구성을 나타내는 블록도이다.

도면에 있어서, SAR·DMAC(60)는 조립관리테이블(47)을 사용하여 수신 셀을 순차로 수신버퍼(48 또는 48α)에 저장하는 수신 DMA콘트롤러(이후 RxDMAC라 함)(62)와, 송신버퍼(46 또는 46α)에 저장된 패킷데이터를 분할관리테이블(45)을 사용하여 셀로 분할하여 순차로 송신하는 송신 DMA콘트롤러(이후 TxDMAC라 함)(61)와, 버퍼메모리(40)내에 정의된 복수의 수신버퍼(48)내의 빈 상태의 버퍼의 어드레스를 유지하는 수신 버퍼풀(buffer pool)(65)과 주메모리(5)에 정의된 수신버퍼(48α)의 내의 빈 영역의 어드레스를 유지하는 호스트수신버퍼풀(66)로 구성되어 있다. 또한, RxDMAC(62)와 TxDMAC(61)에는 전송되는 패이로드에 대하여 오류 검출용 CRC계산을 실행하는 CRC계산회로(63, 64)가 내장되어 있다.

도 15, 도 16은 ATM통신제어장치(2)의 데이터송신시의 동작을 나타내는 플루우차트이다.

MPU(100)는 공유메모리(80)를 통해 단말(1)에서 패킷송신요구를 수취하면(스텝 300), 수취된 패킷송신요구가 저지연변동을 요구하는 경우에는 도 12의 분할관리테이블(45)의 송신버퍼종별 필드(45-5)에 "버퍼메모리"를 설정하고(302), HOST·DMAC(50)를 기동하여 주메모리(5)에 저장된 송신패킷을, 대응하는 VC의 송신버퍼(46)에 전송한다(303). 그리고, 송신버퍼(46)에 전송된 송신패킷에 대하여 대응하는 AAL타입의 CPCS헤더, CPCS트레일러, SAR헤더, SAR트레일러(AAL(5)의 경우는 도 6의 CRC필드(56-1E)이외)를 부가하고(304), 송신버퍼(46)의 선두어드레스와, 송신데이터길이와, 송신하는 셀에 부가하는 셀 헤더의 템플레이트(도 4, 도 5, 도 6의 57-1)를 분할관리테이블(45)에 설정한다(305). 다음에, MPU(100)는 송신대상의 VC를 나타내는 VC식별자를 지정하여 TxDMAC(61)을 기동하고, 셀의 송신을 요구한다(306). TxDMAC(61)는 지정된 VC식별자에 대응하는 분할관리테이블(45)에서 송신버퍼포인터(45-1), 송신데이터길이(45-2), 송신 CRC계산도중결과(45-3)(초기치는 0), 송신 셀 헤더(45-4)를 각각 판독한다(307). 다음에, 송신데이터를 48바이트의 단위로 판독하여 먼저 판독된 셀 헤더(45-4)와 합쳐서 셀을 형성하여, 송신한다(308). 이때, 패이로드부분에 대하여 CRC계산을 실행한다.

셀의 송신종료후에는 CRC계산의 결과를 분할관리테이블에 퇴피하여, 다음의 셀 송신에 대비하여 송신버퍼포인터(45-1)와 송신데이터길이(45-2)를 갱신해 둔다(309). 이후, 송신데이터길이(45-2)가 "0"으로 될 때까지, 스텝 307∼309를 반복한다(310).

스텝 301에 있어서 수취된 패킷송신요구가 저지연변동을 특히 요구하지 않을 경우에는 분할관리테이블(45)의 송신버퍼종별 필드(45-5)에 "주메모리"를 설정한다(311). 그리고 대응하는 AAL타입의 CPCS헤더, CPCS트레일러, SAR헤더, SAR트레일러를 부가하여 AAL(5)의 경우, 주메모리에 있는 송신패킷에 대하여 CRC필드(56-1E) 이외(312), 송신버퍼의 선두 어드레스와, 송신데이터길이와, 송신하는 셀에 부가하는 셀 헤더의 템플레이트를 분할관리테이블(45)에 설정한다(313). 다음에, MPU(100)는 송신대상의 VC를 나타내는 VC식별자를 지정하여 TxDMAC(61)를 기동하여, 셀의 송신을 요구한다(314).

TxDMAC(61)는 지정된 VC식별자에 대응하는 분할관리테이블(45)에서, 송신버퍼포인터(45-1), 송신데이터길이(45-2), 송신 CRC계산도중결과(45-3)(초기치는 0), 송신 셀헤더(45-4)를 각각 판독한다(315). 다음에 송신데이터를 48바이트의 단위로 판독하여, 먼저 판독된 셀 헤더(45-4)와 합쳐서 셀을 형성하여, 송신한다(316). 이때, 패이로드부분에 대하여 CRC계산을 실행한다. 셀의 송신종료후에는 CRC계산의 결과를 분할관리테이블에 퇴피하여 다음의 셀 송신에 대비하여 송신버퍼포인터(45-1)와 송신데이터길이(45-2)를 갱신해 둔다(317). 이후, 송신데이터길이(45-2)가 "0"으로 될 때까지, 스텝 315∼317을 반복한다(318).

최종 셀의 송신이 완료된 경우에는, (AAL(5)의 경우, 그때의 CRC계산결과를 CPCS트레일러의 CRC필드(도 6의 56-1E)에 삽입하고)PHY콘트롤러(9)에 송신한다(319). TxDMAC(61)는 모든 패킷송신이 완료하면, MPU(100)에 패킷송신의 완료를 통지한다(320). 이 통지를 받은 MPU(100)는 단말(1)에 대하여 패킷송신의 완료를 통지한다(321).

도 17은 콘트롤러(8)에서의 수신버퍼를 선택하는 처리의 일례를 나타내는 플로챠트이다. 통신개시시, MPU(100)는 우선, ATM커넥션을 설정한다(스텝 400). 설정된 ATM커넥션이 저지연변동의 트래픽이 요구될 경우에는, MPU(100)는 조립관리테이블(47)의 수신버퍼종별필드(47-4)에 "버퍼메모리"를 설정하고(402), 버퍼메모리(40)에 정의된 수신버퍼(48)의 어드레스를 SAR·DMAC(60)내의 수신버퍼풀(65)에 등록한다(403).

전송시의 저지연변동이 그정도 요구되지 않는 트래픽을 취급하는 ATM커넥션이 설정된 경우에는 조립관리테이블(47)의 수신버퍼종별필드(47-4)에 "주메모리"를 설정하고(404), 주메모리(5)에 정의된 수신버퍼(48α)의 어드레스를 SAR·DMAC(60)내의 호스트수신버퍼풀(66)에 등록한다(405).

도 18, 도 19는 ATM통신제어장치(2)의 셀 수신시의 동작을 나타내는 플로우차트이다.

ATM콘트롤러(8)의 셀 송신제어부(70)에서는 PHY콘트롤러(9)에서 셀을 수신하면(스텝 406), 셀분해처리부(75)가 수신 셀의 셀렉터를 해석하고, 셀 종별(78-2)을 판별함과 동시에, VC식별 CAM(77)을 사용하여 VC의 식별을 실행한다(407). 그리고, 셀송수신제어부(70)는, 셀 종별(78-2) 및 VC식별자(78-1)를 지정하여 RxDMAC(62)를 기동한다(408). RxDMAC(62)에서는 셀 종별(78-2)을 판정하고(409), 데이터셀(57)이 아니라면, 관리 셀용 수신버퍼(49A)에 셀을 전송함과 동시에(410), MPU(100)에 관리 셀의 수신을 통지한다(411). 이 통지를 받은 MPU(100)는 수신된 관리 셀에 따른 처리를 실행한다(412). 또한, MPU(100)는 필요에 따라서, 반신용 관리 셀을 관리 셀용 송신버퍼(49B)상에서 작성한다. 그후, MPU(100)는 TxDMAC(61)를 기동하고, 그리고 작성된 관리 셀을 TxDMAC(61)를 통해 송신한다(413, 414).

스텝 409에 있어서, 수신된 셀이 데이터셀(57)인 경우에는 식별된 VC에 대응하는 조립관리테이블(47)로부터 파라미터(parameter)가 판독된다(415). 그리고, 수신버퍼종별필드(47-4)가 체크된다(416).

그리고, 이 필드에 "주메모리"가 설정되고, 또한, 수신버퍼포인터(47-1)에 어느 하나의 수신버퍼도 등록되어 있지 않을 경우에는, 호스트수신버퍼풀(66)에서 빈 수신버퍼의 어드레스를 획득하고, 수신버퍼포인터(47-1)에 등록한다(417, 418), 그리고, 수신된 셀의 패이로드부분이 CRC계산을 행하면서, 주메모리(5)의 수신버퍼(48α)에 전송된다(419). 여기에서, 수신버퍼(48α)는 수신버퍼포인터(47-1)에 의해 지시된다. 전송이 완료하면, RxDMAC(62)는 CRC계산결과를 조립관리테이블(47)의 수신 CRC계산도중결과(47-3)로 퇴피하고, 다음의 셀 수신에 대비하여 수신버퍼포인터(47-1)와 수신데이터길이(47-2)를 갱신해 둔다(420). 이후, 수신된 셀렉터(57-1)의 PT필드(57-1D)에 의해 최종 셀의 수신을 인식할 때까지, 스텝 406∼420을 반복하여, 수신 셀을 조립하여 수신버퍼(48α) 상에 수신패킷을 형성한다(421). 그리고, RxDMAC(62)는 최종 셀의 수신을 인식하면, CRC계산결과로부터 정상성(正常性)을 체크하고, MPU(100)에 대하여 수신버퍼의 어드레스와, 수신데이터길이를 패킷수신완료정보로서 통지한다(422). 그후, 다음의 수신에 대비하여 수신버퍼포인터(47-1), 수신데이터 길이(47-2), 수신 CRC 계산도중결과(47-3)필드를 클리어 해 둔다(423). 패킷수신완료통지를 받은 MPU(100)는 공유메모리(80)를 통해 패킷의 수신완료를 단말(1)에 통지한다(424).

스텝 416에 있어서, 수신버퍼종별필드(47-4)에 "버퍼메모리"가 설정되고, 또한, 수신버퍼포인터(47-1)에 수신버퍼(48)가 등록되어 있지 않으면, 수신 버퍼풀(65)에서 빈 수신버퍼의 선두 어드레스를 취출하여, 조립관리테이블(47)의 수신버퍼포인터(47-1)에 등록한다(426, 427). 그리고, 수신된 셀의 패이로드부분을 수신버퍼포인터(47-1)의 나타내는 어드레스에 CRC계산을 행하면서 전송한다(428). 전송이 완료하면, RxDMAC(62)는 CRC 계산결과를 조립관리테이블(47)의 수신 CRC계산도중결과(47-3)에 퇴피하고, 다음 셀 수신에 대비하여 수신버퍼포인터(47-1)와 수신데이터길이(47-2)를 갱신해 둔다(429). 이후, 수신된 셀 헤더(57-1)의 PT필드(57-1D)에 의해 최종 셀의 수신을 인식할 때까지, 스텝 406∼429을 반복하여, 수신 셀을 조립하여 수신버퍼(48)상에 수신패킷을 형성한다(430). 그리고, RxDMAC(62)는 최종 셀의 수신을 인식하면, CRC 계산결과로부터 정상성을 체크하고, MPU(100)에 대하여 수신버퍼의 어드레스와, 수신데이터길이를 패킷수신완료정보로서 통지한다(431). 그후, 다음의 수신에 대비하여 수신버퍼포인터(47-1), 수신데이터길이(47-2), 수신 CRC계산도중결과(47-3)필드를 클리어 해 둔다(432). 패킷수신완료통지를 받은 MPU(100)는 HOST·DMAC(50)을 기동하고, 수신패킷을 주메모리(5)에 전송한다(433). 전송완료후, MPU(100)는 공유 메모리(80)를 통해 패킷의 수신완료를 단말(1)에 통지한다(434). 최후로, MPU(100)는 전송에 의해 빈 영역으로 된 수신버퍼(48)의 선두어드레스를 수신버퍼풀(65)에 재등록한다(435).

도 20은 도 15∼도 19의 플루우 차트에 따라서 ATM프로토콜 처리를 실행한 경우의 ATM통신제어장치(2)의 동작을 나타내는 타임차트의 일례를 나타내고 있다.

도 20에 나타낸 바와 같이, 송신버퍼종별 및 수신버퍼종별을 주메모리로 한 경우, 송신버퍼종별 및 수신버퍼 메모리 종별을 버퍼메모리로 한 경우에 비해, MPU(100)의 처리부하가 저감되고, HOST·DMAC와 MPU의 사이의 데이터전송이 필요하지 않게 되는 만큼, 전송시간이 단축되는 것을 알 수 있다. 또한, 도면에서는 한쪽 방향의 통신만을 나타내고 있지만, 실제의 통신은 쌍방향으로 행하여진다.

이상과 같이, 본 실시예의 ATM통신제어장치(2)에서는 전송시의 지연변동의 영향이 크고, 실시간성을 요구하는 VC에 대하여는 셀의 분할·조립처리를 버퍼 메모리 상에서 실행하기 때문에, 보다 고품질의 트래픽을 실현할 수 있다. 또한, 지연변동의 영향은 적지만, 고속성을 요구하는 VC에 대해서는 주메모리(5)와 SAR·DMAC(60)의 사이에서 송수신 셀을 직접 전송할 수 있기 때문에, 데이터의 전송시간이 단축되고, 또한, 전송에 관한 MPU(100)의 처리부하의 경감이 달성된다.

(실시예 2)

다음에, 본 발명의 다른 실시예를 설명한다.

실시예 1의 ATM통신제어장치는, 취급하는 트래픽의 성질에 따라서, VC마다 주메모리(5)와 버퍼메모리(40)의 한쪽을 전송 장소로서 선택한다. 그러나, 실시예 2에 관한 ATM통신제어장치는, 트래픽의 성질 및 VC의 단위에 관계없이 트래픽 량에 따라서 전송 장소의 선택을 행할 수 있다. 이 실시예에 있어서는, 단말내의 시스템 버스의 혼잡상태를 경험적으로 탐지하는 수단을 가지는 HOST·DMAC를 사용하여, 시스템 버스의 부하변동이 크게 되었을 경우, 전송 장소를 버퍼메모리로 하는 것에 의해, 시스템 버스의 부하변동상태에 따른 지연변동의 영향을 최대한 피할 수 있다.

또한, 시스템 버스의 부하변동이 작을 때는 주메모리로부터의 직접전송 또는 주메모리로의 직접전송에 의해, 고속의 트래픽전송이 가능하게 된다.

이하에서, 통신제어장치(2)의 동작의 내, 실시예 1의 장치와 다른 부분에 대해서 설명한다.

도 21, 도 22는 ATM통신제어장치(2)의 데이터송신시의 동작을 나타내는 플로우 차트이다.

MPU(100)는 공유메모리(80)를 통해 단말(1)로부터 패킷송신요구를 받으면(스텝 500), 단말(2)내의 시스템 버스(6)의 혼잡 상태를 경험적으로 탐지하는 수단을 가지는 HOST·DMAC(50)에 의해, 시스템 버스의 부하변동이 크다고 판단한 경우(501)에는 분할관리 테이블(45)의 송신버퍼종별 필드(45-5)에 "버퍼메모리"를 설정하고(502), HOST·DMAC(50)를 기동하여 주메모리(5)에 저장된 송신패킷을 대응하는 VC의 송신버퍼(46)에 전송한다(503). 그리고, 송신버퍼(46)에 전송된 송신패킷에 대하여 AAL(5)의 CRC필드(도 6의 56-1E)이외의 대응하는 AAL타입의 CPCS헤더, CPCS트레일러, SAR헤더, SAR트레일러를 부가하고(504), 송신버퍼(46)의 선두어드레스와, 송신데이터길이와, 송신하는 셀에 부가하는 셀 헤더의 템플레이트를 분할관리테이블(45)에 설정한다(505). 다음에, MPU(100)는 송신대상의 VC를 나타내는 VC식별자를 지정하여 TxDMAC(61)를 기동하고, 셀의 송신을 요구한다(506). TxDMAC(61)는 지정된 VC 식별자 대응하는 분할관리테이블(45)로부터, 송신버퍼포인터(45-1), 송신데이터길이(45-2), 송신 CRC 계산도중결과(45-3)(초기치는 0), 송신 셀 헤더(45-4)를 각각 판독한다(507). 다음에, 송신 데이터가 48바이트의 단위로 판독된다. 먼저 판독된 셀 헤더(45-4)와 합쳐서 것에 의해 셀이 형성되고, 송신된다(508). 이때, 패이로드부분에 대하여 CRC 계산이 실행된다. 셀의 송신종료후에는 AAL(5)의 경우, CRC 계산의 결과를 분할관리테이블에 퇴피하고, 다음의 셀 송신에 대비하여 송신버퍼 포인터(45-1)와 송신데이터길이(45-2)를 갱신해 둔다(509). 이후, 송신데이터길이(45-2)가 "0"으로 될 때까지, 스텝 507∼509를 반복한다(510).

스텝 501에 있어서, 단말(2)내의 시스템 버스(6)의 혼잡상태를 경험적으로 탐지하는 수단을 가지는 HOST·DMAC(50)에 의해 시스템 버스의 부하변동이 작다고 판단된 경우에는 분할관리테이블(45)의 송신버퍼종별 필드(45-5)에 "주메모리"를 설정한다(511).

그리고 주메모리에 있는 송신패킷에 대하여 CRC 필드(도 6의 56-1E) 이외의 대응하는 AAL 타입의 CPCS 헤더, CPCS 트레일러, SAR 헤더, SAR 트레일러를 부가하고(512), 송신버퍼(46α)의 선두어드레스와, 송신데이터길이와, 송신하는 셀에 부가하는 셀 헤더의 템플레이트를 분할관리테이블(45)에 설정한다(513). 다음에 MPU(100)는 송신대상의 VC를 나타내는 VC 식별자를 지정하여 TxDMAC(61)를 기동하고, 셀의 송신을 요구한다(514). TxDMAC(61)는 지정된 VC 식별자에 대응하는 분할관리테이블(45)로부터 송신버퍼 포인터(45-1), 송신데이터길이(45-2), 송신 CRC 계산도중결과(45-3)(초기치는 0), 송신 셀 헤더(45-4)를 각각 판독한다(515). 다음에, 송신데이터를 48바이트의 단위로 판독하고, 먼저 판독된 셀 헤더(45-4)와 합쳐서 셀을 형성하고, 송신한다(516). 이 때, 패이로드부분에 대하여 CRC 계산을 실행한다. 셀의 송신종료후에는 AAL(5)의 경우는 CRC 계산의 결과를 분할관리테이블에 퇴피하고, 다음 셀 송신에 대비하여 송신 버퍼포인터(45-1)와 송신데이터길이(45-2)를 갱신해 둔다(517). 이후, 송신데이터길이(45-2)가 "0"으로 될 때까지, 스텝 515∼517을 반복한다(518).

최종 셀의 송신이 완료된 경우에는, AAL(5)의 시에는 그때의 CRC 계산결과를 CPCS 트레일러의 CRC 필드(도 6의 47-5)에 삽입하여, PHY 콘트롤러(9)에 송신한다(519). TxDMAC(61)는 모든 패킷송신이 완료하면, MPU(100)에 패킷송신의 완료를 통지한다(520). 이 통지를 받은 MPU(100)는 단말(1)에 대하여 패킷송신의 완료를 통지한다(521).

도 23, 도 24는 ATM통신제어장치(2)의 셀 수신시의 동작을 나타내는 플로우 차트이다.

ATM 콘트롤러(8)의 셀 송수신제어부(70)에서는 PHY콘트롤러(9)에서 셀을 수신하면(스텝 600), 셀 분해처리부(75)가 수신 셀의 셀 헤더를 해석하고, 셀 종별(78-2)을 판별함과 동시에, VC 식별 CAM(77)을 사용하여 VC의 식별을 실행한다(601). 그리고, 셀 송수신제어부(70)는 셀 종별(78-2) 및 VC 식별자(78-1)를 지정하여 RxDMAC(62)를 기동한다(602). RxDMAC(62)에서는 셀 종별(78-2)을 판정하여(603), 데이터셀(48)이 아니라면, 관리 셀용 수신버퍼(49A)에 셀을 전송함과 동시에(604), MPU(100)에 관리 셀의 수신을 통지한다(605). 이 통지를 받은 MPU(100)는 수신된 관리 셀에 따른 처리를 실행한다(606). 또한, MPU(100)는 필요에 따라서, 반신용(返信用) 관리 셀을 관리 셀용 송신버퍼(49B)상에서 작성한다. 그리고, MPU(100)는 TxDMAC(61)를 기동하여, 작성된 관리 셀을 TxDMAC(61)를 통해 송신한다(607, 608).

스텝 603에 있어서, 수신된 셀이 데이터셀(48)이었던 경우에는, MPU는 시스템 버스의 부하가 클때는, 조립관리테이블(47)의 수신버퍼종별필드(47-4)에 "버퍼메모리"를 설정한다(610). 그리고, 수신버퍼포인터(47-1)에 수신버퍼(48)가 등록되어 있지 않으면, 수신버퍼풀(65)로부터 빈 수신버퍼의 선두어드레스를 취출하여 조립관리테이블(47)의 수신버퍼포인터(47-1)에 등록한다(611, 612). 그리고, 수신된 셀의 패이로드부분을 수신버퍼 포인터(47-1)의 나타내는 어드레스에 CRC 계산을 행하면서 전송한다(613). 전송이 완료하면, RxDMAC(62)는, AAL(5)의 경우는 CRC 계산결과를 조립관리테이블(47)의 수신 CRC 계산도중결과(47-3)에 퇴피하고, 다음 셀 수신에 대비하여 수신버퍼포인터(47-1)와 수신데이터길이(47-2)를 갱신해 둔다(614). 이후, 수신된 셀 헤더(57-1)의 PT필드(57-1D)에 의해 최종 셀의 수신을 인식할 때까지, 스텝 600∼614를 반복하고, 수신 셀을 조립하여 수신버퍼(48)상에 수신패킷을 형성한다(615). 그리고, RxDMAC(62)는 최종 셀의 수신을 인식하면, CRC 계산결과로부터 정상성을 체크하고, MPU(100)에 대하여 수신버퍼의 어드레스와, 수신데이터길이를 패킷수신완료정보로서 통지한다(616). 그후, 다음 수신에 대비하여 수신버퍼포인터(47-1), 수신데이터 길이(47-2), 수신 CRC 계산도중결과(47-3)필드를 클리어 해 둔다(617). 패킷수신완료통지를 받은 MPU(100)는 HOST·DMAC(50)를 기동하고, 수신패킷을 주메모리(5)로 전송한다(618). 전송완료후, MPU(100)는 공유메모리(80)를 통해 패킷의 수신완료를 단말(1)에 통지한다(619). 최후에, MPU(100)는 전송에 의해 빈 영역으로 된 수신버퍼(48)의 선두어드레스를 수신버퍼풀(65)에 재등록한다(620).

스텝 609에 있어서, 시스템 버스의 부하가 크지 않고, 즉, 폭주상태가 아닐 때는 조립관리테이블(47)의 수신버퍼 종별필드(47-4)에 "주메모리"를 설정한다(621). 그리고, 수신버퍼 포인터(47-1)에 어느 하나의 수신버퍼도 등록되어 있지 않은 경우에는 호스트 수신버퍼풀(66)로부터 빈 수신버퍼의 어드레스를 획득하고, 수신버퍼 포인터(47-1)에 등록한다(622, 623). 그리고, 수신된 셀의 패이로드 부분을 CRC 계산을 행하면서, 주메모리(5)의 수신버퍼(48α)로 전송한다(624). 여기에서, 수신버퍼(48α)는 수신버퍼포인터(47-1)에 의해 지시된다. 전송이 완료하면, RxDMAC(62)는 CRC 계산결과를 조립관리테이블(47)의 수신 CRC 계산도중결과(47-3)로 퇴피하고, 다음 셀 수신에 대비하여 수신버퍼포인터(47-1)와 수신데이터길이(47-2)를 갱신해 둔다(625). 이후, 수신된 셀 헤더(57-1)의 PT 필드(57-1D)에 의해 최종 셀의 수신을 인식할 때까지, 스텝 600∼625를 반복하고, 수신 셀을 조립하여 수신버퍼(48α)상에 수신패킷을 형성한다(626). 그리고, RxDMAC(62)는 최종 셀의 수신을 인식하면, CRC 계산결과로부터 정상성을 체크하고, MPU(100)에 대하여 수신버퍼의 어드레스와, 수신데이터길이를 패킷수신완료정보로서 통지한다(627). 그후, 다음 수신에 대비하여 수신버퍼포인터(47-1), 수신데이터 길이(47-2), 수신 CRC 계산도중결과(47-3)필드를 클리어 해 둔다(628). 패킷수신완료통지를 받은 MPU(100)는 공유 메모리(80)를 통해 패킷의 수신완료를 단말(1)에 통지한다(629).

이상과 같이 본 실시예의 ATM 통신제어장치(2)에서는 VC에 관계없이 시스템 버스의 혼잡 상태(트래픽양)에 의해, 셀의 전송 장소로서 주메모리(5)와 버퍼메모리(40)의 한쪽을 선택하는 것에 의해, 단말내의 시스템 버스의 부가변동이 크게 되었을 때, 즉 폭주상태에 따른 지연변동의 영향을 최대한 피할 수 있고, 또한, 폭주상태가 아닐 경우에는 고속의 트래픽전송이 가능하게 된다.

(실시예 3)

다음에, 본 발명의 제3의 실시예에 관한 ATM통신제어장치에 대해서 설명한다.

본 실시예에 관한 ATM통신제어장치는 실시예 2에서는 전송장소로서 트래픽 양에 따라서 주메모리(5)와 버퍼메모리(40)의 어느 쪽을 선택하도록 한 것인데 반해, 본 실시예에서는 항상 지연변동을 최대한 작게 하는 것을 최고로 중시하고, 버퍼메모리에 빈곳이 있는 한 버퍼메모리에 전송해서 빈곳이 없어졌을 때에, 주메모리를 전송장소로서 선택하도록 한 것이다.

이하에서, 본 통신제어장치(2)의 동작의 내, 실시예 2의 장치와 다른 부분에 대해서 설명한다.

도 25, 도 26은 ATM통신제어장치(2)의 데이터송신시의 동작을 나타내는 플루우차트이다.

MPU(100)는, 공유메모리(80)를 통해 단말(1)로부터 패킷 송신요구를 받으면(스텝 700), 버퍼메모리에 빈곳이 있는 경우(701)는 분할관리 테이블(45)의 송신버퍼 종별 필드(45-5)에 “버퍼메모리”를 설정하고(702), HOSTㆍDMAC(50)를 기동하여, 주메모리(5)에 저장된 송신 패킷을, 대응하는 송신버퍼(46)에 전송한다(703). 그리고, 송신버퍼(46)에 전송된 송신 패킷에 대해서, CRC 필드(도 6의 56-1E)이외의 대응하는 AAL 타입의 CPCS 헤더, CPCS트레일러, SAR 헤더, SAR 트레일러를 부가해서(704), 송신버퍼(46)의 선두 어드레스와, 송신 데이터길이와, 송신하는 셀에 부가하는 셀 헤더의 템플레이트를 분할관리 테이블(45)에 설정한다(705). 다음에 MPU(100)는 송신대상의 VC를 나타내는 VC식별자를 지정해서 TxDMAC(61)를 기동하여, 셀의 송신을 요구한다(706). TxDMAC(61)는 지정된 VC식별자에 대응하는 분할관리 테이블(45)에서, 송신버퍼포인터(45-1), 송신데이터길이(45-2), 송신 CRC 계산도중결과(45-3)(초기치는0), 송신 셀 헤더(45-4)를 각각 판독한다(707). 다음으로 송신데이터를 48바이트의 단위로 판독해서, 먼저 판독한 셀 헤더(45-4)와 합쳐서 셀을 형성해서, 송신한다(708). 이때에 패이로드부분에 대해서 CRC계산을 실행한다.

셀의 송신 종료 후에는 CRC계산의 결과를 분할관리 테이블에 퇴피하고, 다음의 셀 송신에 대비하여 송신버퍼포인트(45-1)와 송신데이터길이(45-2)를 갱신해 둔다(709). 이후 송신데이터길이(45-2)가 “0”이 될 때까지, 스텝 707~709를 반복한다(710).

스텝 701에 있어서 버퍼메모리에 빈곳이 없을 경우에는, 분할관리테이블(45)의 송신버퍼 종별 필드(45-5)에 “주메모리”를 설정한다(711). 그리고 주메모리에 있는 송신패킷에 대해서, CRC필드 이외의 대응하는 AAL타입의 CPCS 헤더, CPCS 트레일러, SAR 헤더, SAR 트레일러를 부가하고(712), 송신버퍼(46α)의 선두 어드레스와, 송신 데이터길이와 송신하는 셀에 부가하는 셀 헤더의 템플레이트를 분할관리 테이블(45)에 설정한다(713). 다음에 MPU(100)는 송신대상의 VC를 나타내는 VC식별자를 지정해서 TxDMAC(61)를 기동하고, 셀의 송신을 요구한다(714). TxDMAC(61)는 지정된 VC식별자에 대응하는 분할관리 테이블(45)로부터, 송신버퍼포인트(45-1), 송신데이터길이(45-2), 송신 CRC 계산도중결과(45-3)(초기치는 0), 송신 셀 헤더(45-4)를 각각 판독한다(715). 다음에, 송신데이터를 48바이트의 단위로 판독하고 먼저 판독한 셀 헤더(45-4)와 합쳐서 셀을 형성하여, 송신한다(716). 이 때에 패이로드 부분에 대해서 CRC 계산을 실행한다. 셀의 송신 종료 후에는 CRC 계산의 결과를 분할관리 테이블에 퇴피하고, 다음의 셀 송신에 대비하여 송신버퍼 포인트(45-1)와 송신데이터길이(45-2)를 갱신해 둔다(717). 이후, 송신데이터길이(45-2)가“0 ”이 될 때까지 스텝(715 ~717)을 반복한다(718).

최종 셀의 송신이 완료되었을 경우에는, 그 때의 CRC 계산결과를 CPCS 트레일러의 CRC 필드(도 6의 56-1E)에 삽입해서, PHY콘트롤러(9)에 송신한다(719). TxDMAC(61)는 모든 패킷 송신이 완료하면, MPU(100)에 패킷 송신의 완료를 통지한다(720). 이 통지를 받은 MPU(100)는 단말(1)에 대해서 패킷 송신의 완료를 통지한다(721).

도 27 및 도 28은 ATM통신제어장치(2)의 셀 수신시의 동작을 나타내는 플루우차트이다.

ATM콘트롤러(8)의 셀 송수신제어부(70)에서는, PHY콘트롤러(9)로부터 셀을 수신하면(스텝 800), 셀 분해 처리부(75)가 수신 셀의 셀 헤더를 해석하고, 셀 종별(78-2)을 판별함과 동시에 VC 식별 CAM(77)을 이용해 VC의 식별을 실행한다(801). 그리고, 셀 송수신제어부(70)는 셀 종별(78-2) 및 VC식별자(78-1)를 지정해서 RxDMAC(62)를 기동한다(802). RxDMAC(62)에서는 셀 종별(78-2)을 판정하고(803), 데이터 셀(48)이 아니라면, 관리 셀용 수신버퍼(49A)에 셀을 전송함과 동시에(804), MPU(100)에 관리 셀의 수신을 통지한다(805). 이 통지를 받은 MPU(100)는 수신된 관리 셀에 따른 처리를 행하고(806), 필요에 따라서 반신용의 관리 셀을 관리 셀용 송신버퍼(49B)상에서 작성하여, TxDMAC(61)를 기동해서, 작성한 관리 셀을 송신시킨다(807,808).

스텝 803에 있어서, 수신된 셀이 데이터 셀(48)인 경우, SARㆍDMAC(60)내의 수신버퍼풀(65)에 빈 수신버퍼의 어드레스가 있을 경우(809)에는 SARㆍDMAC(60)에 의해, 조립관리 테이블(45)의 수신버퍼 종별필드(47-4)에 “버퍼메모리”를 설정한다(810). 그리고, 수신버퍼포인트(47-1)에 수신버퍼(48)가 등록되어 있지 않으면, 수신버퍼풀(65)로부터 빈 수신버퍼의 선두 어드레스를 꺼내어서, 조립관리 테이블(47)의 수신버퍼포인트(47-1)에 등록한다(811, 812). 그리고, 수신된 셀의 패이로드 부분을 수신버퍼포인트(47-1)의 나타내는 어드레스에, CRC 계산을 행하며 전송한다(813). 전송이 완료하면, RxDMAC(62)는 CRC 계산결과를 조립관리 테이블(47)의 수신 CRC 계산도중결과(47-3)에 퇴피하고, 다음의 셀 수신에 대비하여, 수신버퍼포인트(47-1)와 수신데이터길이(47-2)를 갱신하여 둔다(814). 이후, 수신된 셀 헤더(57-1)의 PT 필드(57-1D)에 의해서 최종 셀의 수신을 인식할 때까지 스텝 800~814를 반복하고, 수신 셀을 조립해서 수신버퍼(48)상에 수신패킷을 형성한다(815). 그리고 RxDMAC(62)는 최종 셀의 수신을 인식하면 CRC 계산결과에서 정상성을 체크하고, MPU(100)에 대해서 수신버퍼의 어드레스와, 수신데이터길이를, 패킷 수신 완료정보로서 통지한다(816). 그후, 다음 수신에 대비하여 수신버퍼포인트(47-1), 수신데이터길이(47-2), 수신 CRC 계산도중결과(47-3)필드를 클리어 해 둔다(817). 패킷 수신완료통지를 받은 MPU(100)는 HOSTㆍDMAC(50)를 기동하고, 수신패킷을 주메모리(5)에 전송한다(818). 전송 완료 후 MPU(100)는 공유메모리(80)를 통해서 패킷의 수신완료를 단말(1)에 통지한다(819). 마지막으로 MPU(100)는 전송에 의해서 빈 영역이 된 수신버퍼(48)의 선두 어드레스를 수신버퍼풀(65)에 재등록한다(820).

스텝 809에 있어서, 수신버퍼풀(65)에 빈 수신버퍼의 어드레스가 없는 경우에는, SARㆍDMAC(60)에 의해서 조립관리테이블(45)의 수신버퍼 종별필드(47-4)에 “주메모리 ”를 설정한다(821). 그리고, 수신버퍼포인트(47-1)에 어느 하나의 수신버퍼도 등록되어 있지 않을 경우에는, 호스트 수신버퍼풀(66)에서 빈 수신버퍼의 어드레스를 획득하고, 수신버퍼포인트(47-1)에 등록한다(822, 823). 그리고, 수신된 셀의 패이로드 부분을 CRC 계산을 행하면서, 수신버퍼포인트(47-1)를 가르치는 주메모리(5)의 수신버퍼(48α)에 전송한다(824). 전송이 완료하면, RxDMAC(62)는, CRC 계산결과를 조립관리 테이블(47)을 수신 CRC 계산도중결과(47-3)에 퇴피하고, 다음 셀 수신에 대비하여 수신 버퍼포인트(47-1)와 수신 데이터길이(47-2)을 갱신해 둔다(825). 이후, 수신된 셀 헤더(57-1)의 PT 필드(57-1D)에 의해서 최종 셀의 수신을 인식할 때까지 스텝(800~825)을 반복하고, 수신 셀을 조립해서 수신버퍼(48α)상에 수신 패킷을 형성한다(826). 그리고, RxDMAC(62)는, 최종 셀의 수신을 인식하면, CRC 계산결과에서 정상성을 체크하고, MPU(100)에 대해서, 수신버퍼의 어드레스와 수신데이터길이를 패킷 수신완료 정보로서 통지한다(827). 그후, 다음의 수신에 대비하여, 수신버퍼포인트(47-1), 수신데이터길이(47-2), 수신 CRC 계산도중결과(47-3)필드를 클리어 해 둔다(828). 패킷 수신완료 통지를 받은 MPU(100)는, 공유메모리(80)통해 패킷의 수신완료를 단말(1)에 통지한다(829).

또한, 수신버퍼 종별의 변환기록은 MPU가 행해도 된다.

이상과 같이, 본 실시예의 ATM통신제어장치(2)에서는, VC에 관계없이, 버퍼메모리에 빈곳이 있는 한 셀을 버퍼메모리에 전송하는 것에 의해서, 항상 지연변동을 최대한 작게 하는 것을 최고로 중시한 트래픽이 가능하게 된다.

(실시예 4)

다음에 본 발명의 제4의 실시예에 관한 ATM통신제어장치에 관해서 설명한다.

본 실시예에 관한 ATM통신제어장치는, ATM콘트롤러의 핀수를 감소할 수 있도록, 송수신되는 셀, 및 셀의 분할·조립에 필요한 정보를 저장하는 버퍼메모리를 MPU와 ATM콘트롤러의 사이에 설치한 것이다.

이하에서, 본 통신제어장치(2)의 동작의 내에서, 실시예 1의 장치와 다른 부분에 관해서 설명한다.

도 29는 ATM통신제어장치(2α)의 구성의 일예를 나타내는 블록도이다.

ATM통신제어장치(2α)내의 버퍼메모리(40α)는, MPU(100)에서 버퍼메모리(40α)로의 억세스와, 아비터(110)에서 버퍼메모리(40α)로의 억세스를 조정하는 브릿지(bridge)(120)를 통해서, 콘트롤러내의 각부를 서로 접속하는 내부버스(200) 및 로컬버스(230)와 접속되는 형태로 되어있다.

이상과 같이, 실시예 1에 있어서는 ATM콘트롤러(8)에는 버퍼메모리(40)와의 접속용과 MPU(100)와의 접속용의 각각에 핀이 필요했던 것에 비해, 본 실시예에 있어서는 버퍼메모리(40α)를 MPU(100)와 ATM콘트롤러(8α)의 사이에 설치함으로써, 버퍼메모리(40α)와 MPU(100)에서의 ATM콘트롤러(8α)로의 억세스에는 브릿지(120)와의 접속만으로 완성되게 되어, ATM콘트롤러(8)의 핀수를 대폭으로 감소시킬 수 있다.

본 발명에 의하면, 지연변동의 저감 또는, 데이터의 전송시간의 단축을 도모할 수 있기 때문에, 보다 고품질의 데이터통신을 달성할 수 있는 ATM콘트롤러 및 ATM통신제어장치를 제공하는 것이 가능하다.

Claims (8)

1. 전송로와 단말과의 사이에서 ATM 프로토콜의 ATM 레이어와 AAL 레이어의 처리를 실행하는 ATM 콘트롤러에 있어서,

   외부의 버퍼메모리에 접속되고, 상기 단말과 버퍼메모리와의 사이에서, 패킷데이터(packet data)를 전송하는 전송수단과,

   상기 버퍼메모리 또는 메모리에 저장된 패킷데이터를 데이터셀로 분할하고, 분할된 데이터셀을 ATM망 측에 송신하는 셀 송신제어수단과,

   상기 ATM망 측에서 수신된 셀의 헤더일부를 조사하여, 당해 셀이 데이터셀인지 아닌지를 판정하는 셀 종별(種別)판정수단과,

   데이터셀을 조립하여 패킷데이터를 생성하고, 생성된 패킷데이터를 상기 버퍼메모리 또는 메모리에 저장하는 셀 수신제어수단과,

   설정되는 ATM 커넥션에서의 트래픽의 성질에 따라서, 상기 셀 송신제어수단이 셀로 분할하는 패킷데이터의 저장장소와, 상기 셀 수신제어수단이 생성한 패킷데이터의 저장장소로서, 상기 버퍼메모리와 상기단말 내의 메모리 중 어느 한쪽을 선택하는 선택수단을 구비하고,

   상기 ATM 콘트롤러가 제어프로그램을 저장하여 유지하는 프로그램 메모리에 접속되고, 상기 셀 종별판정에 의해 식별된 데이터셀 이외의 셀의 해석과, 당해 해석의 결과에 따른 처리를 상기 제어프로그램에 따라서 실행하는 마이크로 프로세서와 접속되어 있는 것을 특징으로 하는 ATM 콘트롤러.
2. 제 1 항에 있어서,

   상기 셀 송신제어수단이 셀로 분할하는 패킷데이터의 저장장소와, 상기 셀 수신제어수단이 생성한 패킷데이터의 저장장소로서,

   상기 버퍼메모리와 상기 단말 내의 메모리 중 어느 한쪽을 저지연(低遲延)변동요구의 유무에 따라 선택하는 수단을 가지는 것을 특징으로 하는 ATM 콘트롤러.
3. 제 1 항에 있어서,

   단말 내의 시스템 버스의 혼잡 상태를 경험적으로 탐지하는 수단을 가지는 HOST·DMAC를 사용하고, 트래픽 양에 따라서, 상기 셀 송신제어수단이 셀로 분할하는 패킷데이터의 저장장소와, 상기 셀 수신제어수단이 생성한 패킷데이터의 저장장소로서, 상기 버퍼메모리와 상기 단말 내의 메모리 중 어느 한쪽을 선택하는 수단을 가지는 것을 특징으로 하는 ATM 콘트롤러.
4. 제 1 항에 있어서,

   상기 셀 송신제어수단이 셀로 분할되는 패킷데이터의 저장장소와, 상기 셀 수신제어수단이 생성한 패킷데이터의 저장장소로서, 상기 버퍼메모리에 빈곳이 있는 한 버퍼메모리에 전송하고, 빈곳이 없는 때에 상기 단말 내의 메모리에 전송하는 수단을 가지는 것을 특징으로 하는 ATM 콘트롤러.
5. 전송로와 단말과의 사이에서, ATM 프로토콜의 ATM 레이어, AAL 레이어 및 PHY 레이어의 처리를 실행하는 ATM 통신제어장치에 있어서,

   청구항 1, 2, 3 또는 4에 기재된 ATM 콘트롤러와,

   당해 ATM 콘트롤러에 접속된 버퍼메모리와,

   상기 ATM 콘트롤러와 상기 전송로와의 사이에서, 상기 PHY 레이어의 처리를 실행하는 PHY 콘트롤러와,

   상기 PHY 콘트롤러를 구동하는 수정발진기(水晶發振機)를 가지는 것을 특징으로 하는 ATM 통신제어장치.
6. 제 5 항에 있어서,

   상기 버퍼메모리가 상기 마이크로프로세서와 상기 ATM 콘트롤러의 사이에 배치되어 있는 것을 특징으로 하는 ATM 통신제어장치.
7. 제 5 항에 있어서,

   청구항 1, 2, 3 또는 4에 기재된 ATM 콘트롤러는 1칩 LSI로 구성되어 있는 것을 특징으로 하는 ATM 통신제어장치.
8. 청구항 5, 6 또는 7에 기재된 ATM 통신제어장치와, 단말 내의 주프로세서와, 주메모리와, 그들을 접속하는 시스템 버스로 구성되어 있는 것을 특징으로 하는 통신시스템.