JPH10257068A - Ａｔｍコントローラおよびａｔｍ通信制御装置 - Google Patents

Abstract

(57)【要約】 【課題】ＣＡＭのエントリ数を少なくし、なおかつ、多
数のＶＣ数に対応できるＡＴＭコントローラを提供す
る。 【解決手段】ＡＴＭコントローラは、セルを受信した時
にこの受信セルのＶＰＩ／ＶＣＩをＶＣ_ＩＤに高速変
換するＣＡＭ７７を備える。また、ＣＡＭ７７は、受信
時間をＶＰＩ／ＶＣＩ対応させて記憶しておく。比較回
路７７ー５は、セル受信時に受信セルのヘッダ中のＶＰ
Ｉ／ＶＣＩがＣＡＭに登録されているかを判断し、登録
されていなければ、ＭＰＵ１００が、ＣＡＭの中で受信
時間が最も古いＶＰＩ／ＶＣＩのエントリを破棄し、受
信セルのＶＰＩ／ＶＣＩとＶＣ_ＩＤとを新しくＣＡＭ
に登録する。ＣＡＭ７７は、受信セルのヘッダ中のＶＰ
Ｉ／ＶＣＩに対応するＶＣ_ＩＤを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、端末とＡＴＭ(Ａ
ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ)
網との間で、ＡＴＭプロトコルの下位層の処理を行うＡ
ＴＭ通信制御装置と、その装置内に備えるＡＴＭコント
ローラとに関する。

【０００２】

【従来の技術】ＡＴＭ網では、ＡＴＭ通信制御装置に回
線を介して接続された複数の端末の間で、ＡＴＭプロト
コルに従った通信が行われる。ＡＴＭ通信制御装置は、
ＡＴＭプロトコルのプロトコルレイヤの下位層の処理制
御を行うために、端末で生成された可変長のパケット
を、固定長のＡＴＭセルに分割して回線に送信する一
方、回線より受信した複数のＡＴＭセルを組立ててパケ
ットを生成し、端末に生成したパケットを渡している。

【０００３】なお、ＡＴＭプロトコルについては、ＩＴ
Ｕ(国際電気通信連合)の勧告に基づいてＡＴＭフォーラ
ムが標準化を進めている。

【０００４】通信を行う端末間同士は、実際にデータを
送信する通信路である仮想論理チャネル(以下、ＶＣと
記す)を確立して通信を行っている。従来のＡＴＭ通信
制御装置では、ＡＴＭセルの分割／組立の処理におい
て、そのＶＣを、仮想経路識別子(ＶＰＩ)および仮想チ
ャネル識別子(ＶＣＩ) の組み合せにより識別してい
る。さらに装置内においては、仮想経路識別子(ＶＰＩ)
および仮想チャネル識別子(ＶＣＩ)の組み合せによる識
別子は３バイトでビット数が大きいので、扱いやすいビ
ット数の、あらかじめ定めたＶＣ識別子に変換してい
る。

【０００５】この変換方法としては、ＡＴＭセルのヘッ
ダ中の仮想経路識別子(ＶＰＩ)および仮想チャネル識別
子(ＶＣＩ)の組み合せに対応する、装置内であらかじめ
定めたＶＣ識別子をあらかじめテーブルに登録してお
き、テーブルを検索して行う方法がある。また、特開平
６−５１０６４１号公報に示すように、このテーブルを
Ｃｏｎｔｅｎｔｓ Ａｄｄｒｅｓｓａｂｌｅ Ｍｅｍｏｒ
ｙ(ＣＡＭ)に記憶させておき、ＶＰＩ／ＶＣＩを装置内
で定めたＶＣ識別子に高速変換する方法がある。さら
に、３バイトあるＶＰＩ／ＶＣＩの特定ビットを抽出
し、この特定ビットをＶＣ識別子として用いるものがあ
る。

【０００６】

【発明が解決しようとする課題】上記従来の技術による
ＡＴＭコントローラにおいて、ＶＰＩ／ＶＣＩの組み合
わせをテーブル検索によってＶＣ識別する場合は、ＶＣ
数が多いと処理時間が大きくなる。

【０００７】また、ＣＡＭを用いてＶＰＩ／ＶＣＩの組
み合わせをＶＣ識別子に高速変換する場合、変換できる
ＶＣ数を多くしようとすると、それに比例してハード規
模が大きくなる。

【０００８】さらに、３バイトあるＶＰＩ／ＶＣＩの特
定ビットをＶＣ識別子とする場合、ＶＰＩ／ＶＣＩの取
りうる値に制限がつき大規模システムへの対応に無理が
生じる可能性がある。

【０００９】本発明は、ハード規模が小さく、しかも多
くのＶＣをサポートでき、高速なＶＣ識別を行うことが
できるＡＴＭコントローラおよびＡＴＭ通信制御装置を
提供することを目的とする。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、端末に接続されるＡＴＭコントロー
ラにおいて、ＡＴＭコネクションにおける、あらかじめ
定められた仮想論理チャネルの第一の識別情報に対応す
る、当該ＡＴＭコントローラにおいて利用するための、
第二の識別情報を設定する設定手段と、前記ＡＴＭコネ
クションの前記設定手段に設定された第一および第二の
識別情報を対応させて記憶するための記憶領域を複数備
える記憶手段と、前記ＡＴＭコネクションにおいてＡＴ
Ｍセルを受信したときに、前記記憶手段を参照し、当該
ＡＴＭセルに付加されている前記第一の識別情報が、前
記第二の識別情報に対応させて記憶されているか否かを
識別する識別手段と、前記識別手段により識別された結
果、前記ＡＴＭコネクションに対応する前記第一の識別
情報が、前記第二の識別情報に対応させて記憶されてい
ない場合に、当該ＡＴＭコネクションの前記設定手段に
設定された前記第一および第二の識別情報を対応させて
前記記憶手段に登録する登録手段と、前記ＡＴＭコネク
ションにおいてＡＴＭセルを受信したときに、前記記憶
手段に記憶されている、当該ＡＴＭセルに付加されてい
る前記第一の識別情報に対応する前記第二の識別情報
を、当該ＡＴＭセルに対応させて出力する出力手段とを
有し、前記登録手段は、前記登録を行うときに、前記記
憶手段の記憶領域に空きがない場合には、いずれかの記
憶領域に登録を行い、前記設定手段は、前記ＡＴＭコネ
クションが確立したときに、当該ＡＴＭコネクションの
解放までは、当該ＡＴＭコネクションの第一の識別情報
に対応する第二の識別情報を保持しておく。

【００１１】本発明によれば、識別手段が、前記ＡＴＭ
コネクションにおいてＡＴＭセルを受信したときに、前
記記憶手段を参照し、当該ＡＴＭセルに付加されている
前記第一の識別情報が、前記第二の識別情報に対応させ
て記憶されているか否かを識別し、記憶手段に登録され
ていないＡＴＭコネクションに対応する第一および第二
の識別情報については、登録手段により登録されるの
で、すべての第一および第二の識別情報の対応関係を記
憶しておく必要がないので、記憶手段の記憶領域を少な
くしておくことができ、回路規模を小さくすることがで
きる。また、設定手段が、前記ＡＴＭコネクションが確
立したときに、当該ＡＴＭコネクションの解放までは、
当該ＡＴＭコネクションの第一の識別情報に対応する第
二の識別情報を設定しておくことにより、前記ＡＴＭコ
ネクションの確立後、当該ＡＴＭコネクションの解放ま
では、当該ＡＴＭコネクションの第一の識別情報に対応
して同一の第二の識別情報を登録することができる。例
えば、ＡＴＭコネクションの確立後に、他のＡＴＭコネ
クションに対応する第一および第二の識別情報が登録さ
れたことにより、記憶手段の登録が削除されても、当該
ＡＴＭコネクションの第一の識別情報に対応しては、同
一の第二の識別情報が登録されるので、装置内で不具合
が生じることはない。これにより、記憶手段の記憶領域
の数より多くのＶＣの接続をサポートすることができ
る。

【００１２】また、記憶手段は、例えば、ＣＡＭを用い
ることにより、第一の識別情報（ＶＰＩ／ＶＣＩ）を第
二の識別情報（ＶＣ識別子）に高速に変換することがで
きる。

【００１３】

【発明の実施の形態】以下で、本発明の実施の形態を、
図面を参照しながら説明する。

【００１４】図２は、本実施形態に係るＡＴＭ通信制御
装置が適用される通信ネットワークシステムの全体構成
図を示している。図２において、計算機等である端末１
(１Ａ〜１Ｄ)は、ＡＴＭ通信制御装置２(２Ａ〜２Ｄ)と
伝送路７とを介して、ＡＴＭスイッチ３に接続されてい
る。ＡＴＭ通信制御装置２は、端末１によるＶＣの確立
後、パケットをセルに分割し、セルのヘッダにＶＰＩ／
ＶＣＩを付加して送出し、ＡＴＭスイッチ３では、セル
のヘッダに付加されているＶＰＩ／ＶＣＩを参照してス
イッチングを行っている。

【００１５】図３に、ＡＴＭ通信プロトコルのレイヤ構
成と、端末１とＡＴＭ通信制御装置２との機能分担を示
す。図３に示すように、セルの分割・組立てを行うＡＡ
Ｌレイヤ以下の下位レイヤをＡＴＭ通信制御装置２にお
いて制御する。また、ＡＴＭコネクションを確立するシ
グナリング処理を含むＬＬＣレイヤ以上の上位レイヤ
は、端末１において制御している。

【００１６】つぎに、ＡＴＭ通信制御装置２の構成を図
１を参照して説明する。図１に、端末１およびＡＴＭ通
信制御装置２の構成のブロック図の一例を示す。

【００１７】図１において、端末１は、通信に関わる構
成として、主プロセッサ４と、主メモリ５と、それらを
接続するシステムバス６とを備える。ＡＴＭ通信制御装
置２は、端末１のシステムバス６に接続され、セルの分
割・組立て処理を行うＡＴＭコントローラ８と、伝送路
７への転送制御を行うＰＨＹコントローラ９と、送受信
されるセル、および、セルの分割・組立てに必要な情報
を格納するバッファメモリ４０と、ＰＨＹコントローラ
９を駆動する水晶発振器１０とを有する。

【００１８】また、ＡＴＭコントローラ８は、端末１の
システムバス６に接続するためのバスインタフェース回
路９０と、上記主メモリ５とバッファメモリ４０との間
でパケットの転送を行うＨＯＳＴ・ＤＭＡＣ５０と、バ
ッファメモリ４０上でセルの分割・組立てを行うＳＡＲ
・ＤＭＡＣ６０と、セルの生成および解析を行うセル送
受信制御部７０と、ＭＰＵ１００と、ＭＰＵ１００の制
御プログラムのプログラムコードを格納するＲＯＭ２０
と、ＭＰＵ１００のワークメモリであるＲＡＭ３０と、
上記ＨＯＳＴ・ＤＭＡＣ５０とＳＡＲ・ＤＭＡＣ６０とＭ
ＰＵ１００との、バッファメモリ４０へのアクセスを調
停するアービタ１１０と、上記主プロセッサ４とＭＰＵ
１００との間で制御情報をやりとりするための共有メモ
リ８０と、コントローラ内の各部を相互に接続する内部
バス２００とを有する。ＲＯＭ２０に格納されたプログ
ラムコード（制御プログラム）は、バスインタフェース
回路９０および内部バス２００を介して、端末１の主プ
ロセッサ４から書き替えることができる。本実施の形態
におけるによるＡＴＭコントローラは、プログラムコー
ドの書き換えにより、マイクロプロセッサに割り当てら
れるＡＴＭプロトコル処理の設定や変更、そしてＣＡＭ
の書き換え方法の変更に対応することができる。

【００１９】なお、ＡＴＭコントローラ８は水晶発振器
(図示略)を内蔵しており、コントローラ内の各部は、こ
の水晶発振器のクロックに従って動作する。

【００２０】つぎに、端末１及びＡＴＭ通信制御装置２
における各プロトコルレイヤでの処理を、図４に示すＡ
ＴＭセルのフォーマットを参照して説明する。図４に、
図２に示す伝送路７で伝送されるＡＴＭセルのフォーマ
ットを示す。

【００２１】前述したように、ＡＴＭ通信制御装置２で
は、図３に示すように、ＡＡＬレイヤ以下の下位レイヤ
の処理を行うが、より具体的には、ＡＴＭレイヤとＡＡ
Ｌ（Ａｔｍ Ａｄａｐｔａｔｉｏｎ Ｌａｙｅｒ）レイヤ
との処理をＡＴＭコントローラにおいて行い、ＰＨＹレ
イヤの処理は、ＰＨＹコントローラ９において行う。

【００２２】図４において、端末１は、送信する可変長
のデータ４１に、ＬＬＣレイヤ以上のレイヤ処理で得た
上位プロトコルヘッダ４２−１を付加することで、ＬＬ
Ｃフレーム４２を生成する。ＡＴＭ通信制御装置２で
は、ＡＡＬレイヤ(ＡＡＬ５)の処理で、ＬＬＣフレーム
４２に、ＰＡＤフィールド４３−１、ＬＮＧフィールド
４３−２、ＣＲＣ−３２フィールド４３−３から成るＣ
ＰＣＳトレイラを付加し、ＣＰＣＳ−ＰＤＵ４３を生成
する。そして、ＡＴＭレイヤの処理では、ＣＰＣＳ−Ｐ
ＤＵ４３を４８バイト毎のデータ(以下、ペイロードと
記す)４４−２に分割し、分割した個々のペイロード４
４−２にセルヘッダ４４−１を付加することで、セル４
４を生成する。生成されたセル４４は、ＰＨＹレイヤの
処理を経て伝送路７上に送出される。

【００２３】一方、受信されたセルは、送信とは逆の手
順でＬＬＣフレームに組立てられる。

【００２４】また、セルヘッダ４４−１は、フロー制御
等に使用されるＧＦＣフィールド４４−１Ａと、ＡＴＭ
コネクションの識別子であるＶＰＩフィールド４４−１
Ｂと、ＶＣＩフィールド４４−１Ｃと、セルの種別(パ
ケットの最終セルの指定を含む)を示すＰＴフィールド
４４−１Ｄと、セル破棄優先を示すＣＬＰフィールド４
４−１Ｅと、セルヘッダ４４−１に対する誤り検出用情
報であるＨＥＣフィールド４４−１Ｆとで構成される。

【００２５】図５に、セルのペイロードのフォーマット
を、セルの種別毎に示す。図５において、セルの種類
は、ユーザデータを運ぶデータセル４５と、ネットワー
クの保守／運用に使用されるＯＡＭセル４６と、データ
セルの送信レート制御に使用されるＲＭセル４７とに分
類される。これらの種別は、セルヘッダ４４−１内のＰ
Ｔフィールド４４−１Ｄにセル種別の識別情報が付加さ
れ、これを参照することにより識別される。

【００２６】つぎに、ＡＴＭ通信制御装置２におけるセ
ルの送受信シーケンスを図６を参照して説明する。図６
に、ＡＴＭ通信制御装置２におけるセルの送受信シーケ
ンスの一例を示す。

【００２７】図６において、端末１は、通信相手の端末
１との間で、まず、ＡＴＭのコネクションを設定する
（ＶＣ設定）。ＶＣ設定および解放は、端末１のシグナ
リング処理により行われる。端末１から送信されるパケ
ットは、ＡＴＭ通信制御装置２内でセルに分割されて、
伝送路７に送出される。受信側のＡＴＭ通信制御装置２
では、受信セルはパケットに組み立てられて、端末１に
転送される。

【００２８】また、ＡＴＭ通信制御装置２は、データセ
ルの転送以外に、前述したＯＡＭセルやＲＭセルといっ
た管理セルを、他のＡＴＭ通信制御装置２やＡＴＭスイ
ッチ３との間でやり取りする。そして、セルの転送の終
了後、ＶＣを解放して通信を終了する。

【００２９】つぎに、ＡＴＭ通信制御装置２のＡＴＭコ
ントローラ８の処理について説明する。図７に、ＡＴＭ
コントローラ８における、ＡＴＭプロトコル処理の機能
分担表を示す。

【００３０】図７に示すように、本実施の形態における
ＡＴＭコントローラ８では、管理セルの生成・解析処理
や、パケット単位に発生する端末１とのインタフェース
処理など、処理内容の変更に対する要求が高い部分に限
って、ＭＰＵ１００が処理する。そして、ＣＲＣ計算
や、セルの分割・組立て処理といった、処理内容の変更
よりも処理の高速性の方が優先する部分については、ワ
イヤードロジックで処理する。このように処理を分担す
ることで、ＭＰＵ１００の処理負荷を軽減させている。

【００３１】つぎに、バッファメモリの構成を図８を参
照して説明する。

【００３２】図８に、図１に示すバッファメモリ４０内
に定義されたテーブルの構成図を示す。図８において、
バッファメモリ４０には、ＳＡＲ・ＤＭＡＣ６０がセル
の分割(送信)処理で利用する分割管理情報を保持する分
割管理テーブル４５と、ＳＡＲ・ＤＭＡＣ６０がセルの
組立て(受信)処理で利用する組立管理情報を保持する組
立て管理テーブル４７と、送信対象のパケットを格納す
る送信バッファ４６と、組み立てられた受信パケットを
格納する受信バッファ４８と、管理セルを保持する管理
セル用受信バッファ４９Ａと、管理セルを保持する管理
セル用送信バッファ４９Ｂとが設定されている。これら
のテーブルおよびバッファは、ＶＣ毎に設けられ、ＶＣ
識別子により識別される。

【００３３】図８において、分割管理テーブル４５は、
次に送信すべきセルのペイロード４４−２の、送信バッ
ファ４６における格納位置(アドレス)を保持する送信バ
ッファポインタ４５−１と、送信すべきデータのデータ
長を示す送信データ長４５−２と、セル送信毎に更新さ
れるＣＲＣ計算の結果を保持する送信ＣＲＣ計算途中結
果４５−３と、ペイロード４４−２に付加するセルヘッ
ダ４４−１のテンプレートを保持する送信セルヘッダ４
５−４とで構成される。組立て管理テーブル４７は、次
に受信するセルの、受信バッファ４８におけるアドレス
を保持する受信バッファポインタ４７−１と、受信デー
タのデータ長を示す受信データ長４７ー２と、セル受信
毎に更新されるＣＲＣ計算の結果を保持する受信ＣＲＣ
計算途中結果４７−３で構成される。

【００３４】つぎに、本実施の形態におけるATMコント
ローラ８の内部構成とその動作とを説明する。

【００３５】図９に、図１に示すセル送受信制御部７０
の内部構成のブロック図を示し、図１０に、図９に示す
ＶＣ識別ＣＡＭ７７の構成図を示す。

【００３６】図９において、セル送受信制御部７０は、
受信したセルを一時的に保持する受信ＦＩＦＯ７４と、
受信ＦＩＦＯ内のセルを分解して転送するセル分解処理
部７５と、セルの経路情報の変換を行うＶＣ識別ＣＡＭ
７７と、送信セルを生成するセルヘッダ組立て処理部７
１と、生成された送信セルを一時的に保持する送信ＦＩ
ＦＯ７２とを有する。

【００３７】セル分解処理部７５は、セルのペイロード
と、ヘッダ中のＰＴフィールド４４−１Ｄ(セル種別)と
を、ペイロード受信バス７８ー３とセル種別７８ー２と
のバスを介してＳＡＲ・ＤＭＡＣ６０に転送し、ＶＰＩ
フィールド４４−１ＢおよびＶＣＩフィールド４４−１
ＣをＶＣ識別ＣＡＭ７７に転送する。

【００３８】図１０に示すようにＶＣ識別ＣＡＭ７７
は、ＡＴＭのコネクション確立後に、セルの送受信を行
う際に、接続に使用されるＶＰＩを格納するＶＰＩ７７
−２、接続に使用されるＶＣＩを格納するＶＣＩ７７−
３およびＡＴＭ通信制御装置におけるＶＣの識別情報を
格納するＶＣ_ＩＤ７７−４と、受信情報を格納するＣ
ＴＬ７７−１とを有する。また、ＶＣ識別ＣＡＭ７７
は、受信セルのＶＰＩ／ＶＣＩとＣＡＭに登録してある
ＶＰＩ／ＶＣＩとを比較する回路７７−５を備える。受
信情報としては、それらをＶＣ識別ＣＡＭ７７に登録し
た時間、そのＶＣを使用したＡＴＭのコネクションの通
信状態、および、当該ＶＣに対して最後にセルを受信し
た受信時間などがある。

【００３９】図１に示すＭＰＵ１００により、ＭＰＵ１
００がＶＰＩおよびＶＣＩとＶＣ_ＩＤと受信情報との
組がＶＣ設定時にＶＣ識別ＣＡＭ７７に登録される。Ｖ
Ｃ_ＩＤは、ＡＴＭ通信制御装置におけるＶＣの識別情
報であり、ＶＰＩおよびＶＣＩのビット数よりも少ない
ビット数で規定され、ＭＰＵ１００がＶＰＩおよびＶＣ
Ｉに対応させて設定する。例えば、図１７に示すよう
に、ＭＰＵ１００ではＶＰＩおよびＶＣＩに対応させて
ＶＣ_ＩＤを割り当て、このＡＴＭコネクションの確立
後、解放されるまでは、割り当てたＶＣ_ＩＤをＶＰＩ
およびＶＣＩに対応させて記憶しておくことにより、Ｖ
Ｃ識別ＣＡＭ７７に登録するときには、同一のＶＰＩお
よびＶＣＩに対しては、同一のＶＣ_ＩＤを登録するこ
とができる。また、図１７に示すような、対応関係を参
照することにより、使用していないＶＣ_ＩＤを割り当
てることができる。さらに、図１７に示すＶＣ_ＩＤに
対応させてフラグを設けておき、ＡＴＭコネクションの
確立時に、ＭＰＵ１００がフラグをオンし、ＶＰＩおよ
びＶＣＩを記憶させておき、解放時にフラグをオフする
ようにしてもよい。これにより、フラグがオフのＶＣ_
ＩＤを割り当てることができる。

【００４０】また、図１７に示すような対応関係は、図
９に示すセル送受信制御部に記憶しておき、ＭＰＵ１０
０がこの対応関係を参照するようにしてもよい。

【００４１】ＡＴＭ通信制御装置においては、このＶＣ
_ＩＤによりコネクションが識別される。

【００４２】比較回路７７−５は、セルの受信時に、図
９に示すセル分解処理部７５より入力される、当該受信
セルのセルヘッダに含まれているＶＰＩ４４−１ＢとＶ
ＣＩ４４−１Ｃとに一致する組がＶＣ識別ＣＡＭ７７に
登録されているかを検索する。ＶＣ識別ＣＡＭ７７に受
信セルのＶＰＩ／ＶＣＩの組み合わせが登録されている
場合は、ＶＣ識別ＣＡＭ７７を用い、受信時間を含む受
信情報を登録するとともに、受信セルのＶＰＩ／ＶＣＩ
に対応するＶＣ_ＩＤを抽出し、ＳＡＲ・ＤＭＡＣ６０に
送出することにより、ＶＣの識別を行う。また、比較回
路７７−５は、ＶＣ識別ＣＡＭ７７に受信セルのＶＰＩ
／ＶＣＩの組み合わせが登録されていない場合は、ＭＰ
Ｕ１００にミスヒットを通知する。ＭＰＵ１００は、Ｖ
Ｃ識別ＣＡＭ７７のＣＴＬ７７−１を参照し、その受信
情報の内容より、テーブルに登録しているＶＰＩ／ＶＣ
Ｉの組み合せの中で受信時間が最も古いＶＰＩ／ＶＣＩ
の組み合せを選び、このエントリを破棄し、新たに受信
したセルのＶＰＩ／ＶＣＩの組み合せ、これに対応する
ＶＣ_ＩＤおよび受信情報をＶＣ識別ＣＡＭ７７に登録
する。これにより、新たに受信したセルのＶＰＩ／ＶＣ
Ｉの組み合せとＶＣ_ＩＤとが、古いＶＰＩ／ＶＣＩの
組み合せが記憶されていた記憶領域に、上書きされる。

【００４３】図１１に、ＳＡＲ・ＤＭＡＣ６０の内部構
成のブロック図を示す。図１１において、ＳＡＲ・ＤＭ
ＡＣ６０は、図８に示すバッファメモリ４０の組立て管
理テーブル４７を用いて、受信セルを、順次、受信バッ
ファ４８に格納するＲＸＤＭＡＣ６２と、図８に示すバ
ッファメモリ４０の分割管理テーブル４５を用いて、送
信バッファ４６に格納されたパケットデータをセルに分
割して順次、送信するＴＸＤＭＡＣ６１と、複数の格納
領域がある受信バッファ４８のうち、空き状態の格納領
域のアドレスを保持する受信バッファプール６５とを有
する。また、ＲＸＤＭＡＣ６２とＴＸＤＭＡＣ６１とに
は、セル送受信制御部から転送されるペイロードに対し
て、誤り検出用のＣＲＣ計算を行うＣＲＣ計算回路６
３、６４が各々内蔵されている。

【００４４】つぎに、本実施の形態におけるコネクショ
ン設定時のATM通信制御装置の処理を説明する。図１３
に、端末がＡＴＭのコネクションを設定する時のＶＣ識
別ＣＡＭ７７とＭＰＵ１００の間の動作を示すフローチ
ャートを示す。

【００４５】図１３において、図１に示す ＭＰＵ１０
０は、端末１よりコネクションの設定が完了した通知を
受けると（ステップ４００)、ＶＣ識別ＣＡＭ７７にお
いて空きがあるかどうかを判別し（ステップ４０１)、
空きがない場合、ＭＰＵ１００はＶＣ識別ＣＡＭ７７の
ＣＴＬ７７−１の受信時間が最も古いエントリを検索
し、当該エントリのＶＰＩ／ＶＣＩおよびＶＣ_ＩＤを
破棄する。つぎに、コネクションの設定が完了した、最
新のＶＰＩ／ＶＣＩに対して、図１７に示すような対応
関係を参照し、使用していないＶＣ_ＩＤを割り当て、
対応関係を記憶するとともに、ＶＣ識別ＣＡＭ７７に最
新のＶＰＩ／ＶＣＩと割り当てたＶＣ_ＩＤとを登録す
る（ステップ４０２)。空きがあれば最新のＶＰＩ／Ｖ
ＣＩと割り当てたＶＣ_ＩＤとをＶＣ識別ＣＡＭ７７に
登録する（ステップ４０３)。また、コネクション切断
時には、ＭＰＵ１００は、切断されたＶＰＩ／ＶＣＩに
対応するエントリを削除する。これにより、コネクショ
ン確立時にＶＰＩ／ＶＣＩがＶＣ識別ＣＡＭ７７に登録
され、また、コネクション切断時に、ＶＰＩ／ＶＣＩの
登録が削除される。

【００４６】つぎに、データを送信するときのＡＴＭ通
信制御装置２の処理を図１２を参照して説明する。

【００４７】図１２に、ＡＴＭ通信制御装置２のデータ
送信時のフローチャートでを示す。図１２において、図
１に示すＭＰＵ１００は、共有メモリ８０を介して端末
１より、ＶＣに対応するパケット送信要求を受けると
(ステップ３００)、ＨＯＳＴ・ＤＭＡＣ５０を起動し
て、主メモリ５に格納された送信パケットを、対応する
ＶＣの送信バッファ４６に転送する（ステップ３０
１)。また、ＭＰＵ１００は、送信バッファ４６に転送
された送信パケットに対して、図４に示すような、ＣＲ
Ｃフィールド４３−３以外のＣＰＣＳトレイラを付加し
（ステップ３０２)、送信バッファ４６の先頭アドレス
と、送信データ長と、送信するセルに付加するセルヘッ
ダの内容を示すテンプレートとを、図８に示す分割管理
テーブル４５のＶＣ識別子に対応する領域に設定する
（ステップ３０３)。次に、ＭＰＵ１００は、送信対象
のＶＣを示すＶＣ識別子を指定してＴｘＤＭＡＣ６１を
起動し、セルの送信を要求する（ステップ３０４)。Ｔ
ｘＤＭＡＣ６１は、指定されたＶＣ識別子に対応する分
割管理テーブル４５から、送信バッファポインタ４５−
１、送信データ長４５−２、送信ＣＲＣ計算途中結果４
５−３(初期値は０)、および、送信セルヘッダ４５−４
をそれぞれ読み出す（ステップ３０５)。次に、ＴｘＤ
ＭＡＣ６１は、送信データを４８バイトの単位で読み出
し、先に読み出したセルヘッダ４５−４と合わせてセル
を生成し、図１に示すセル送受信制御部７０に対して生
成したセルを送信する（ステップ３０６)。この時、Ｔ
ｘＤＭＡＣ６１は、ペイロード部分に対してＣＲＣ計算
を実行する。１つのセルの送信終了後に、ＣＲＣ計算の
結果を分割管理テーブル４５に退避させ、次のセル送信
に備えて、送信バッファポインタ４５−１と送信データ
長４５−２とを更新しておく（ステップ３０７)。送信
バッファポインタ４５−１は、つぎのセルの先頭位置を
示すように更新され、送信データ長４５−２は、生成さ
れたセル分のデータ長を減算した値に更新される。

【００４８】以降、送信データ長４５−２が”０”とな
るまで、ステップ３０５〜３０７を繰り返す（ステップ
３０８)。送信データ長４５−２が”０”となったとき
に、最終セルの送信が完了したとして、その時のＣＲＣ
計算結果をＣＰＣＳトレイラのＣＲＣ−３２フィールド
４３−３に挿入して、図１に示すセル送受信制御部７０
を介してＰＨＹコントローラ９に送信する（ステップ３
０９)。ＴｘＤＭＡＣ６１は、全てのパケット送信が完
了すると、ＭＰＵ１００にパケット送信の完了を通知す
る（ステップ３１０)。この通知を受けたＭＰＵ１００
は、端末１に対してパケット送信の完了を通知する（ス
テップ３１１)。

【００４９】つぎに、データを受信するときのＡＴＭ通
信制御装置２の処理を図１４および図１５を参照して説
明する。図１４および図１５に、ＡＴＭ通信制御装置２
のセル受信時のフローチャートを示す。

【００５０】図１４において、図１に示すＡＴＭコント
ローラ８のセル送受信制御部７０では、ＰＨＹコントロ
ーラ９よりセルを受信すると(ステップ５００)、図９に
示すセル分解処理部７５が受信セルのセルヘッダを解析
し、図５に示すセルの種別を判別し、判別した結果をセ
ル種別７８−２に出力する（ステップ５０１)。同時
に、ＶＣ識別ＣＡＭ７７において受信セルのＶＣの検索
を行う（ステップ５０２)。

【００５１】検索の結果、受信セルのＶＰＩ／ＶＣＩが
ＶＣ識別ＣＡＭ７７に登録されていた場合、ＶＣ識別Ｃ
ＡＭ７７の、受信セルのＶＰＩ／ＶＣＩに対応するＣＴ
Ｌ７７−１に現時刻を設定し（ステップ５０７)、登録
されていたエントリのＶＣ_ＩＤの値を当該ＶＣのＶＣ_
ＩＤとして出力する（ステップ５０８)。

【００５２】検索の結果、受信セルのＶＰＩ／ＶＣＩの
組み合せがＶＣ識別ＣＡＭ７７に登録されていなかった
場合、受信セルのＶＰＩ／ＶＣＩの組み合せがＶＣ識別
ＣＡＭ７７に登録されていなかったことをＭＰＵ１００
に通知する（ステップ５０３)。同時にＶＣ識別ＣＡＭ
７７に空きがあるかどうかを判別し（ステップ５０
４)、空きがあれば、ＶＣ識別ＣＡＭ７７に受信セルの
ＶＰＩ／ＶＣＩを登録し（ステップ５０５)、空きがな
い場合は、ＭＰＵ１００はＶＣ識別ＣＡＭ７７のＣＴＬ
７７−１で、受信時間が最も古いエントリを検索し、当
該エントリのＶＰＩ／ＶＣＩを破棄し、新たに受信した
セルのＶＰＩ／ＶＣＩの組み合せおよびこれに対応する
ＶＣ_ＩＤをＶＣ識別ＣＡＭ７７に登録し（ステップ５
０６)、ＣＴＬ７７−１にその時刻を設定し（ステップ
５０７)、登録されていたエントリのＶＣ_ＩＤの値を当
該ＶＣのＶＣ_ＩＤとして出力する（ステップ５０８)。
ここで、ＶＣ識別ＣＡＭ７７に受信セルのＶＰＩ／ＶＣ
Ｉが登録されているか否かを調べるのは、コネクション
確立後に、他のＶＰＩ／ＶＣＩが登録されたことによ
り、受信セルのＶＰＩ／ＶＣＩが廃棄されて、登録され
ていない場合に対応するためである。

【００５３】次にセル送受信制御部７０は、セル種別７
８−２およびＶＣ識別子７８−１を指定してＲＸＤＭＡ
Ｃ６２を起動する（ステップ５０９)。ＲＸＤＭＡＣ６
２では、セル種別７８−２を判定し（ステップ５１
０)、データセル４５でなければ、図８に示す管理セル
用受信バッファ４９Ａにセルを転送するとともに（ステ
ップ５１１)、ＭＰＵ１００に管理セルの受信を通知す
る（ステップ５１２)。この通知を受けたＭＰＵ１００
は、受信した管理セルに応じた処理を行い（ステップ５
１３)、必要に応じて返信用の管理セルを管理セル用送
信バッファ４９Ｂ上で作成し、ＴｘＤＭＡＣ６１を起動
して、作成した管理セルを送信させる（ステップ５１
４、５１５)。

【００５４】ステップ５０９において、受信したセルが
データセル４５であった場合には、識別したＶＣに対応
する組立て管理テーブル４７（図８参照）からパラメー
タを読み出し（ステップ５１６)、受信バッファポイン
タ４７−１に受信バッファ４８のアドレスが登録されて
いなければ、受信バッファプール６５から空き受信バッ
ファの先頭アドレスを取り出して、組立て管理テーブル
４７の受信バッファポインタ４７−１に登録する（ステ
ップ５１７、５１８)。つぎに、図１５において、受信
したセルのペイロード部分を、受信バッファポインタ４
７−１の示すアドレスに、ＣＲＣ計算を行いながら転送
する（ステップ５１９)。転送が完了すると、ＲＸＤＭ
ＡＣ６２は、ＣＲＣ計算結果を組立て管理テーブル４７
の受信ＣＲＣ計算途中結果４７−３に退避させ、次のセ
ル受信に備えて、受信バッファポインタ４７−１と受信
データ長４７−２を更新しておく（ステップ５２０)。
受信バッファポインタ４７−１は、つぎのセルの格納位
置を示すように更新され、受信データ長４７−２は、転
送されたセル分のデータ長を加算した値に更新される。

【００５５】以降、受信したセルヘッダ４４−１のＰＴ
フィールド４４−１Ｄにより最終セルの受信を認識する
まで、ステップ５００〜５２０を繰返し、受信セルを組
み立てて受信バッファ４８上に受信パケットを形成する
（ステップ５２１)。

【００５６】そして、ＲＸＤＭＡＣ６２は、最終セルの
受信を認識すると、ＣＲＣ計算結果から正常性をチェッ
クし、ＭＰＵ１００に対して、受信バッファのアドレス
および受信データ長を、パケット受信完了情報として通
知する（ステップ５２２)。その後、次の受信に備え
て、受信バッファポインタ４７−１、受信データ長４７
−２および受信ＣＲＣ計算途中結果４７−３のフィール
ドをクリアしておく（ステップ５２３)。パケット受信
完了通知を受けたＭＰＵ１００は、ＨＯＳＴ・ＤＭＡＣ
５０を起動し、受信パケットを主メモリ５に転送する
（ステップ５２４)。転送完了後、ＭＰＵ１００は、共
有メモリ８０を介してパケットの受信完了を端末１に通
知する（ステップ５２５)。最後に、ＭＰＵ１００は、
転送により空き領域となった受信バッファ４８の先頭ア
ドレスを、受信バッファプール６５に再登録する（ステ
ップ５２６)。

【００５７】以上説明したように処理することにより、
セルの受信時に、ＶＣの識別を行うことができる。

【００５８】つぎに、端末間でデータを送受信する際の
ＡＴＭ通信制御装置２の動作を、図１６に示すタイムチ
ャートに従って具体的に説明する。

【００５９】図１６に、ＡＴＭ通信制御装置２が図１２
〜１５に示すフローチャートに従って処理を行った場合
のタイムチャートを示す。なお、図１６では、片方向の
通信のみを示しているが、実際の通信は双方向に行われ
る。

【００６０】図１６において、端末１Ａと端末１Ｂとの
間で、ＶＰＩ／ＶＣＩがＶＣ１とＶＣ２とで示されるコ
ネクションが確立されると、各端末に接続されるＡＴＭ
通信制御装置２ＡおよびＢでは、図１３に示すようなフ
ローチャートに従ってＶＰＩ／ＶＣＩおよびＶＣ_ＩＤ
をＶＣ識別ＣＡＭ７７に登録する。図１６においては、
ＶＣ２およびＶＣ_ＩＤ２の登録時に、ＡＴＭ通信制御
装置２ＢのＶＣ識別ＣＡＭ７７のエントリに空きがな
く、ＶＣ１およびＶＣ_ＩＤ１の登録を廃棄して、ＶＣ
２およびＶＣ_ＩＤ２を登録した場合を例にしている。
この場合、ＡＴＭ通信制御装置２Ｂで、ＶＣ１によりデ
ータを受信した場合には、再度、ＶＣ１およびＶＣ_Ｉ
Ｄ１の登録を行うことにより、データを受信することが
できる。

【００６１】以上で説明したように、本実施形態のＡＴ
Ｍコントローラでは、たとえ受信セルのＶＰＩ／ＶＣＩ
およびＶＣ_ＩＤの組み合わせがＶＣ識別ＣＡＭ７７に
登録されていなくても、ＭＰＵ１００を用いて、ＣＡＭ
の書き換えを行うため、ＣＡＭの回路規模を小さくで
き、しかも多数のＶＣに対応できる。また、ＭＰＵ１０
０に行わせるプログラムを変更することにより、プロト
コル処理の設定や変更に対応でき、ソフトウェア処理の
負担を、より低減させたＡＴＭコントローラを提供する
ことができる。

【００６２】

【発明の効果】本発明によれば、小さい回路規模で多数
のＶＣ設定に対応でき、ＰＣカード等の超小型の装置で
ＡＴＭ端末やＡＴＭサーバが実現可能となるる。

【図面の簡単な説明】

【図１】 本実施の形態におけるＡＴＭ通信制御装置お
よびＡＴＭコントローラの構成を示すブロック図。

【図２】 本実施の形態におけるＡＴＭ通信制御装置が
適用されるネットワークシステムの構成図。

【図３】 本実施の形態における通信プロトコルレイヤ
の階層を示す説明図。

【図４】 本実施の形態におけるネットワークを流れる
フレームの形式を示す説明図。

【図５】 本実施の形態におけるＡＴＭセルの構成を示
す説明図。

【図６】 本実施の形態におけるＡＴＭプロトコルの通
信シーケンスを示す説明図。

【図７】 本実施の形態におけるＡＴＭプロトコルにお
ける、ＭＰＵとワイヤードロジックの機能分担を示した
説明図。

【図８】 本実施の形態におけるバッファメモリに定義
されたテーブルの構成図。

【図９】 本実施の形態におけるセル送受信制御部の構
成を示すブロック図。

【図１０】 本実施の形態における ＣＡＭの構成図。

【図１１】 本実施の形態におけるＳＡＲ・ＤＭＡＣの
構成を示すブロック図。

【図１２】 本実施の形態におけるＡＴＭ通信制御装置
の送信処理フローを示すフローチャート。

【図１３】 本実施の形態におけるＡＴＭ通信制御装置
のコネクション設定時のフローを示すフローチャート。

【図１４】 本実施の形態におけるＡＴＭ通信制御装置
の受信処理フローを示すフローチャート。

【図１５】 本実施の形態におけるＡＴＭ通信制御装置
の受信処理フローを示すフローチャート。

【図１６】 本実施の形態におけるＡＴＭ通信制御装置
の動作を示すタイムチャート。

【図１７】 本実施の形態における ＶＰＩ／ＶＣＩと
ＶＣ_ＩＤとの対応関係を示す説明図。

【符号の説明】

１…端末、２…ＡＴＭ通信制御装置、３…ＡＴＭスイッ
チ、４…主プロセッサ、５…主メモリ、６…システムバ
ス、７…伝送路、８…ＡＴＭコントローラ、９…ＰＨＹ
コントローラ、１０…水晶発振器、２０…ＲＯＭ、３０
…ＲＡＭ、４０…バッファメモリ、５０…ＨＯＳＴ・Ｄ
ＭＡＣ、６０…ＳＡＲ・ＤＭＡＣ、７０…セル送受信制
御部、８０…共有メモリ、９０…バスインタフェース回
路、１００…ＭＰＵ、２００…内部バス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 達也 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 水谷 美加 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 高田 治 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 端 栄三 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 鈴木 公司 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内

Claims (5)

【特許請求の範囲】
1. 【請求項１】端末に接続されるＡＴＭコントローラにお
   いて、 ＡＴＭコネクションにおける、あらかじめ定められた仮
   想論理チャネルの第一の識別情報に対応する、当該ＡＴ
   Ｍコントローラにおいて利用するための、第二の識別情
   報を設定する設定手段と、 前記ＡＴＭコネクションの前記設定手段に設定された第
   一および第二の識別情報を対応させて記憶するための記
   憶領域を複数備える記憶手段と、 前記ＡＴＭコネクションにおいてＡＴＭセルを受信した
   ときに、前記記憶手段を参照し、当該ＡＴＭセルに付加
   されている前記第一の識別情報が、前記第二の識別情報
   に対応させて記憶されているか否かを識別する識別手段
   と、 前記識別手段により識別された結果、前記ＡＴＭコネク
   ションに対応する前記第一の識別情報が、前記第二の識
   別情報に対応させて記憶されていない場合に、当該ＡＴ
   Ｍコネクションの前記設定手段に設定された前記第一お
   よび第二の識別情報を対応させて前記記憶手段に登録す
   る登録手段と、 前記ＡＴＭコネクションにおいてＡＴＭセルを受信した
   ときに、前記記憶手段に記憶されている、当該ＡＴＭセ
   ルに付加されている前記第一の識別情報に対応する前記
   第二の識別情報を、当該ＡＴＭセルに対応させて出力す
   る出力手段とを有し、 前記登録手段は、前記登録を行うときに、前記記憶手段
   の記憶領域に空きがない場合には、いずれかの記憶領域
   に登録を行い、 前記設定手段は、前記ＡＴＭコネクションが確立したと
   きに、当該ＡＴＭコネクションの解放までは、当該ＡＴ
   Ｍコネクションの第一の識別情報に対応する第二の識別
   情報を保持しておくことを特徴とするＡＴＭコントロー
   ラ。
2. 【請求項２】請求項１に記載のＡＴＭコントローラにお
   いて、 前記記憶手段は、前記記憶領域に、前記第一および第二
   の識別情報に対応させて、前記ＡＴＭセルを受信した時
   間を示す受信時間情報をさらに記憶する領域を備え、 前記登録手段は、前記ＡＴＭコネクションにおいてＡＴ
   Ｍセルを受信したときに、前記記憶領域に、前記ＡＴＭ
   セルの前記第一および第二の識別情報に対応させて前記
   ＡＴＭセルの受信時間情報を登録し、また、前記第一お
   よび第二の識別情報を対応させて前記記憶手段に登録す
   るときに、前記記憶手段の記憶領域に空きがない場合に
   は、各々の記憶領域の前記受信時間情報を参照し、当該
   受信した時間が最も過去の受信時間情報を記憶する記憶
   領域に、前記登録を行うことを特徴とするＡＴＭコント
   ローラ。
3. 【請求項３】請求項１に記載のＡＴＭコントローラにお
   いて、前記登録手段は、前記ＡＴＭコネクションが解放
   されたときに、前記記憶手段の、当該ＡＴＭコネクショ
   ンに対応する前記第一および第二の識別情報の登録を削
   除することを特徴とするＡＴＭコントローラ。
4. 【請求項４】伝送路と端末とに接続され、ＡＴＭプロト
   コルのＡＴＭレイヤとＡＡＬ（Ａｔｍ Ａｄａｐｔａｔ
   ｉｏｎ Ｌａｙｅｒ）レイヤとの処理を行うＡＴＭ通信
   制御装置において、 ＡＴＭコネクションにおける、あらかじめ定められた仮
   想論理チャネルの第一の識別情報に対応する、当該ＡＴ
   Ｍコントローラにおいて利用するための、第二の識別情
   報に対応させてパケットデータを記憶するバッファメモ
   リと、 前記端末と前記バッファメモリとの間で、前記パケット
   データの転送を制御するコントローラと、 前記バッファメモリに格納された、前記端末からのパケ
   ットデータをＡＴＭセルに分割し、分割したＡＴＭセル
   を前記伝送路に送信し、また、前記伝送路より受信した
   複数のＡＴＭセルを組み立ててパケットデータを生成
   し、生成したパケットデータを前記バッファメモリに格
   納するＡＴＭセル送受信制御回路と、 管理用のＡＴＭセルについての処理の制御プログラムを
   保持するプログラムメモリと、 前記プログラムメモリに記憶する前記制御プログラムに
   従って処理を行うプロセッサとを有し、 前記ＡＴＭセル送受信制御回路は、前記ＡＴＭコネクシ
   ョンの第一および第二の識別情報を対応させて記憶する
   ための記憶領域を複数備えるメモリと、前記ＡＴＭコネ
   クションにおいてＡＴＭセルを受信したときに、前記メ
   モリを参照し、当該ＡＴＭセルに付加されている前記第
   一の識別情報が、前記第二の識別情報に対応させて記憶
   されているか否かを識別する識別回路と、前記ＡＴＭコ
   ネクションにおいてＡＴＭセルを受信したときに、前記
   メモリを参照し、当該ＡＴＭコネクションの前記第一の
   識別情報に対応する前記第二の識別情報を、当該ＡＴＭ
   セルに対応させて出力する出力回路とを備え、 前記制御プログラムは、前記ＡＴＭコネクションにおけ
   る第一の識別情報に対応する第二の識別情報を設定する
   ステップと、当該第一の識別情報に対応する第二の識別
   情報を保持するステップと、前記識別回路により識別さ
   れた結果、前記ＡＴＭコネクションに対応する前記第一
   の識別情報が、前記第二の識別情報に対応させて記憶さ
   れていない場合に、当該ＡＴＭコネクションの前記設定
   による前記第一および第二の識別情報を対応させて前記
   メモリに登録するステップと、前記登録を行うときに、
   前記メモリの記憶領域に空きがない場合には、いずれか
   の記憶領域に登録を行うステップとを、前記プロセッサ
   により実現するためのプログラムを備えることを特徴と
   するＡＴＭ通信制御装置。
5. 【請求項５】請求項４に記載のＡＴＭ通信制御装置にお
   いて、 前記メモリは、前記記憶領域に、前記第一および第二の
   識別情報に対応させて、前記ＡＴＭセルを受信した時間
   を示す受信時間情報をさらに記憶する領域を備え、 前記制御プログラムは、前記ＡＴＭコネクションにおい
   てＡＴＭセルを受信したときに、前記記憶領域に、前記
   ＡＴＭセルの前記第一および第二の識別情報に対応させ
   て前記ＡＴＭセルの受信時間情報を登録するステップ
   と、前記第一および第二の識別情報を対応させて前記メ
   モリに登録するときに、前記メモリの記憶領域に空きが
   ない場合には、各々の記憶領域の前記受信時間情報を参
   照し、当該受信した時間が最も過去の受信時間情報を記
   憶する記憶領域に、前記登録を行うステップとをさらに
   実現するためのプログラムを備えることを特徴とするＡ
   ＴＭ通信制御装置。