JP2000022755A - ネットワーク装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＴＭ回線やイーサ回線等を混在収容して相
互にスイッチングするネットワーク装置において、一律
のフォーマットに変換して戻すような不要なフォーマッ
ト変換をなくし、かつ、オンザフライ方式を異なる速度
インタフェースのＬＡＮポート間でも可能とする。 【解決手段】 スイッチング前処理部３１０に、アドレ
ス情報と出力回線番号、フォーマット変更要否、新アド
レス情報等の制御情報との対応を保持しておき、入力デ
ータのヘッダ部中のアドレス情報により所定の制御情報
を得、入力データをそのまま、または出力回線対応にフ
ォーマット変換して出力する。スイッチング機能部３３
０は、該データをそのまま該当する出力回線の出力バッ
ファ読み書き制御部３３０側へ渡す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数回線を収容／
スイッチングするネットワーク装置に係わり、特に収容
する回線がＡＴＭ（非同期転送モード）回線やイーサ回
線のように、セルやフレームが混在する時、あるいは、
１０Ｍ／１００Ｍ／１Ｇbps のイーサを混在収容してス
イッチングする時に、不要な待ちによる遅延を回避して
高速スイッチングするネットワーク装置に関する。

【０００２】

【従来の技術】現在、一台のネットワーク装置でＡＴＭ
回線やイーサ回線などを混在して収容／スイッチングす
る装置が存在する。但し、これらの装置は、スイッチン
グ部での内部のデータフォーマットをＡＴＭセルで統一
したり、独自フレームフォーマットに統一してスイッチ
ングしている。

【０００３】また一方、オンザフライ方式の遅延時間を
抑えたＬＡＮスイッチが存在する。但しこれは、同一回
線速度のイーサ回線を収容する単一媒体ＬＡＮスイッチ
である。

【０００４】

【発明が解決しようとする課題】従来のＡＴＭ回線やイ
ーサ回線などを混在して収容／スイッチングするネット
ワーク装置においては、異なるフォーマットのセルやフ
レームを一律の統一内部データフォーマットに変換して
戻すような、不要なフォーマット変換をするため、遅延
時間が増大し、かつ物量が増大する問題があった。ま
た、従来のスイッチング遅延時間を低減するオンザフラ
イ方式のＬＡＮスイッチは、同一速度インタフェースの
ポート間のスイッチングが対象であり、異なる速度イン
タフェースのポート間では使用できない。

【０００５】本発明の目的は、一台のネットワーク装置
で、ＡＴＭ回線やイーサ回線、あるいは、速度の異なる
複数イーサ回線などを混在して収容／スイッチングする
時、不要な待ちによる遅延を回避して遅延時間を最小と
し、高速スイッチングを実現することにある。

【０００６】

【課題を解決するための手段】本発明は、可変長のフレ
ームフォーマットデータ用の回線や固定長のセルフォー
マットデータ用の回線を複数、混在収容して相互にスイ
ッチングするネットワーク装置において、アドレス情報
と少なくとも出力回線番号、フォーマット変更要否、新
アドレス情報からなる制御情報との対応を保持する手段
と、入力データのヘッダ部に含まれるアドレス情報によ
り、対応する制御情報を求め、該求めた制御情報にもと
づき、入力データをそのまま、あるいはアドレス情報を
含めてフォーマット変換する手段と、前記入力データあ
るいはフォーマット変換されたデータをそのまま該当す
る出力回線へスイッチングする手段とを設ける。

【０００７】また、上記制御情報にサービスクラスを含
め、スイッチング出力側に、スイッチングされたデータ
を該当する出力回線の出力バッファへ書き込み、該出力
バッファアドレスをサービスクラス別にキューイングす
る手段と、前記キューイングされた出力バッファアドレ
スを、サービスクラスに従った優先順位で選択し、該出
力バッファアドレスにより出力バッファの該当アドレス
からデータを読み出し、該当する出力回線へ出力する手
段とを設ける。

【０００８】また、出力回線のデータフォーマットが固
定長のセルフォーマット、および出力回線のデータフォ
ーマットが可変長のフレームフォーマットでかつ入力回
線のデータフォーマットが固定長のセルフォーマットの
場合は、出力バッファへの送出する単位のデータ書込み
が完了してから該出力バッファアドレスのキューイング
の登録を行い、入力回線と出力回線が共に可変長のフレ
ームフォーマットの場合は、出力バッファへのデータ書
込みが入力回線と出力回線速度とフレーム長から求まる
データ長になった時点で、該出力バッファアドレスのキ
ューイングの登録を完了させるようにする。

【０００９】

【発明の実施の形態】本発明の一実施の形態について、
以下、図面を用いて説明する。図１は、本発明の一実施
の形態にかかるネットワーク装置の全体的機能ブロック
図である。本ネットワーク装置は、入力回線インタフェ
ース部２１〜２４、スイッチング部３０、出力回線イン
タフェース部４１〜４４、及び、装置全体を制御する制
御部（ＣＰＵ）５０からなる。通常、回線インタフェー
ス部は入出力同一機能ブロックであるが、図１では分か
り易くするために、入力回線インタフェース部２１〜２
４と出力回線インタフェース部４１〜４４に分けて図示
してある。本ネットワーク装置には、回線１１〜１４が
接続され、ここでは、回線１１、１２が１００Ｍbps の
イーサ回線、回線１３、１４が１５５Ｍbps のＡＴＭ回
線とする。

【００１０】図２はイーサ回線のフレーム構成を示す図
である。これは、一例としてＩＥＥＥ８０２．３で標準
化されたフレーム構成を示したもので、ヘッダ部は宛先
アドレス６バイト、発信元アドレス６バイト、タイプ／
レングスフィールド２バイトの構成となる。データフィ
ールドは４６〜〜１５００バイトの可変長である。ＦＣ
Ｓ４バイトはフレームチエックシーケンスである。

【００１１】図３はＡＴＭセルの構成を示す図である。
ＡＴＭセルは５バイトのヘッダと４８バイトの情報フィ
ールドの、全体で５３バイトの固定長の構造をとる。Ａ
ＴＭネットワークでは、一つの物理回線（伝送路）上に
複数の仮想パス（ＶＰ）や複数の仮想チャネル（ＶＣ）
を設定する。セルヘッダ部の中のＶＰＩとＶＣＩが、こ
のＶＰとＶＣそれぞれの識別子である。

【００１２】図１において、例えば、回線（♯１）１１
から入力した１００Ｍbps イーサ回線のフレームデータ
が入力回線インタフェース部２１で受け付けられ、出力
回線インタフェース部４２より回線（♯２）１２の同じ
く１００Ｍbps イーサ回線へ出力される時、ネットワー
ク装置内のスイッチング部３０上ではイーサ回線のフレ
ームフォーマットのままとなる。これに対し、同じ回線
（♯１）１１から入力した１００Ｍbps イーサ回線のフ
レームデータでも、例えばその出力先が回線（♯３）１
３の１５５Ｍbps のＡＴＭ回線の時、スイッチング部３
０上ではＡＴＭのセルフォーマットに変換される。ま
た、例えば回線（♯３）１３から入力した１５５Ｍbps
のＡＴＭのセルフォーマットのデータが、回線（♯４）
１４の同じく１５５Ｍbps のＡＴＭ回線へ出力される
時、スイッチング部３０上ではＡＴＭのセルフォーマッ
トのままとなる。これに対し、同じ回線（♯３）１３か
ら入力したＡＴＭのセルフォーマットデータでも、例え
ばその出力先が回線（♯１）１１の１００Ｍbps のイー
サ回線の時、スイッチング部３０上ではイーサ回線のフ
レームフォーマットに変換される。

【００１３】図４は、スイッチング部３０の一実施例の
詳細機能ブロック図である。本スイッチング部３０は大
きく、スイッチング前処理部３１０、スイッチング機能
部３２０、出力バッファ読み書き制御部３３０からな
る。ここで、スイッチング前処理部３１０と出力バッフ
ァ読み書き制御部３３０は各回線ごとに存在し、各々、
スイッチング前処理部３１０−１〜３１０−４は入力回
線インタフェース部１１〜１４に接続され、出力バッフ
ァ読み書き制御部３３０−１〜３３０−４は出力回線イ
ンタフェース部１１〜１４に接続される。

【００１４】各スイッチング前処理部３１０は、入力バ
ッファ３１１０、制御情報生成部３１２０、フレーム／
セル変換部３１３０から構成される。入力バッファ３１
１０は該当入力回線インタフェース部からの入力データ
を一時格納する。制御情報生成部３１２０は、該入力デ
ータのヘッダ部に含まれるアドレス情報をもとに、出力
回線番号、フォーマット変更要否、新アドレス情報、サ
ービス品質（ＱｏＳ）クラス等からなる内部制御情報を
生成する。この制御情報生成部３１２０の詳細構成につ
いては後述する。フレーム／セル変換部３１３０は、制
御情報にもとづき、入力バッファ３１１０の入力データ
を、当該入力回線のデータフォーマットと出力回線のデ
ータフォーマットが同一の場合はそのままとし、相違す
る場合はアドレス情報も含めてフレームまたはセルのフ
ォーマット変換を行う。なお、制御情報生成部３１２０
で生成された内部制御情報は、フレームまたはセルデー
タに付加されてスイッチング機能部３２０、出力バッフ
ァ読み書き制御部３３０へと順次渡される。

【００１５】スイッチング機能部３２０は、スイッチン
グ前処理部３１０−１〜３１０４からのフレームまたは
セルデータをそのままスイッチングし、出力すべき出力
回線の出力バッファ読み書き制御部３３０−１〜３３０
−４へ移す機能を有する。スイッチング機能部３２０は
スイッチング方式により、クロスバ型、クロスポイント
型、共通バッファメモリ型など種々存在するが、いずれ
も適用可能である。

【００１６】各出力バッファ読み書き制御部３３０は、
出力バッファ３３１０、キューイング部３３２０、バッ
ファ書込み制御部３３３０、バッファ読出し制御部３３
４０からなる。出力バッファ３３１０は当該出力回線の
フレームまたはセルデータを一時格納する。キューイン
グ部３３２０は、出力バッファ３３１０に格納されたデ
ータの当該出力バッファアドレス値をキューイング登録
する。このキーュイング部３３２０のキューは、ＱｏＳ
クラスに従って複数にクラス分けされている。バッファ
書き込み制御部３３３０は、出力バッファ３３１０の空
領域を管理しており、スイッチング機能部３２０から出
力されたフレームまたはセルデータを出力バッファ３３
１０の空領域に格納するとともに、当該出力バッファア
ドレス値を、フレームまたはデータに付加されている制
御情報のＱｏＳクラスに従い、キューイング部３３２０
の該当クラスのキューに登録する。バッファ読出し制御
部３３４０は、キューイング部３３２０のキューをＱｏ
ｓクラスの高い順にサーチし、登録されている出力バッ
ファアドレス値に従って出力バッファ３３１０からフレ
ームまたはセルを読み出し、該当出力回線インタフェー
ス部へ出力する。

【００１７】図５は、スイッチング前処理部３１０にお
ける制御情報生成部３１２０の詳細構成例である。アド
レス解析範囲指定レジスタ３１２１は、入力回線の該当
するデータフォーマットに応じて、解析対象となるアド
レス部位が先頭から何バイト目からで、何バイト長かを
示している。これは、各入力回線のデータフォーマット
に対応してＣＰＵ５０によりあらかじめ設定しておく。
連想メモリ（ＣＡＭ）３１２３の各エントリには、宛先
アドレス情報と変換テーブル３１２４の対応するエント
リのアドレスオフセット値が登録され、変換テーブル３
１２４の各エントリには、宛先アドレス情報に対応する
出力回線番号、フォーマット変更要否、新アドレス情
報、ＱｏＳクラス等からなる内部制御情報が登録され
る。連想メモリ３１２３や変換テーブル３１２４への登
録も、ＣＰＵ５０の制御下であらかじめ行っておく。

【００１８】アドレス検出部３１２２は、アドレス解析
範囲指定レジスタ３１２１に従い、入力されたフレーム
またはセルデータのヘッダ部から解析対象となる宛先ア
ドレスを検出する。連想メモリ３１２３では、アドレス
検出部３１１１２で検出された宛先アドレスをキーとし
て、一致した宛先アドレス情報の登録されているエント
リを検索し、該当エントリのアドレスオフセット値を出
力する。このアドレスオフセット値により、変換テーブ
ル３１２４の対応するエントリに登録されている内部制
御情報（出力回線番号、フォーマット変更要否、新アド
レス情報、ＱｏＳクラス等）が得られる。

【００１９】図５では、連想メモリ３１２３に解析対象
の宛先アドレス情報と変換テーブル３１２４のアドレス
オフセット値を登録し、変換テーブル３１２４に該当宛
先アドレス情報に対応する内部制御情報を登録するとし
たが、連想メモリ３１２３の記憶容量に余裕がある場合
には、連想メモリ３１２３に宛先アドレス情報と対応す
る内部制御情報との対を直接登録することでもよい。

【００２０】以下に、図１、図４、図５の具体的動作例
として、回線（♯１）１１から入力した１００Ｍbps イ
ーサ回線のフレームデータが、回線（♯２）１２の同じ
１００Ｍbps イーサ回線へ出力される場合と、回線（♯
３）１３の１５５Ｍbps のＡＴＭネットへ出力される場
合について説明する。

【００２１】初めに、回線（♯１）１１から入力した１
００Ｍbps イーサ回線のフレームデータが、回線（♯
２）１２の同じく１００Ｍbps イーサ回線へ出力される
場合について説明する。

【００２２】回線（♯）１１の１００Ｍbps イーサ回線
のフレームデータは、入力回線インタフェース部２１を
通してスイッチング前処理部３０１−１に順次入力され
てくる。スイッチング前処理部３１０−１は、該受信フ
レームデータを入力バッファ３１１０に順次格納すると
同時に制御情報生成部３１２０に入力する。制御情報生
成部３１２０では、アドレス検出部３１２２が、アドレ
ス解析範囲指定レジスタ３１２１の指示にもとづいて、
受信フレームデータのヘッダ部の宛先アドレス（宛先Ｍ
ＡＣアドレス）部分を検出し、連想メモリ（ＣＡＭ）３
１２３に入力する。この受信フレームデータ中の宛先ア
ドレスをキーとして、連想メモリ３１２３にて、一致す
るアドレス情報を検索して、変換テーブル３１２４の対
応するエントリのアドレスオフセット値を求め、変換テ
ーブル３１２４の該当エントリから対応する内部制御情
報を得る。ここで、回線（♯１）１１の１００Ｍbps イ
ーサ回線から回線（♯２）１２の同じ１００Ｍbps イー
サ回線へデータ出力する動作では、内部制御情報とし
て、出力回線番号（♯２）、フォーマット変換要否
（否）、新アドレス情報（変更せず）、ＱｏＳクラス
（例えばクラス２）が得られる。この内部制御情報がフ
レーム／セル変換部３１３０に渡される。フレーム／セ
ル変換部３１３０では、該内部制御情報のフォーマット
変換要否が否であることにより、入力バッファ３１１０
の受信フレームデータをそのままスイッチング機能部３
２０へ出力する。この時、フレーム／セル変換部３１３
０は、内部制御情報を該フレームデータの先頭に付加し
てスイッチング機能部３２０へ渡す。

【００２３】スイッチング機能部３２０は、スイッチン
グ前処理部３１０−１から回線（♯１）１１のフレーム
データを入力し、それに付加された内部制御情報の出力
回線番号（♯２）に従い、回線（♯２）１２の出力バッ
ファ読み書き制御部３３０−２へ出力する。内部制御情
報は該フレームデータに付加されたままで出力バッファ
読み書き制御部３３０−２へ渡される。

【００２４】出力バッファ読み書き制御部３３０−２で
は、そのバッファ書込み制御部３３３０の制御下で、ス
イッチング機能部３２０から出力された当該回線（♯
２）１２に対するフレームデータを出力バッファ３３１
０に順次格納する。同時に、バッファ書込み制御部３３
３０は、この時の出力バッファ３３１０の書込みアドレ
スを、当該フレームデータに付加されている制御情報の
ＱｏＳクラス（クラス２）に従い、キューイング部３３
２０の該当クラス（クラス２）に対応するキューに登録
する。一方、バッファ読出し制御部３３４０は、キュー
イング部３３２０のキューをＱｏＳクラスの高い順にサ
ーチし、もしもクラス２より高いクラスの出力すべき登
録キューがない場合、当該クラス２のキューに登録され
た出力バッファアドレスにより出力バッファ３３１０の
該当アドレスからフレームデータを読み出し、当該回線
（♯２）１２の出力回線インタフェース部４２へ出力す
る。

【００２５】次に、回線（♯１）１１から入力した１０
０Ｍbps イーサ回線のフレームデータが、回線（♯３）
１３の１５５Ｍbps のＡＴＭネットへ出力される場合に
ついて説明する。

【００２６】回線（♯１）１１の１００Ｍbps イーサ回
線のフレームデータは、入力回線インタフェース部２１
を通してスイッチング前処理部３１０−１に入力され、
入力バッファ３１１１０に格納されると同時に制御情報
生成部３１２０へも入力される。制御情報生成部３１２
０では、アドレス検出部３１２２がアドレス解析範囲指
定レジスタ３１２１の指示にもとづいて、受信フレーム
データのヘッダ部の宛先アドレス（宛先ＭＡＣアドレ
ス）部分を検出し、連想メモリ３１２３にて、該当先ア
ドレスと一致する登録アドレス情報を検索して、変換テ
ーブル３１２４の対応するエントリのアドレスオフセッ
ト値を求め、変換テーブル３１２４の該当エントリから
対応する内部制御情報を得る。ここで、回線（♯１）１
１の１００Ｍbps イーサ回線から回線（♯２）１３の１
５５Ｍbps のＡＴＭ回線へデータ出力する動作では、内
部制御情報として、出力回線番号（♯３）、フォーマッ
ト変換要否（要）、新アドレス情報（ＶＰＩ値、ＶＣＩ
値）、ＱｏＳクラス（例えばクラス１）が得られる。

【００２７】フレーム／セル変換部３１３０では、該内
部制御情報のフォーマット変換要否か要であることによ
り、入力バッファ３１１０のフレームデータのデータ本
体を４８バイト単位にセル化するとともに、新アドレス
情報のＶＰＩ値、ＶＣＩ値を用いて５バイトのセルヘッ
ダを生成する。そして、該セルヘッダを、順次、４８バ
イトセルデータの先頭に付加して５３バイトのＡＴＭセ
ルを組立て、スイッチング機能部３２０へ出力する。内
部制御情報は、各ＡＴＭセルの先頭に付加してスイッチ
ング機能部３２０へ渡す。

【００２８】スイッチング機能部３２０は、回線（♯
１）１１のフレームデータがスイッチング前処理部３１
０−１でフォーマット変換されたＡＴＭセルデータを順
次入力し、それに付加された内部制御情報の出力回線番
号（♯３）に従い、回線（♯３）１３の出力バッファ読
み書き制御部３３０−３へ出力する。該ＡＴＭセルデー
タには内部制御情報が付加されたままである。

【００２９】出力バッファ読み書き制御部３３０−３の
動作は、基本的には先の出力バッファ読み書き制御部３
３０−２の動作と同様である。即ち、バッファ書込み制
御部３３３０にて、スイッチング機能部３２０から出力
されたＡＴＭセルデータを出力バッファ３３１０に順次
格納し、この時の出力バッファ３３１０の書込みアドレ
スを、該ＡＴＭセルデータに付加されている情報のＱｏ
Ｓクラス（クラス１）に従い、キューイング部３３２０
の該当クラス（クラス１）に対応するキューに登録す
る。バッファ読出し制御部３３４０は、キューイング部
３３２０のキューをＱｏＳクラスの高い順にサーチし、
もしもクラス１より高いクラスの出力すべき登録キュー
がない場合、当該クラス１のキューの出力バッファアド
レスにより出力バッファ３３１０の該当アドレスからＡ
ＴＭセルデータを読み出し、当該回線（♯３）１３の出
力回線インタフェース部４３へ出力する。

【００３０】以上、回線（♯１）１１から入力した１０
０Ｍbps イーサ回線のフレームデータが、回線（♯２）
１２の同じ１００Ｍbps イーサ回線へ出力される場合
と、回線（♯３）１３の１５５Ｍbps のＡＴＭネットへ
出力される場合について説明したが、例えば、回線（♯
３）１３から入力した１５５Ｍbps のＡＴＭネットのデ
ータが、回線（♯４）１４の同じ１５５Ｍbps のＡＴＭ
ネットへ出力される場合や、回線（♯１）１１の１００
Ｍbps イーサ回線へ出力される場合についても同様に可
能である。

【００３１】例えば、回線（♯３）１３の１５５Ｍbps
ＡＴＭ回線からの入力セルデータが回線（♯４）１４の
同じ１５５Ｍbps ＡＴＭ回線へ出力される場合には、ス
イッチング前処理３１０−３では、その制御情報生成部
３１２０が受信セルデータのヘッダ部のＶＰＩ、ＶＣＩ
をアドレス解析対象にして、内部制御情報として出力回
線番号（♯４）、フォーマット変換要否（否）、新アド
レス情報（変更せず）、ＱｏＳクラス（例えばクラス
１）を得、該内部制御情報にもとづき、フレーム／セル
変換部３１３０は当該受信セルデータをそのままスイッ
チング機能部３２０へ出力する。また、回線（♯３）１
３の１５５Ｍbps ＡＴＭ回線からの入力セルデータが回
線（♯１）１１の１００Ｍbps イーサ回線へ出力される
場合には、スイッチング前処理部３１０−３では、その
制御情報生成部３１２０が受信セルデータのヘッダ部の
ＶＰＩ、ＶＣＩをアドレス解析対象にして、内部制御情
報として出力回線番号（♯１）、フォーマット変換要否
（要）、ＱｏＳクラス（例えばクラス２）を得、該内部
制御情報にもとづき、フレーム／セル変換部３１３０
は、セルデータ本体をフレームに組み立て、フレームフ
ォーマットのヘッダ部を生成して先頭に付加し、スイッ
チング機能部３２０へ出力する。スイッチング機能部３
２０、出力バッファ読み書き制御部３３０側の動作は、
これまでの説明と基本的に同じである。

【００３２】図４では、分かり易いように、各出力回線
ごとに出力バッファを設ける実施例を示したが、スイッ
チング方式が共通バッファメモリ型の場合、出力バッフ
ァは各出力回線に共通のバッファメモリとなる。この場
合の動作概要は、以下の通りである。バッファ書込み制
御部３３３０では、共通バッファメモリ型スイッチの当
該入力回線に割当てられた書込みタイムスロット時間の
間に、空バッファアドレスの獲得、該獲得した共通バッ
ファメモリへのデータの書込み、内部制御情報に従い、
該当出力回線のキューイング部における該当クラスのキ
ューへの共通バッファメモリアドレスの登録を行う。該
当出力回線のバッファ読出し制御部３３４０では、共通
バッファメモリ型スイッチの当該出力回線に割当てられ
た読出しタイムスロット時間の間に、当該出力回線のキ
ューイングにおけるキューをＱｏＳクラスの高い順にサ
ーチし、共通バッファメモリアドレスが登録されていれ
ば、共通バッファメモリの該当アドレスのデータを読み
出し、対応する出力回線インタフェース部へ出力する。

【００３３】次に、出力バッファ読み書き制御部３３０
でのキューイングの登録のタイミングとアンダーラン防
止について説明する。データの入出力に関し、入力回線
／出力回線がそれぞれイーサ回線とＡＴＭ回線である組
合せは４通りであるが、出力がセルフォーマットのＡＴ
Ｍ回線の場合、セルが短くかつ固定長ゆえ、全てのデー
タが出力バッファに書き込まれた後、キューイングの登
録をしても時間的ロスは少ない。一方、出力がフレーム
フォーマットのイーサ回線の場合、キューイングの登録
のタイミングを配慮することで、遅延時間のロスを抑え
かつアンダーラン発生を防止可能となる。入力回線がＡ
ＴＭ回線の場合、フレームの最終セルの到着時間は保証
できないゆえ、フレームの最終セルが到着しフレームが
完成してからでないとキューイングを登録し読み出し開
始をすることはできない。入力回線がイーサ回線の場
合、入力回線と出力回線の回線速度の関係でキューイン
グを登録のタイミングが決まる。すなわち、出力回線の
回線速度が入力回線のそれと等しいか遅い時、キューイ
ング登録は、制御情報の分析後速やかに実施可能であ
る。入力回線の回線速度より速い時は、アンダーラン発
防止のため、図５に示す計算式に基づいてキューイング
の登録タイミングを計る必要がある。

【００３４】

【数１】

【００３５】

【発明の効果】本発明によれば、ＡＴＭ回線やイーサ回
線などを混在して収容し、セルデータやフレームデータ
などを相互にスイッチングするネットワーク装置におい
て、一律の統一内部データフォーマットに変換して戻す
ような、不要なフォーマット変換を回避できるため、遅
延時間の低減と物量の削減が図れる。また、入出力回線
やデータ長などによりキューイングの登録時点を可変と
することで、同一速度インタフェースのＬＡＮスイッチ
で可能であった、スイッチング遅延時間を低減するオン
ザフライ方式が、異なる速度インタフェースのＬＡＮス
イッチのポート間でも使用可能となり、スイッチング遅
延時間を大幅に低減する。

【図面の簡単な説明】

【図１】本発明に係るネットワーク装置の一実施例の概
略構成と動作例を示す図である。

【図２】イーサ回線のフレームフォーマットを示す図で
ある。

【図３】ＡＴＭ回線のセルフォーマットを示す図であ
る。

【図４】スイッチング部の一実施例の詳細機能ブロック
図である。

【図５】スイッチング前処理部における制御情報生成部
の一実施例の詳細機能ブロック図である。

【符号の説明】

１１，１２ イーサ回線 １３，１４ ＡＴＭ回線 ２１〜２４ 入力回線インタフェース部 ３０ スイッチング部 ４１〜４４ 出力回線インタフェース部 ３１０ スイッチング前処理部 ３１１０ 入力バッファ ３１２０ 制御情報生成部 ３１３０ フレーム／セル変換部 ３２０ スイッチング機能部 ３３０ 出力バッファ読み書き制御部 ３３１０ 出力バッファ ３３２０ キューイング部 ３３３０ 書込み制御部 ３３４０ 読出し制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 可変長のフレームフォーマットデータ用
   の回線や固定長のセルフォーマットデータ用の回線を複
   数、混在収容して相互にスイッチングするネットワーク
   装置であって、 アドレス情報と少なくとも出力回線番号、フォーマット
   変更要否、新アドレス情報からなる制御情報との対応を
   保持する手段と、 入力データのヘッダ部に含まれるアドレス情報により、
   対応する制御情報を求め、該求めた制御情報にもとづ
   き、入力データをそのまま、あるいはアドレス情報を含
   めてフォーマット変換する手段と、 前記入力データあるいはフォーマット変換されたデータ
   を該当する出力回線へスイッチングする手段と、を有す
   ることを特徴とするネットワーク装置。
2. 【請求項２】 請求項１記載のネットワーク装置におい
   て、制御情報にサービスクラスを含め、 スイッチングされたデータを該当する出力回線の出力バ
   ッファへ書き込み、該出力バッファアドレスをサービス
   クラス別にキューイングする手段と、 前記キューイングされた出力バッファアドレスを、サー
   ビスクラスに従った優先順位で選択し、該出力バッファ
   アドレスにより出力バッファの該当アドレスからデータ
   を読み出し、該当する出力回線へ出力する手段と、を有
   することを特徴とするネットワーク装置。
3. 【請求項３】 請求項２記載のネットワーク装置におい
   て、出力回線のデータフォーマットが固定長のセルフォ
   ーマット、および出力回線のデータフォーマットが可変
   長のフレームフォーマットでかつ入力回線のデータフォ
   ーマットが固定長のセルフォーマットの場合は、出力バ
   ッファへの送出する単位のデータ書込みが完了してから
   該出力バッファアドレスのキューイングの登録を行い、
   入力回線と出力回線が共に可変長のフレームフォーマッ
   トの場合は、出力バッファへのデータ書込みが入力回線
   と出力回線速度とフレーム長から求まるデータ長になっ
   た時点で、該出力バッファアドレスのキューイングの登
   録を完了させることを特徴とするネットワーク装置。