KR960016277B1 - 음성데이타 전송회로 - Google Patents

음성데이타 전송회로 Download PDF

Info

Publication number
KR960016277B1
KR960016277B1 KR1019930012444A KR930012444A KR960016277B1 KR 960016277 B1 KR960016277 B1 KR 960016277B1 KR 1019930012444 A KR1019930012444 A KR 1019930012444A KR 930012444 A KR930012444 A KR 930012444A KR 960016277 B1 KR960016277 B1 KR 960016277B1
Authority
KR
South Korea
Prior art keywords
transmission
circuit
supplied
control signal
voice data
Prior art date
Application number
KR1019930012444A
Other languages
English (en)
Other versions
KR950005075A (ko
Inventor
홍진표
김형철
Original Assignee
엘지정보통신 주식회사
정장호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지정보통신 주식회사, 정장호 filed Critical 엘지정보통신 주식회사
Priority to KR1019930012444A priority Critical patent/KR960016277B1/ko
Publication of KR950005075A publication Critical patent/KR950005075A/ko
Application granted granted Critical
Publication of KR960016277B1 publication Critical patent/KR960016277B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)

Abstract

내용없음

Description

음성데이타 전송회로
제1도는 종래 음성데이타 전송회로의 구성도.
제2도는 제1도에 도시된 음성데이타 전송회로의 동작타이밍도.
제3도는 본 발명에 의한 음성데이타 전송회로의 개략구성도.
제4도는 제3도의 도시된 음성데이타 전송회로의 상세도.
제5도는 본 발명에 의한 음성데이타 전송회로의 동작 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
40 : 프로세서 인터페이스 회로41 : 데이타 출력부
42 : 제어신호 입출력부50 : 병/직렬변환회로
60 : 전송인터페이스회로61 : 제어신호 수신부
62 : RS-422 인터페이스70 : 제어신호 발생회로
71 : 클럭생성부72 : 동기클럭발생부
73 : 전송동기 제어신호 발생부.
본 발명은 음성데이타 전송회로에 관한 것으로, 특히 전송프로토콜의 사용없이 음성데이타를 전송함으로써 대량의 음성데이타를 고속으로 전송하도록 한 음성데이타 전송회로에 관한 것이다.
일반적으로 전자교환기에서 음성안내 서비스를 제공하는 경우 음성녹음편 집전송장치가 음성데이타를 음성처리장치측으로 공급하고 음성처리장치가 음성데이타를 음성신호를 변환하여 문의호측으로 출력함으로써 음성안내 서비스를 제공한다.
종래 기술을 사용하여 음성녹음 편집전송장치가 음성처리장치측으로 음성데이타를 전송하는 경우 제1도에 도시된 바와 같은 데이타 전송회로(10)를 사용한다. 데이타 전송회로(10)는 프로세서 인터페이스 회로(11), IEEE-488버스 송신제어회로(12) 및 IEEE-488버스 정합회로(13)를 구비하여 이루어진다. 프로세서 인터페이스 회로(11)는 제어프로세서(도면에 도시하지 않았음)와의 정합을 하기 위한 것으로 제어 프로세서로부터 공급되는 제어신호와 데이타를 IEEE-488버스 송신제어회로(12)측으로 출력한다. IEEE-488버스 송신제어회로(12)는 프로세서 인터페이스 회로(11)로부터 공급된 제어신호에 따라 데이타를 IEEE-488버스 정합회로(13)를 통해 IEEE-488버스를 거쳐 수신처리장치측으로 데이타를 전송한다.
제어프로세서는 프로세서 인터페이스 회로(11)를 통해 IEEE-488버스 송신제어회로(12)를 초기화시키며, 초기화된 IEEE-488버스 송신제어회로(12)는 자기 고유 어드레스를 갖고 IEEE-488버스 정합회로(13)를 통해 데이타를 전송한다. 데이타 전송프로토콜은 3선식 핸드 쉐이크(Hand Shake)에 의해 비동기 확인을 하면서 데이타를 전송하는데, 이때의 타이밍 관계는 제2도에 도시된 바와 같다.
제2도를 참조하여 데이타 전송과정을 설명한다. 데이타 전송회로(10)가 하이(High)레벨의 데이타 유효신호를 수신처리장치측으로 출력하면(시점 A), 수신처리장치는 로우(Low)레벨의 데이타 수신불능신호를 데이타 전송회로(10)측으로 출력함과 동시에 로우레벨의 데이타 수신완료신호를 데이타 전송회로(10)측으로 출력한다(시점 B). 이때, 데이타 전송회로(10)는 데이타(D1~D8)를 수신처리장치측으로 전송하며(시점 C), 수신처리장치는 수신준비 완료되면 하이레벨의 데이타 수신불능신호를 음성데이타 전송회로(10)측으로 출력한다(시점 D). 그후, 데이타 전송회로(10)가 로우레베의 데이타 유효신호를 수신처리장치측으로 출력하면(시점 E), 수신처리장치는 로우레벨의 데이타 수신불능 신호를 데이타 전송회로(10)측으로 출력한다(시점 F). 수신처리장치가 데이타를 수신완료하면 하이레벨의 데이타 수신완료신호를 데이타 전송회로(10)측으로 출력하고(시점 G), 데이타 전송회로(10)는 하이레벨의 데이타 유효신호를 수신처리장치측으로 출력하며(시점 H), 이때 수신처리장치는 로우레벨의 데이타 수신완료신호를 데이타 전송회로(10)측으로 출력한 후(시점 J) 동작을 종료한다.
전술한 바와 같이 종래의 데이타 전송회로(10)는 전송프로토콜에 따라 데이타를 전송하기 때문에 제어프로세서가 전송프로토콜을 위한 프로그램을 실행시켜야 하므로 제어프로세서의 부하가 증가되어 음성데이타 처리효율 및 전송속도가 저하되는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 전송프로토콜의 사용없이 음성데이타를 전송함으로써 전송 프로토콜을 위한 프로그램을 실행함에 기인한 제어프로세서의 부하를 감소시켜 대량의 음성데이타를 고속으로 전송하도록 한 음성데이타 전송회로를 제공하는데 목적이 있다.
이와 같은 목적을 달성하기 위하여, 본 발명은 제어프로세서로부터 공급되는 어드레스와 제어신호에 따라 전송요구신호를 출력하고, 상기 제어프로세서로부터 병렬로 공급되는 음성데이타와 전송어드레스를 출력하며, 전송종료시 공급되는 응답제어신호에 따라 상기 제어프로세서측으로 전송완료신호를 출력하는 프로세서 인터페이스 회로와; 상기 프로세서 인터페이스 회로로부터 병렬로 공급된 음성데이타와 전송어드레스를 직렬로 변환하여 출력하는 병/직렬 변환회로와; 상기 병/직렬 변환회로로부터 직렬로 공급된 음성데이타와 전송어드레스를 음성처리장치측으로 출력하고, 음성데이타 전송종료시 상기 음성처리장치로부터 공급되는 전송응답신호를 수신하여 출력하는 전송인터페이스 회로와; 상기 프로세서 인터페이스 회로로부터 공급되는 전송요구신호에 따라 상기 병/직렬 변환회로와 전송인터페이스 회로의 동기를 제어하기 위한 신호를 병/직렬 변환회로와 전송인터페이스 회로측으로 출력하며, 음성데이타 전송종료시 상기 전송인터페이스회로로부터 공급되는 전송응답신호에 따라 상기 프로세서 인터페이스 회로측으로 응답제어신호를 출력하는 제어신호 발생회로를 구비하는 것을 특징으로 하는 음성데이타 전송회로를 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제3도는 본 발명에 의한 음성데이타 전송회로의 개략구성도이고, 제4도는 제3도에 도시된 음성데이타 전송회로의 상세도이며, 제5도는 본 발명에 의한 음성데이타 전송회로의 동작 타이밍도이다.
본 발명의 음성데이타 전송회로(30)는 제3도에 도시된 바와 같이 프로세서 인터페이스 회로(40), 병/직렬변환회로(50), 전송인터페이스 회로(60) 및 제어신호 발생회로(70)를 구비하여 이루어진다. 프로세서 인터페이스 회로(40)는 제어프로세서로부터 공급되는 어드레스와 제어신호에 따라 전송요구신호를 제어신호 발생회로(70)측에 출력하고, 제어프로세서로부터 병렬로 공급되는 음성데이타와 전송어드레스를 병/직렬 변환회로(50)측에 출력하며, 전송종료시 제어신호 발생회로(70)로부터 공급되는 응답제어신호에 따라 제어프로세서측으로 전송완료신호를 출력한다. 병/직렬변환회로(50)는 프로세서 인터페이스 회로(40)로부터 병렬로 공급된 음성데이타와 전송어드레스를 직렬로 변환하여 출력한다. 또한 전송인터페이스 회로(60)는 병/직렬변환회로(50)로부터 직렬로 공급된 음성데이타와 전송어드레스를 음성처리장치측으로 출력하고, 음성데이타전송종료시 음성처리장치로부터 공급되는 전송응답신호를 수신하여 제어신호 발생회로(70)측에 출력한다. 한편, 제어신호 발생회로(70)는 프로세서 인터페이스 회로(40)로부터 공급되는 전송요구 신호에 따라 병/직렬변환회로(50)와 전송인터페이스 회로(60)의 동기를 제어하기 위한 신호를 병/직렬변환회로(50)와 전송인터페이스 회로(60)측으로 출력하며, 음성데이타 전송종료시 전송인터페이스 회로(60)로부터 공급되는 전송응답신호에 따라 프로세서 인터페이스 회로(40)측으로 응답제어신호를 출력한다.
제4도에 도시된 바와 같이, 음성데이타 전송회로(30)의 프로세서 인터페이스 회로(40)는 데이타 출력부(41)와 제어신호 입출력부(42)로 이루어지고, 제어신호 발생회로(70)는 클럭생성부(71), 동기클럭발생부(72) 및 전송동기 제어신호 발생부(73)로 이루어지며, 전송인터페이스 회로(60)는 제어신호 수신부(61)와 RS-422 인터페이스(62)로 이루어진다. 프로세서 인터페이스 회로(40)의 데이타 출력부(41)는 제어프로세서부터 공급된 전송어드레스와 음성데이타를 병/직렬변환회로(50)측으로 출력하고, 제어신호 입출력부(42)는 제어프로세서로부터 자신의 어드레스와 제어신호가 공급되면 전송요구 신호를 전송동기 제어신호 발생부(73)측으로 출력하고, 전송동기 제어신호발생부(73)로부터 응답제어신호가 공급되면 제어프로세서측으로 전송완료신호를 출력한다. 한편, 제어신호 발생회로(70)의 클럭생성부(71)는 소정주파수의 클럭을 동기클럭발생부(72)측으로 출력하고, 동기클럭발생부(72)는 클럭생성부(71)로부터 공급된 클럭에 따라 전송동기클럭(S1 : 제5도에 참조)을 전송동기 제어신호 발생부(73)측으로 출력한다.
전송동기 제어신호 발생부(73)는 제어신호 입출력부(42)로부터 전송요구 신호가 공급되면 동기클럭발생부(72)로부터 공급된 전송동기클럭(S1)에 따라 전송로드신호(S3), 전송클럭(S4) 및 전송프레임 신호(S2)를 병/직렬변환회로(50)측으로 출력하고 전송클럭(S4)을 RS-422 인터페이스(62)측으로 출력하며, 제어신호수신부(61)로부터 전송응답신호가 공급되면 제어신호 입출력부(42)측으로 응답제어신호를 출력한다. 병/직렬변환회로(50)는 데이타 출력부(41)로부터 병렬로 공급된 전송어드레스 및 음성데이타가 자체의 버퍼를 통해 입력되면 전송동기 제어신호 발생부(73)로부터 공급된 전송 로드신호(S3), 전송클럭(S4) 및 전송프레임 신호(S2)에 따라 직렬로 변환하여 RS-422 인터페이스(62)측으로 출력한다. 전송인터페이스 회로(60)의 RS-422 인터페이스(62)는 병/직렬변환회로(50)로부터 공급된 전송어드레스와 음성데이타를 전송동기 제어신호 발생부(73)로부터 공급된 전송클럭(S4)에 따라 음성처리장치측으로 전송하며, 제어신호 수신부(61)는 음성데이타 수신완료시 음성처리장치로부터 공급되는 전송응답신호를 전송동기 제어신호 발생부(73)측으로 출력한다.
이상과 같이 구성된 본 발명의 음성데이타 전송회로(30)는 다음과 같이 동작한다.
먼저, 음성데이타를 전송하는 경우에, 제어프로세서가 제어신호 입출력부(42)측으로 어드레스와 제어신호를 공급하고, 제어신호 입출력부(42)는 제어신호 입출력부(42)로부터 공급된 어드레스가 자신의 어드레스이면 제어신호에 따라 전송동기 제어신호 발생부(73)측으로 전송요구신호를 출력한다. 전송동기 제어신호 발생부(73)는 전송요구 신호가 공급되면 동기클럭발생부(72)로부터의 전송동기클럭(S1)에 따라 제5도에 도시된 바와 같은 전송프레임 신호(S2), 데이타 로드신호(S3) 및 전송 클럭(S4)을 발생하여 병/직렬변환회로(50)측으로 출력하고, 발생된 전송클럭(S4)을 RS-422을 인터페이스(62)측으로 출력한다.이때, 병/직렬변환회로(50)는 제어프로세서로부터 데이타 출력부(41)를 통해 자신의 버퍼를 거쳐 병렬로 공급되는 전송어드레스와 음성데이타를 직렬로 변환하여 RS-422 인터페이스(62)측으로 출력한다. 그리고, RS-422 인터페이스(62)는 병/직렬변환회로(50)로부터의 전송어드레스와 음성데이타를 전송동기 제어신호 발생부(73)로부터 공급된 전송클럭(S4)에 따라 음성처리장치측으로 전송한다. 음성데이타를 전송한 후에, 제어신호 수신부(61)가 음성처리장치로부터 음성데이타의 수신을 알리는 전송응답신호를 수신하면 전송동기 제어신호 발생부(73)측으로 전달하고, 전송동기 제어신호 발생부(73)는 제어신호 수신부(61)로부터의 전송응답신호에 따라 제어신호 입출력부(42)측으로 응답제어신호를 출력한다. 그후, 제어신호 입출력부(42)는 공급된 응답제어신호에 따라 제어프로세서측으로 전송완료 신호(S5)를 출력함으로써 음성데이타 전송을 종료한다.
이상 설명한 바와 같이, 본 발명은 전송프로토콜의 사용없이 음성데이타를 전송하므로, 제어프로세서가 전송프로토콜을 위한 프로그램을 실행하지 않아도 되어, 제어프로세서의 부하를 감소시킬 수 있어 대량의 음성데이타를 고속으로 전송할 수 있게 된다.

Claims (4)

  1. 음성데이타 전송회로에 있어서, 제어프로세서로부터 공급되는 어드레스와 제어신호에 따라 전송요구신호를 출력하고, 상기 제어프로세서로부터 병렬로 공급되는 음성데이타와 전송어드레스를 출력하며, 전송종료시 공급되는 응답제어신호에 따라 상기 제어프로세서측으로 전송완료신호를 출력하는 프로세서 인터페이스 회로(40)와; 상기 프로세서 인터페이스 회로(40)로부터 병렬로 공급된 음성데이타와 전송어드레스를 직렬로 변환하여 출력하는 병/직렬 변환회로(50)와; 상기 병/직렬 변환회로(50)로부터 직렬로 공급된 음성데이타와 전송어드레스를 음성처리장치측으로 출력하고, 음성데이타 전송종료시 상기 음성처리장치로부터 공급되는 전송응답신호를 수신하여 출력하는 전송인터페이스 회로(60)와; 상기 프로세서 인터페이스 회로(40)로부터 공급되는 전송요구신호에 따라 상기 병/직렬 변환회로(50)와 전송인터페이스 회로(60)의 동기를 제어하기 위한 신호를 병/직렬 변환회로(50)와 전송인터페이스 회로(60)측으로 출력하며, 음성데이타 전송종료시 상기 전송인터페이스회(60)로부터 공급되는 전송응답신호에 따라 상기 프로세서 인터페이스 회로(40)측으로 응답제어신호를 출력하는 제어신호 발생회로(70)를 구비하는 것을 특징으로 하는 음성데이타 전송회로.
  2. 제1항에 있어서, 상기 프로세서 인터페이스 회로(40)는 상기 제어프로세서로부터 병렬로 공급되는 음성 데이타와 전송어드레스를 상기 병/직렬변환회로(50)측으로 출력하는 데이타 출력부(41)와; 상기 제어프로세서로부터 자신의 어드레스와 제어신호가 공급되면 상기 제어신호 발생회로(70)측으로 전송요구신호를 출력하고, 상기 제어신호 발생회로(70)로부터 응답제어신호가 공급되면 상기 제어프로세서측으로 전송완료신호를 출력하는 제어신호 입출력부(42)를 구비하는 것을 특징으로 하는 음성데이타 전송회로.
  3. 제1항에 있어서, 상기 제어신호 발생회로(70)는 소정주파수의 클럭을 발생하는 클럭생성부(71)와; 상기 클럭생성부(71)로부터 공급된 클럭에 따라 전송동기클럭(S1)을 발생하는 동기 클럭발생부(72)와; 상기 프로세서 인터페이스 회로(40)로부터 전송요구신호가 공급되면 상기 동기클럭발생부(72)로부터 공급된 전송동기 클럭(S1)에 따라 전송프레임 신호(S2), 데이타 로드 신호(S3) 및 전송클럭(S4)를 상기 병/직렬변환회로(50)측으로 출력하고 전송클럭(S4)을 상기 전송인터페이스 회로(60)측으로 출력하며, 상기 전송인터페이스 회로(60)로부터 전송응답신호가 공급되면 상기 프로세서 인터페이스 회로(40)측으로 응답제어신호를 출력하는 전송동기 제어신호 발생부(73)를 구비하는 것을 특징으로 하는 음성데이타 전송회로.
  4. 제1항에 있어서, 상기 전송인터페이스 회로(60)는 상기 병/직렬변환회로(50)로부터 공급된 음성데이타와 전송어드레스를 상기 제어신호 발생회로(70)로부터 공급된 전송클럭(S4)에 따라 음성처리장치측으로 출력하는 RS-422 인터페이스(62)와, 음성데이타 종료시 상기 음성처리장치로부터 공급된 전송응답신호를 상기 제어신호 발생회로(70)측으로 출력하는 제어신호 수신부(61)를 구비하는 것을 특징으로 하는 음성데이타 전송회로.
KR1019930012444A 1993-07-02 1993-07-02 음성데이타 전송회로 KR960016277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930012444A KR960016277B1 (ko) 1993-07-02 1993-07-02 음성데이타 전송회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930012444A KR960016277B1 (ko) 1993-07-02 1993-07-02 음성데이타 전송회로

Publications (2)

Publication Number Publication Date
KR950005075A KR950005075A (ko) 1995-02-18
KR960016277B1 true KR960016277B1 (ko) 1996-12-07

Family

ID=19358650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012444A KR960016277B1 (ko) 1993-07-02 1993-07-02 음성데이타 전송회로

Country Status (1)

Country Link
KR (1) KR960016277B1 (ko)

Also Published As

Publication number Publication date
KR950005075A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
JPH11149445A (ja) 送受信兼用のレジスターを持つ直列インターフェース装置
EP1308850A3 (en) Computer bus configuration and input/output buffer
EP0549334B1 (en) A data input and output control device and a one-chip microcomputer integrating the same
US6425088B1 (en) Method of the apparatus for transferring data between circuits
KR960016277B1 (ko) 음성데이타 전송회로
US5548732A (en) Bus adapter for transferring signals between a master unit and a slave unit, and system including the bus adapter
JPH057230A (ja) 同期データ・インターフエース回路
TW362173B (en) Meta-hardened flip-flop
US5012442A (en) Bus receiver power-up synchronization and error detection circuit
US6885217B2 (en) Data transfer control circuitry including FIFO buffers
KR0143684B1 (ko) I2c 프로토콜 지원용 인터페이스
JPH07131504A (ja) データ転送装置
JPH07146842A (ja) バスインターフェース回路
JP3246096B2 (ja) ディジタル機器の自己診断装置
JPH0421231A (ja) シリアル入出力通信方法
JP3882300B2 (ja) シリアルデータ保持回路
KR900005661B1 (ko) 콘트롤러와 레이저 프린터간의 데이타신호 전송회로 및 방법
JPH06276237A (ja) Ｌｓｉシステムのインタフェース方式
KR970003140B1 (ko) 고속병렬동기 제어버스 방식을 이용한 정합회로
KR940001432B1 (ko) Td-버스를 통한 주변장치 액세스 방법 및 장치
KR100448089B1 (ko) 디지탈 오디오 인터페이스 장치
KR100223032B1 (ko) 디지털 통신 시스템
KR100242692B1 (ko) 펄스 부호 변조 데이터 입력 장치
JP2630071B2 (ja) データ送受信方式
KR19990024595A (ko) 디에스피 칩에서 연속된 데이터 처리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee