JPH057230A - 同期データ・インターフエース回路 - Google Patents
同期データ・インターフエース回路Info
- Publication number
- JPH057230A JPH057230A JP15360791A JP15360791A JPH057230A JP H057230 A JPH057230 A JP H057230A JP 15360791 A JP15360791 A JP 15360791A JP 15360791 A JP15360791 A JP 15360791A JP H057230 A JPH057230 A JP H057230A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- equalizing
- cable
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 規模の縮小および消費電力の低減を計る。
【構成】 クロック振幅検出回路１１は、ケーブル５を
通じて伝送されてきたビットクロック信号の振幅を測定
し、測定した振幅値を表す信号を等化回路７，８，１２
に出力する。各等化回路７，８，１２はそれぞれ同一長
・同一材質のケーブル３〜５を通じて伝送されてきたＮ
ＲＺデータ信号、フレーム信号、ならびにビットクロッ
ク信号を受け取り、それぞれ等化量を設定して各信号の
振幅歪みを補償する。その際、等化量はクロック振幅検
出回路１１からの上記信号にもとづいて設定し、信号が
表す振幅値が小さい場合には等化量を大きく、一方、振
幅値が大きい場合には等化量を小さく設定する。各識別
回路９，１０，１３はそれぞれ等化回路７，８，１２か
らの振幅補償後の信号を受け取り、元の信号を再生して
それぞれ端子１７〜１９に出力する。
通じて伝送されてきたビットクロック信号の振幅を測定
し、測定した振幅値を表す信号を等化回路７，８，１２
に出力する。各等化回路７，８，１２はそれぞれ同一長
・同一材質のケーブル３〜５を通じて伝送されてきたＮ
ＲＺデータ信号、フレーム信号、ならびにビットクロッ
ク信号を受け取り、それぞれ等化量を設定して各信号の
振幅歪みを補償する。その際、等化量はクロック振幅検
出回路１１からの上記信号にもとづいて設定し、信号が
表す振幅値が小さい場合には等化量を大きく、一方、振
幅値が大きい場合には等化量を小さく設定する。各識別
回路９，１０，１３はそれぞれ等化回路７，８，１２か
らの振幅補償後の信号を受け取り、元の信号を再生して
それぞれ端子１７〜１９に出力する。
Description
【０００１】
【産業上の利用分野】本発明は、任意の長さのケーブル
を通じて同期データをやり取りするための同期データ・
インターフェース回路に関するものである。
を通じて同期データをやり取りするための同期データ・
インターフェース回路に関するものである。
【０００２】
【従来の技術】ＮＲＺデータ信号を任意の長さのケーブ
ルを通じて伝送する場合には、ケーブルの伝送特性、特
に振幅歪み特性の劣化によって信号波形が乱れ、受信端
でのアイパターンが悪くなる。そのため従来の同期デー
タ・インターフェース回路では、このアイパターンの劣
化を最小にするため受信されたＮＲＺデータ信号を一
旦、等化回路に通して振幅歪みを補償し、その後、識別
回路でもとの信号を再生していた。そして、複数のＮＲ
Ｚデータ信号を受信する場合には、信号ごとに等化回路
を設け、それぞれにおいて独立に振幅歪みの補償処理を
行っていた。
ルを通じて伝送する場合には、ケーブルの伝送特性、特
に振幅歪み特性の劣化によって信号波形が乱れ、受信端
でのアイパターンが悪くなる。そのため従来の同期デー
タ・インターフェース回路では、このアイパターンの劣
化を最小にするため受信されたＮＲＺデータ信号を一
旦、等化回路に通して振幅歪みを補償し、その後、識別
回路でもとの信号を再生していた。そして、複数のＮＲ
Ｚデータ信号を受信する場合には、信号ごとに等化回路
を設け、それぞれにおいて独立に振幅歪みの補償処理を
行っていた。
【０００３】
【発明が解決しようとする課題】すなわち、従来の同期
データ・インターフェース回路では、各等化回路がそれ
ぞれ独立に動作してデータ信号の振幅歪みを補償してい
たので、各等化回路の規模が大きく、特にＮＲＺデータ
信号の数が多い場合には、機器が大型化し、また消費電
力が増大していた。
データ・インターフェース回路では、各等化回路がそれ
ぞれ独立に動作してデータ信号の振幅歪みを補償してい
たので、各等化回路の規模が大きく、特にＮＲＺデータ
信号の数が多い場合には、機器が大型化し、また消費電
力が増大していた。
【０００４】本発明の目的は、このような問題を解決
し、規模が小さく、かつ消費電力が少ない同期データ・
インターフェース回路を提供することにある。
し、規模が小さく、かつ消費電力が少ない同期データ・
インターフェース回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、１つまたは複
数の同期ＮＲＺデータ信号、ビットクロック信号、なら
びにフレーム同期信号を、各信号ごとに設けられたケー
ブルを通じて受信する同期データ・インターフェース回
路において、前記ケーブルを通じて入力された前記ビッ
トクロック信号の振幅を検出する振幅検出回路と、前記
信号のそれぞれに対して設けられ、前記ケーブルより受
け取った前記信号の振幅歪みを前記振幅検出回路による
検出結果にもとづいて補償する等化回路とを備えたこと
を特徴とする。
数の同期ＮＲＺデータ信号、ビットクロック信号、なら
びにフレーム同期信号を、各信号ごとに設けられたケー
ブルを通じて受信する同期データ・インターフェース回
路において、前記ケーブルを通じて入力された前記ビッ
トクロック信号の振幅を検出する振幅検出回路と、前記
信号のそれぞれに対して設けられ、前記ケーブルより受
け取った前記信号の振幅歪みを前記振幅検出回路による
検出結果にもとづいて補償する等化回路とを備えたこと
を特徴とする。
【０００６】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１に本発明による同期データ・インターフ
ェース回路の一例を示す。この同期データ・インターフ
ェース回路には、任意長のケーブル３〜５を通じてＮＲ
Ｚデータ信号、フレーム信号、ならびにビットクロック
信号が入力される。すなわち、端子１４から入力された
ＮＲＺデータ信号はラインドライバ１を通じてケーブル
３に送出され、同期データ・インターフェース回路に入
力され、端子１５，１６から入力されたフレーム信号お
よびビットクロック信号はそれぞれラインドライバ２，
６を通じてケーブル４，５に送出され、インターフェー
ス回路に入力される。なお、ケーブル３〜５はすべて同
じ長さであり、それらの材質も同じであるとする。
説明する。図１に本発明による同期データ・インターフ
ェース回路の一例を示す。この同期データ・インターフ
ェース回路には、任意長のケーブル３〜５を通じてＮＲ
Ｚデータ信号、フレーム信号、ならびにビットクロック
信号が入力される。すなわち、端子１４から入力された
ＮＲＺデータ信号はラインドライバ１を通じてケーブル
３に送出され、同期データ・インターフェース回路に入
力され、端子１５，１６から入力されたフレーム信号お
よびビットクロック信号はそれぞれラインドライバ２，
６を通じてケーブル４，５に送出され、インターフェー
ス回路に入力される。なお、ケーブル３〜５はすべて同
じ長さであり、それらの材質も同じであるとする。
【０００７】同期データ・インターフェース回路のクロ
ック振幅検出回路１１は、ケーブル５を通じて伝送され
てきたビットクロック信号の振幅を測定し、測定した振
幅値を表す信号を等化回路７，８，１２に出力する。各
等化回路７，８，１２はそれぞれケーブル３〜５を通じ
て伝送されてきたＮＲＺデータ信号、フレーム信号、な
らびにビットクロック信号を受け取り、それぞれ等化量
を設定して各信号の振幅歪みを補償する。その際、等化
量はクロック振幅検出回路１１からの上記信号にもとづ
いて設定し、その信号が表す振幅値が小さい場合には等
化量を大きく、一方、振幅値が大きい場合には等化量を
小さく設定する。各識別回路９，１０，１３はそれぞれ
等化回路７，８，１２からの振幅補償後の信号を受け取
り、元の信号を再生してそれぞれ端子１７〜１９に出力
する。
ック振幅検出回路１１は、ケーブル５を通じて伝送され
てきたビットクロック信号の振幅を測定し、測定した振
幅値を表す信号を等化回路７，８，１２に出力する。各
等化回路７，８，１２はそれぞれケーブル３〜５を通じ
て伝送されてきたＮＲＺデータ信号、フレーム信号、な
らびにビットクロック信号を受け取り、それぞれ等化量
を設定して各信号の振幅歪みを補償する。その際、等化
量はクロック振幅検出回路１１からの上記信号にもとづ
いて設定し、その信号が表す振幅値が小さい場合には等
化量を大きく、一方、振幅値が大きい場合には等化量を
小さく設定する。各識別回路９，１０，１３はそれぞれ
等化回路７，８，１２からの振幅補償後の信号を受け取
り、元の信号を再生してそれぞれ端子１７〜１９に出力
する。
【０００８】このように本実施例の同期データ・インタ
ーフェース回路では、ＮＲＺデータ信号およびフレーム
信号が伝送されるとケーブルと同一長および同一材質の
ケーブルを通じて伝送されたビットクロック信号の振幅
が検出され、各等化回路７，８，１２はその検出結果に
もとづいて等化量を設定し、各信号の振幅歪みの補償を
行う。従って、従来のように独立に補償処理を行う場合
にくらべ、各等化回路が行う処理は簡単となり、回路の
簡素化が可能となって同期データ・インターフェース回
路の規模縮小および低消費電力化を実現できる。
ーフェース回路では、ＮＲＺデータ信号およびフレーム
信号が伝送されるとケーブルと同一長および同一材質の
ケーブルを通じて伝送されたビットクロック信号の振幅
が検出され、各等化回路７，８，１２はその検出結果に
もとづいて等化量を設定し、各信号の振幅歪みの補償を
行う。従って、従来のように独立に補償処理を行う場合
にくらべ、各等化回路が行う処理は簡単となり、回路の
簡素化が可能となって同期データ・インターフェース回
路の規模縮小および低消費電力化を実現できる。
【０００９】なお、この実施例では簡単のため１つのＮ
ＲＺデータ信号が伝送される場合を説明したが、複数の
ＮＲＺデータ信号が伝送される場合には、等化回路およ
び識別回路をＮＲＺデータ信号の数に応じて単に増設
し、増設した等化回路に検出回路１１からの信号を入力
すればよい。
ＲＺデータ信号が伝送される場合を説明したが、複数の
ＮＲＺデータ信号が伝送される場合には、等化回路およ
び識別回路をＮＲＺデータ信号の数に応じて単に増設
し、増設した等化回路に検出回路１１からの信号を入力
すればよい。
【００１０】また、ケーブルとしてバスケーブルを使用
すれば、各信号を伝送するケーブルの長さおよび材質を
同一にすることは容易であり、特に大量のデータを伝送
する場合には一般にバスケーブルが使用されるので、そ
の場合にはケーブルに関する条件はおのずと満たされ
る。
すれば、各信号を伝送するケーブルの長さおよび材質を
同一にすることは容易であり、特に大量のデータを伝送
する場合には一般にバスケーブルが使用されるので、そ
の場合にはケーブルに関する条件はおのずと満たされ
る。
【００１１】
【発明の効果】以上説明したように本発明の同期データ
・インターフェース回路では、ＮＲＺデータ信号および
フレーム信号が伝送されるケーブルと同一長および同一
材質のケーブルを通じて伝送されたビットクロック信号
の振幅が検出され、各等化回路はその検出結果にもとづ
いて等化量を設定し、各信号の振幅歪みを補償する。従
って、従来のように独立に補償処理を行う場合にくら
べ、各等化回路が行う処理は簡単となり、回路の簡素化
が可能となって同期データ・インターフェース回路の規
模縮小および低消費電力化を実現できる。
・インターフェース回路では、ＮＲＺデータ信号および
フレーム信号が伝送されるケーブルと同一長および同一
材質のケーブルを通じて伝送されたビットクロック信号
の振幅が検出され、各等化回路はその検出結果にもとづ
いて等化量を設定し、各信号の振幅歪みを補償する。従
って、従来のように独立に補償処理を行う場合にくら
べ、各等化回路が行う処理は簡単となり、回路の簡素化
が可能となって同期データ・インターフェース回路の規
模縮小および低消費電力化を実現できる。
【図１】本発明による同期データ・インターフェース回
路の一例を示すブロック図である。
路の一例を示すブロック図である。
１，２，６ ラインバッファ ３〜５ ケーブル ７，８，１２ 等化回路 ９，１０，１３ 識別回路 １１ クロック振幅検出回路 １４〜１９ 端子
Claims (1)
- 【特許請求の範囲】 【請求項１】１つまたは複数の同期ＮＲＺデータ信号、
ビットクロック信号、ならびにフレーム同期信号を、各
信号ごとに設けられたケーブルを通じて受信する同期デ
ータ・インターフェース回路において、前記ケーブルを
通じて入力された前記ビットクロック信号の振幅を検出
する振幅検出回路と、前記信号のそれぞれに対して設け
られ、前記ケーブルより受け取った前記信号の振幅歪み
を前記振幅検出回路による検出結果にもとづいて補償す
る等化回路とを備えたことを特徴とする同期データ・イ
ンターフェース回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15360791A JPH057230A (ja) | 1991-06-26 | 1991-06-26 | 同期データ・インターフエース回路 |
| US07/895,650 US5402444A (en) | 1991-06-26 | 1992-06-09 | Synchronous data interface circuit and method of equalizing synchronous digital data therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15360791A JPH057230A (ja) | 1991-06-26 | 1991-06-26 | 同期データ・インターフエース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH057230A true JPH057230A (ja) | 1993-01-14 |
Family
ID=15566185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15360791A Pending JPH057230A (ja) | 1991-06-26 | 1991-06-26 | 同期データ・インターフエース回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5402444A (ja) |
| JP (1) | JPH057230A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007527185A (ja) * | 2004-03-05 | 2007-09-20 | シリコン イメージ，インコーポレイテッド | 等化信号の１つから生成された制御信号に応答する複数の信号の適応等化の方法及び回路 |
| JP2008124670A (ja) * | 2006-11-09 | 2008-05-29 | Sony Corp | データ受信装置 |
| JP2008154214A (ja) * | 2006-09-18 | 2008-07-03 | Silicon Image Inc | 信号オーバーサンプリングのためのパラメータスキャン方法及び装置、並びにネットワークシステム |
| US7418038B2 (en) | 2003-09-05 | 2008-08-26 | Sony Corporation | Data receiving device |
| US8355428B2 (en) | 2006-11-09 | 2013-01-15 | Sony Corporation | Data receiving device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6272185B1 (en) * | 1998-05-04 | 2001-08-07 | Nortel Networks Limited | Method and apparatus for performing data pulse detection |
| US6782096B1 (en) * | 1998-11-12 | 2004-08-24 | Paradyne Corporation | Subscriber line driver and termination |
| US6975694B1 (en) * | 1999-12-15 | 2005-12-13 | Paradyne Corporation | Digital subscriber line driver |
| US6590795B2 (en) * | 2001-02-23 | 2003-07-08 | Micron Technology, Inc. | High speed data capture circuit for a digital device |
| JP4858615B2 (ja) * | 2007-08-03 | 2012-01-18 | 富士通株式会社 | 通信装置、通信システム、及び通信方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4811423A (en) * | 1986-12-23 | 1989-03-07 | Motorola, Inc. | SSB receiver with improved feedforward AGC |
| GB2233516B (en) * | 1989-06-23 | 1994-01-05 | Orbitel Mobile Communications | An automatic gain control system |
| US5163066A (en) * | 1991-05-24 | 1992-11-10 | At&T Bell Laboratories | Synchronizing the operation of multiple equilizers in a digital communications system |
-
1991
- 1991-06-26 JP JP15360791A patent/JPH057230A/ja active Pending
-
1992
- 1992-06-09 US US07/895,650 patent/US5402444A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7418038B2 (en) | 2003-09-05 | 2008-08-26 | Sony Corporation | Data receiving device |
| JP2007527185A (ja) * | 2004-03-05 | 2007-09-20 | シリコン イメージ，インコーポレイテッド | 等化信号の１つから生成された制御信号に応答する複数の信号の適応等化の方法及び回路 |
| JP2008154214A (ja) * | 2006-09-18 | 2008-07-03 | Silicon Image Inc | 信号オーバーサンプリングのためのパラメータスキャン方法及び装置、並びにネットワークシステム |
| JP2008124670A (ja) * | 2006-11-09 | 2008-05-29 | Sony Corp | データ受信装置 |
| US8355428B2 (en) | 2006-11-09 | 2013-01-15 | Sony Corporation | Data receiving device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5402444A (en) | 1995-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031847A (en) | Method and system for deskewing parallel bus channels | |
| JPH057230A (ja) | 同期データ・インターフエース回路 | |
| KR920005219B1 (ko) | 신호 처리 회로 | |
| US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
| JP2691138B2 (ja) | データ伝送システム及び方法 | |
| JPS62278836A (ja) | 高速光バス | |
| CN100421436C (zh) | 输入-输出驱动器电路的串扰均衡 | |
| KR960016277B1 (ko) | 음성데이타 전송회로 | |
| JP3277038B2 (ja) | 光伝送装置 | |
| DE69903189D1 (de) | Verfahren zur digitalen übertragung | |
| US6088824A (en) | Test pattern generating apparatus, communication device and simulator | |
| JP3017625B2 (ja) | 時間ダイバーシチ処理回路 | |
| JP2733320B2 (ja) | バースト伝送方式 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JP2002169770A (ja) | 画像データ転送システム | |
| KR100772597B1 (ko) | 송신단에서 수신단으로 신호 전달을 위한 방법 및 장치 | |
| KR900019514A (ko) | 비디오 신호 처리 장치 | |
| CN115914491A (zh) | 图像感测装置及方法 | |
| JP2630071B2 (ja) | データ送受信方式 | |
| JPH0286351A (ja) | 再生中継器 | |
| JP2003101444A (ja) | 波形等化方式 | |
| JPH031610A (ja) | 信号検出回路 | |
| JPH02196535A (ja) | ユニークワード検出回路 | |
| JPH08149484A (ja) | ビデオ信号変換器 |