JP2691138B2 - データ伝送システム及び方法 - Google Patents
データ伝送システム及び方法Info
- Publication number
- JP2691138B2 JP2691138B2 JP6205093A JP20509394A JP2691138B2 JP 2691138 B2 JP2691138 B2 JP 2691138B2 JP 6205093 A JP6205093 A JP 6205093A JP 20509394 A JP20509394 A JP 20509394A JP 2691138 B2 JP2691138 B2 JP 2691138B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- bit
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Liquid Crystal Display Device Control (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ・システ
ム等の各種電子機器におけるＥＭＩ（Electro-Magnetic
Interference：電磁干渉）輻射の低減に関するもので
ある。
ム等の各種電子機器におけるＥＭＩ（Electro-Magnetic
Interference：電磁干渉）輻射の低減に関するもので
ある。
【０００２】
【従来の技術】近年、ＬＣＤのビデオインターフェイス
信号の高速化に伴い、ＬＣＤビデオバスの信号は高速化
しまたそのバス幅も広くなりつつある。そのインターフ
ェイスケーブルに信号が流れる時、電磁波が放射され
る。この電磁波は不要輻射（ＥＭＩ輻射）と呼ばれてお
り、世界的にその許容値（規格値）が定められている。
ＬＣＤのビデオインターフェイスの様な、広いバス構造
をもつインターフェイス回路からのＥＭＩ輻射はバスの
本数に比例して増大し、近年特に問題となってきてい
る。ＬＣＤバスは通常、複数のデータ線からなるインタ
ーフェイスケーブル（バス）を通して、ＬＣＤモジュー
ルにつながるので、このバスからのＥＭＩ輻射はシステ
ム全体としてのＥＭＩ輻射に対する大きな影響をもつ。
特に、バスの各データ線が同一のデータ波形を持つ時
は、最大のＥＭＩ輻射を発生する。ＬＣＤビデオインタ
ーフェイスはこのような場合の具体例である。ＬＣＤビ
デオインターフェイスではバスの各データ線が輝度に対
応しているので、最大輝度の表示を行うためのビデオデ
ータではこのような事態が実際に頻繁に発生する。すな
わち、ＬＣＤのビデオインターフェイスのＥＭＩ輻射は
きわめて深刻なものである。
信号の高速化に伴い、ＬＣＤビデオバスの信号は高速化
しまたそのバス幅も広くなりつつある。そのインターフ
ェイスケーブルに信号が流れる時、電磁波が放射され
る。この電磁波は不要輻射（ＥＭＩ輻射）と呼ばれてお
り、世界的にその許容値（規格値）が定められている。
ＬＣＤのビデオインターフェイスの様な、広いバス構造
をもつインターフェイス回路からのＥＭＩ輻射はバスの
本数に比例して増大し、近年特に問題となってきてい
る。ＬＣＤバスは通常、複数のデータ線からなるインタ
ーフェイスケーブル（バス）を通して、ＬＣＤモジュー
ルにつながるので、このバスからのＥＭＩ輻射はシステ
ム全体としてのＥＭＩ輻射に対する大きな影響をもつ。
特に、バスの各データ線が同一のデータ波形を持つ時
は、最大のＥＭＩ輻射を発生する。ＬＣＤビデオインタ
ーフェイスはこのような場合の具体例である。ＬＣＤビ
デオインターフェイスではバスの各データ線が輝度に対
応しているので、最大輝度の表示を行うためのビデオデ
ータではこのような事態が実際に頻繁に発生する。すな
わち、ＬＣＤのビデオインターフェイスのＥＭＩ輻射は
きわめて深刻なものである。
【０００３】図１２には前記インターフェイス信号の例
を示す。データ[1] から データ[ｎ]のｎビットのデー
タを転送する。クロック信号は受信側でデータをサンプ
ルするための信号である。同期信号（SYNC信号）はデー
タの開始を受信側に伝える信号である。例では時刻T1で
データ[1]…データ[n]=「００・・０」、時刻T2で「１
１・・１」、時刻T3で「００・・０」、時刻T4で「１１
・・１」のデータを転送する事を示している。
を示す。データ[1] から データ[ｎ]のｎビットのデー
タを転送する。クロック信号は受信側でデータをサンプ
ルするための信号である。同期信号（SYNC信号）はデー
タの開始を受信側に伝える信号である。例では時刻T1で
データ[1]…データ[n]=「００・・０」、時刻T2で「１
１・・１」、時刻T3で「００・・０」、時刻T4で「１１
・・１」のデータを転送する事を示している。
【０００４】インターフェイス信号は前述のように、
（１）パラレル・データバス（データ[1]…データ
[n]）、（２）サンプル・クロック（クロック信号）、
（３）同期信号（SYNC信号)の３種類から成る。例え
ば、ＲＧＢのビデオ信号ではＲＧＢの３ビットをパラレ
ル・データバスとみなすことができる。サンプルクロッ
クとしてドットクロックをインターフェイスに加える。
そして同期信号として水平同期信号を用いることが出来
る。
（１）パラレル・データバス（データ[1]…データ
[n]）、（２）サンプル・クロック（クロック信号）、
（３）同期信号（SYNC信号)の３種類から成る。例え
ば、ＲＧＢのビデオ信号ではＲＧＢの３ビットをパラレ
ル・データバスとみなすことができる。サンプルクロッ
クとしてドットクロックをインターフェイスに加える。
そして同期信号として水平同期信号を用いることが出来
る。
【０００５】あるいは、ＬＣＤのビデオ信号ではＲＧＢ
のデータ信号をパラレル・データバスとみなすことが出
来る。ＬＣＤの場合、ＲＧＢはそれぞれ、各色の輝度の
分解能に応じて複数のビット数ｎをもつのが一般的であ
る。この時、ＬＣＤのビデオ信号は３ｘｎビットのデー
タ・バスを持つパラレル・データインターフェイスと考
える事が出来る。サンプルクロックはＬＣＤインターフ
ェイスでは元々備わっている。また同期信号として元々
ある表示タイミングを示す信号を用いることが出来る。
のデータ信号をパラレル・データバスとみなすことが出
来る。ＬＣＤの場合、ＲＧＢはそれぞれ、各色の輝度の
分解能に応じて複数のビット数ｎをもつのが一般的であ
る。この時、ＬＣＤのビデオ信号は３ｘｎビットのデー
タ・バスを持つパラレル・データインターフェイスと考
える事が出来る。サンプルクロックはＬＣＤインターフ
ェイスでは元々備わっている。また同期信号として元々
ある表示タイミングを示す信号を用いることが出来る。
【０００６】従来はこのようなＥＭＩ対策の観点から
は、一般にはバス全体にフィルタ等を入れることによっ
て処理してきた。しかし、このような従来のＥＭＩ対策
に用いられていた方法では、バスは普通本数が多いの
で、そのすべてのデータ線にフィルタなどの部品を実装
する事はコストアップにつながる。またプリント基板の
スペースをとるので、基板のコストアップになるという
問題がある。また、フィルタを入れることにより波形の
クオリティが低下しないように考慮する必要もあった。
さらに、近年のバスの高速化に伴ってフィルタの定数が
制限されることとなり、十分な効果を期待できないとい
った問題もある。
は、一般にはバス全体にフィルタ等を入れることによっ
て処理してきた。しかし、このような従来のＥＭＩ対策
に用いられていた方法では、バスは普通本数が多いの
で、そのすべてのデータ線にフィルタなどの部品を実装
する事はコストアップにつながる。またプリント基板の
スペースをとるので、基板のコストアップになるという
問題がある。また、フィルタを入れることにより波形の
クオリティが低下しないように考慮する必要もあった。
さらに、近年のバスの高速化に伴ってフィルタの定数が
制限されることとなり、十分な効果を期待できないとい
った問題もある。
【０００７】このようなインターフェイス信号からのＥ
ＭＩ輻射については次のような特徴がある。 １）ｎ本のインターフェイス信号に同じ波形のデジタル
信号を送る場合のＥＭＩ輻射は一本の信号にその信号を
送る時のｎ倍になる。 ２）ＥＭＩ輻射は信号の周波数成分に比例し、信号の繰
返しが速くなるほど強くなる。例えば、あるデジタル信
号がＨＬＨＬＨＬＨＬを繰り返す様な場合は最も強いＥ
ＭＩ輻射が生じる。 ３）インターフェイスケーブルがＥＭＩ輻射のアンテナ
となり、ケーブルが長いほどＥＭＩ輻射は増大する。
ＭＩ輻射については次のような特徴がある。 １）ｎ本のインターフェイス信号に同じ波形のデジタル
信号を送る場合のＥＭＩ輻射は一本の信号にその信号を
送る時のｎ倍になる。 ２）ＥＭＩ輻射は信号の周波数成分に比例し、信号の繰
返しが速くなるほど強くなる。例えば、あるデジタル信
号がＨＬＨＬＨＬＨＬを繰り返す様な場合は最も強いＥ
ＭＩ輻射が生じる。 ３）インターフェイスケーブルがＥＭＩ輻射のアンテナ
となり、ケーブルが長いほどＥＭＩ輻射は増大する。
【０００８】従って、本発明が対象とする、バス構造を
もち、ケーブルを介してインターフェイスを行うデジタ
ル・パラレルインターフェイス信号では、以上の条件か
ら最も大きなＥＭＩ輻射が実現する事になる。特に、Ｌ
ＣＤのビデオインターフェイス回路はその具体的な例で
ある。まず、ＬＣＤビデオ信号はＲＧＢの各信号につい
てその輝度を現わす複数本のデータ線がある。この本数
はそのシステムの発色分解能による。そして、最大輝度
の白色で画面を表示する場合にはそのすべてのデータ線
が同じ波形で駆動される。従って、上の条件１）を満た
す。また画面におなじ文字を繰返し表示する場合、速い
繰返しの信号が送られる事になる。従って、上の条件
２）を満たす。また通常、ＬＣＤのビデオ信号はシステ
ムから、ケーブルでＬＣＤ本体に送る必要があるため、
上の条件３）が満たされる。
もち、ケーブルを介してインターフェイスを行うデジタ
ル・パラレルインターフェイス信号では、以上の条件か
ら最も大きなＥＭＩ輻射が実現する事になる。特に、Ｌ
ＣＤのビデオインターフェイス回路はその具体的な例で
ある。まず、ＬＣＤビデオ信号はＲＧＢの各信号につい
てその輝度を現わす複数本のデータ線がある。この本数
はそのシステムの発色分解能による。そして、最大輝度
の白色で画面を表示する場合にはそのすべてのデータ線
が同じ波形で駆動される。従って、上の条件１）を満た
す。また画面におなじ文字を繰返し表示する場合、速い
繰返しの信号が送られる事になる。従って、上の条件
２）を満たす。また通常、ＬＣＤのビデオ信号はシステ
ムから、ケーブルでＬＣＤ本体に送る必要があるため、
上の条件３）が満たされる。
【０００９】逆に上記１）から３）の条件からＥＭＩ輻
射を抑制するためには、輻射アンテナとなるインターフ
ェイスケーブルに送る信号を次の様にすればよい事にな
る。 ａ）ｎ本のインターフェイス信号をそれぞれ異なる信号
波形で駆動する。 ｂ）長い繰返し周期をもつ信号波形でインターフェイス
を行う。
射を抑制するためには、輻射アンテナとなるインターフ
ェイスケーブルに送る信号を次の様にすればよい事にな
る。 ａ）ｎ本のインターフェイス信号をそれぞれ異なる信号
波形で駆動する。 ｂ）長い繰返し周期をもつ信号波形でインターフェイス
を行う。
【００１０】従って、上記ａ）、ｂ）を実現するインタ
ーフェイス信号変換回路を用いて、アンテナ（ＥＭＩ発
生源）となるインターフェイスケーブルに流れるデータ
を変換し、受信側でこの信号を基の信号に変換（復調）
すれば、ＥＭＩ輻射を低減する事が出来る。
ーフェイス信号変換回路を用いて、アンテナ（ＥＭＩ発
生源）となるインターフェイスケーブルに流れるデータ
を変換し、受信側でこの信号を基の信号に変換（復調）
すれば、ＥＭＩ輻射を低減する事が出来る。
【００１１】
【発明が解決しようとする課題】本発明の目的は、例え
ばＬＣＤビデオ・インターフェースのようにＥＭＩ輻射
がきわめて深刻な程発生しやすいような場合において
も、フィルタ等を要することなく、有効にＥＭＩ輻射を
低減することである。
ばＬＣＤビデオ・インターフェースのようにＥＭＩ輻射
がきわめて深刻な程発生しやすいような場合において
も、フィルタ等を要することなく、有効にＥＭＩ輻射を
低減することである。
【００１２】
【課題を解決するための手段】本発明は、上記課題を解
決すべく、複数のデータ線を有するバスを介してデータ
を伝送するシステムであって、前記複数のデータ線上に
乗せるべきデータを、前記複数のデータ線が発生するＥ
ＭＩがデータ変換しない場合に比較して減少するような
態様でデータ変換するための回路と、前記データ変換さ
れたデータを復調するための回路と、を有する前記シス
テム及びその他特許請求の範囲に記載の構成を有するデ
ータ伝送システム、コンピュータ・システム及びデータ
伝送方法を提供するものである。
決すべく、複数のデータ線を有するバスを介してデータ
を伝送するシステムであって、前記複数のデータ線上に
乗せるべきデータを、前記複数のデータ線が発生するＥ
ＭＩがデータ変換しない場合に比較して減少するような
態様でデータ変換するための回路と、前記データ変換さ
れたデータを復調するための回路と、を有する前記シス
テム及びその他特許請求の範囲に記載の構成を有するデ
ータ伝送システム、コンピュータ・システム及びデータ
伝送方法を提供するものである。
【００１３】
【実施例】図１には、本発明にかかるコンピュータ・シ
ステムが示されている。図中、コンピュータ・システム
１０はデータ信号発生源２０を有している。データ信号
発生源２０はビデオ信号発生器等を含んでいる。。デー
タ信号発生源２０から発生されたデータ信号はデータ伝
送システム１５を介して表示装置４０に伝送される。デ
ータ伝送システム１５は信号変換回路１００を含み、信
号変換回路１００はデータ信号をランダム化する。ラン
ダム化されたデータ信号は、インターフェイスケーブル
３０を介して信号復調回路２００に伝送される。信号復
調回路２００はそのデータを復調し、表示装置４０にデ
ータ信号を供給する。
ステムが示されている。図中、コンピュータ・システム
１０はデータ信号発生源２０を有している。データ信号
発生源２０はビデオ信号発生器等を含んでいる。。デー
タ信号発生源２０から発生されたデータ信号はデータ伝
送システム１５を介して表示装置４０に伝送される。デ
ータ伝送システム１５は信号変換回路１００を含み、信
号変換回路１００はデータ信号をランダム化する。ラン
ダム化されたデータ信号は、インターフェイスケーブル
３０を介して信号復調回路２００に伝送される。信号復
調回路２００はそのデータを復調し、表示装置４０にデ
ータ信号を供給する。
【００１４】図２にデータ伝送システム１５をより詳細
に示す。前述のように、データ伝送システム１５は信号
変換回路１００、インターフェイスケーブル３０、そし
て信号復調回路２００から構成される。信号変換回路１
００と信号復調回路２００との対応する各構成要素回路
は、物理的に同一構成であり、したがって、全体として
も物理的に同一構成である。同一構成の回路を信号変換
回路１００と信号復調回路２００との両方に利用し、制
御信号、"＋エンコード／−デコード"信号のレベルによ
っていずれかの回路として動作する。
に示す。前述のように、データ伝送システム１５は信号
変換回路１００、インターフェイスケーブル３０、そし
て信号復調回路２００から構成される。信号変換回路１
００と信号復調回路２００との対応する各構成要素回路
は、物理的に同一構成であり、したがって、全体として
も物理的に同一構成である。同一構成の回路を信号変換
回路１００と信号復調回路２００との両方に利用し、制
御信号、"＋エンコード／−デコード"信号のレベルによ
っていずれかの回路として動作する。
【００１５】信号変換回路１００及び信号復調回路２０
０のそれぞれは、ｎビットのカウンタ１１０及び２１
０、ｎビットの加算器１２０及び２２０、そしてタイミ
ング調整回路１３０及び２３０から構成される。ここで
ｎはデータバスのビット数である。
０のそれぞれは、ｎビットのカウンタ１１０及び２１
０、ｎビットの加算器１２０及び２２０、そしてタイミ
ング調整回路１３０及び２３０から構成される。ここで
ｎはデータバスのビット数である。
【００１６】ｎビットのカウンタ１１０及び２１０のそ
れぞれは、この回路をデータ変換回路として用いる場合
はクロック信号をカウントアップ、あるいはカウントダ
ウンするようにする。復調回路として用いる場合はクロ
ック信号をカウントダウン、あるいはカウントアップす
るように動作させる。この動作を制御信号"＋エンコー
ド／−デコード"のレベルで選択出来る様になってい
る。これらのカウンタ１１０及び２１０はインターフェ
イス信号の一つであるSYNC信号が真である時にリセット
され、同信号が偽である時にカウント動作を行う。ま
た、これらのカウンタ１１０及び２１０はインターフェ
イス信号の一つであるサンプル用のクロック信号でｎビ
ットの出力値を１つ進めるか（＋エンコード／−デコー
ド信号がハイレベルの場合）、あるいは１つ減らす（＋
エンコード／−デコード信号がローレベルの場合）。
れぞれは、この回路をデータ変換回路として用いる場合
はクロック信号をカウントアップ、あるいはカウントダ
ウンするようにする。復調回路として用いる場合はクロ
ック信号をカウントダウン、あるいはカウントアップす
るように動作させる。この動作を制御信号"＋エンコー
ド／−デコード"のレベルで選択出来る様になってい
る。これらのカウンタ１１０及び２１０はインターフェ
イス信号の一つであるSYNC信号が真である時にリセット
され、同信号が偽である時にカウント動作を行う。ま
た、これらのカウンタ１１０及び２１０はインターフェ
イス信号の一つであるサンプル用のクロック信号でｎビ
ットの出力値を１つ進めるか（＋エンコード／−デコー
ド信号がハイレベルの場合）、あるいは１つ減らす（＋
エンコード／−デコード信号がローレベルの場合）。
【００１７】加算器１２０及び２２０のそれぞれは上記
カウンタ１１０及び２２０の出力の値とデータ[1]…[n]
をビット毎に桁あげを含めて加える。
カウンタ１１０及び２２０の出力の値とデータ[1]…[n]
をビット毎に桁あげを含めて加える。
【００１８】タイミング調整回路１３０及び２３０は、
信号変換回路１００の動作と信号復調回路２００の動作
のタイミングを調整し、信号変換回路でデータ[1]…[n]
に加算された値（カウンタ１１０の出力値）が、信号復
調回路２００で正しく減算されるようにする。
信号変換回路１００の動作と信号復調回路２００の動作
のタイミングを調整し、信号変換回路でデータ[1]…[n]
に加算された値（カウンタ１１０の出力値）が、信号復
調回路２００で正しく減算されるようにする。
【００１９】イネーブル信号は信号変換１００及び信号
復調回路２００においてデータ変換及びデータ復調を行
うか行わないかを決める。本回路とは独立にインターフ
ェイス信号のデータ[1]…[n]を解読してデータ変換を行
うべきかどうかを判断する回路（図示せず）を用いた場
合に、その回路の出力をイネーブル信号として回路１０
０及び２００に供給する。例えば、データ[1]…[n]の全
ビットが一定時間以上変化しない場合には、ＥＭＩ輻射
は元々少ないので回路１００によるデータ変換は必要で
ない。ただし、この様にデータ変換を行うかどうかをダ
イナミックに制御をする場合には、インターフェイス信
号にイネーブル信号を加えて、受信側の信号復調回路２
００との間においてデータ変換を行うか否かについても
同期をとる必要がある。
復調回路２００においてデータ変換及びデータ復調を行
うか行わないかを決める。本回路とは独立にインターフ
ェイス信号のデータ[1]…[n]を解読してデータ変換を行
うべきかどうかを判断する回路（図示せず）を用いた場
合に、その回路の出力をイネーブル信号として回路１０
０及び２００に供給する。例えば、データ[1]…[n]の全
ビットが一定時間以上変化しない場合には、ＥＭＩ輻射
は元々少ないので回路１００によるデータ変換は必要で
ない。ただし、この様にデータ変換を行うかどうかをダ
イナミックに制御をする場合には、インターフェイス信
号にイネーブル信号を加えて、受信側の信号復調回路２
００との間においてデータ変換を行うか否かについても
同期をとる必要がある。
【００２０】表１に図２の構成によるデータ変換（ラン
ダム化）の方法を示す。例として８ビットのパラレル・
データインターフェイスを考える。
ダム化）の方法を示す。例として８ビットのパラレル・
データインターフェイスを考える。
【表１】 データ[1]…[8] カウント1 Xデータ[1]…[8] カウント2 Rデータ[1]…[8] ---------------------------------------------------------------------- FF 01 00 FF FF 00 02 02 FE 00 FF 03 02 FD FF 00 04 04 FC 00 FF 05 04 FB FF
【００２１】表１の縦方向は時間を現わす。表１の第１
列「データ[1]…[8]」は伝送するデータ信号を示す。"F
F"は１６進数であり、２進数では"11111111"である。つ
まり、８本のデータ線のすべてが１の場合である。第２
列「カウント1」は信号変換回路１００のｎビットカウ
ンタ１１０の出力値を示す。ここではアップカウントを
行った例である。第３列「Xデータ[1]…[8]」は第１列
のデータ[1]…[8]と第２列のカウンタ１１０の出力値を
加えた値を示す。このXデータ[1]…[8]がインターフェ
イスケーブル３０を流れる。第４列「カウント2」は信
号復調回路２００のカウンタ２１０の出力値を示す。信
号変換回路１００でアップカウントを行ったので、復調
回路２００ではダウンカウントを行う。第５列「Rデー
タ[1]…[8]」は「Xデータ[1]…[8]」信号と復調回路２
００のカウンタの出力値「カウント2」を加えた結果で
あり、復調回路２００の出力である。
列「データ[1]…[8]」は伝送するデータ信号を示す。"F
F"は１６進数であり、２進数では"11111111"である。つ
まり、８本のデータ線のすべてが１の場合である。第２
列「カウント1」は信号変換回路１００のｎビットカウ
ンタ１１０の出力値を示す。ここではアップカウントを
行った例である。第３列「Xデータ[1]…[8]」は第１列
のデータ[1]…[8]と第２列のカウンタ１１０の出力値を
加えた値を示す。このXデータ[1]…[8]がインターフェ
イスケーブル３０を流れる。第４列「カウント2」は信
号復調回路２００のカウンタ２１０の出力値を示す。信
号変換回路１００でアップカウントを行ったので、復調
回路２００ではダウンカウントを行う。第５列「Rデー
タ[1]…[8]」は「Xデータ[1]…[8]」信号と復調回路２
００のカウンタの出力値「カウント2」を加えた結果で
あり、復調回路２００の出力である。
【００２２】以上の様にして、速い繰返しを持ち、同じ
信号波形ですべてのビットが駆動されていた信号「デー
タ[1]…[8]」が互いに異なる信号波形で駆動される信号
「Xデータ[1]…[8]」に変換され、さらに信号復調回路
２００で元の信号に復元することが出来る。
信号波形ですべてのビットが駆動されていた信号「デー
タ[1]…[8]」が互いに異なる信号波形で駆動される信号
「Xデータ[1]…[8]」に変換され、さらに信号復調回路
２００で元の信号に復元することが出来る。
【００２３】以上の変換を実現するためには、信号変換
回路１００側と信号復調回路２００側のカウンタ１１０
及び２１０が完全に同期して動作する事が必要である。
両カウンタ１１０および２１０はインターフェイス信号
の一つである同期信号（SYNC信号）とクロック信号を用
いることによりこの同期をとる。また、上記の回路演算
に伴うタイミングの調整を行う回路が必要となる。
回路１００側と信号復調回路２００側のカウンタ１１０
及び２１０が完全に同期して動作する事が必要である。
両カウンタ１１０および２１０はインターフェイス信号
の一つである同期信号（SYNC信号）とクロック信号を用
いることによりこの同期をとる。また、上記の回路演算
に伴うタイミングの調整を行う回路が必要となる。
【００２４】図３には４ビットのデータ・バスを持つイ
ンターフェイスについての信号変換回路１００の構成例
を示す。ただし、本発明は４ビットのデータ・バスに限
定されるものではない。なお、図中にはイネーブル信号
は示されていない。
ンターフェイスについての信号変換回路１００の構成例
を示す。ただし、本発明は４ビットのデータ・バスに限
定されるものではない。なお、図中にはイネーブル信号
は示されていない。
【００２５】図４に４ビットの入力信号のタイミングを
示す。図４の信号は、図１２のタイミング図でｎ＝４の
場合に相当し、信号変換回路１００（４ビットの場合）
でデータ変換を行わない場合のインターフェイス信号で
ある。
示す。図４の信号は、図１２のタイミング図でｎ＝４の
場合に相当し、信号変換回路１００（４ビットの場合）
でデータ変換を行わない場合のインターフェイス信号で
ある。
【００２６】図５に４ビットカウンタ４１０（図３）の
信号変換モードでの入出力信号を示す。信号変換ではア
ップカウントをする例を示してある。＋エンコード／−
デコード信号が真（ハイ）であるからカウンタ４１０は
アップカウントを行う。SYNC信号がハイの時にはカウン
タ４１０はリセットされ、その出力カウント[1]…[4]は
すべて０になる。時刻T2からカウンタ４１０はアップカ
ウントを始め、時刻T2でカウント[4]…[1]は「０００
１」、時刻T3で「００１０」、時刻T4で「００１１」と
なっており、クロック信号の立ち上がりをカウントして
いる。
信号変換モードでの入出力信号を示す。信号変換ではア
ップカウントをする例を示してある。＋エンコード／−
デコード信号が真（ハイ）であるからカウンタ４１０は
アップカウントを行う。SYNC信号がハイの時にはカウン
タ４１０はリセットされ、その出力カウント[1]…[4]は
すべて０になる。時刻T2からカウンタ４１０はアップカ
ウントを始め、時刻T2でカウント[4]…[1]は「０００
１」、時刻T3で「００１０」、時刻T4で「００１１」と
なっており、クロック信号の立ち上がりをカウントして
いる。
【００２７】図６にカウンタ４１０（図３）と入力デー
タ[1]…[4]を加算器４２０で加算したときの加算器４２
０の出力信号を示す。図中、信号「データ・ラッチ[1]
…[4]」は入力信号「データ[1]…[4]」をクロック信号
の立上がりでサンプルした信号である。信号「Xデータ
[1]…[4]」は加算器４２０の出力である。前述の表１と
同様のデータ変換がここで実現される。
タ[1]…[4]を加算器４２０で加算したときの加算器４２
０の出力信号を示す。図中、信号「データ・ラッチ[1]
…[4]」は入力信号「データ[1]…[4]」をクロック信号
の立上がりでサンプルした信号である。信号「Xデータ
[1]…[4]」は加算器４２０の出力である。前述の表１と
同様のデータ変換がここで実現される。
【００２８】図７にタイミング調整回路４３０（図３）
を経てインターフェイスケーブル３０（図２）に出力さ
れる信号のタイミングを図４に示した入力信号と共に示
す。Xデータは図６に示した変換された信号である。XSY
NC信号はタイミング調整回路４３０に入力するSYNC信号
をクロック信号でサンプルした信号である。Xクロック
信号は入力するクロック信号の極性を反転した信号であ
る。
を経てインターフェイスケーブル３０（図２）に出力さ
れる信号のタイミングを図４に示した入力信号と共に示
す。Xデータは図６に示した変換された信号である。XSY
NC信号はタイミング調整回路４３０に入力するSYNC信号
をクロック信号でサンプルした信号である。Xクロック
信号は入力するクロック信号の極性を反転した信号であ
る。
【００２９】図７に示すように、変換された信号は、X
データ、XSYNC、Xクロックの信号の組からなり、かつ変
換前と同じタイミングを満たす信号である。この事か
ら、受信側でまったく同じ回路構成で元の信号を復調す
ることが、タイミングの観点からも可能である事がわか
る。従って、信号復調回路の動作は、カウンタの動作を
除いてまったく同様である。図８に復調回路２００（図
２）のカウンタ（２１０）の動作タイミング（入出力信
号）を示す。図９に復調回路２００の加算器２２０の入
出力信号を示す。図１０に、復調回路２００によって復
調されたデータがタイミング調整回路２３０を経て、も
との転送タイミングとまったく同等なデータとクロッ
ク、同期信号が再現されている事を示す。
データ、XSYNC、Xクロックの信号の組からなり、かつ変
換前と同じタイミングを満たす信号である。この事か
ら、受信側でまったく同じ回路構成で元の信号を復調す
ることが、タイミングの観点からも可能である事がわか
る。従って、信号復調回路の動作は、カウンタの動作を
除いてまったく同様である。図８に復調回路２００（図
２）のカウンタ（２１０）の動作タイミング（入出力信
号）を示す。図９に復調回路２００の加算器２２０の入
出力信号を示す。図１０に、復調回路２００によって復
調されたデータがタイミング調整回路２３０を経て、も
との転送タイミングとまったく同等なデータとクロッ
ク、同期信号が再現されている事を示す。
【００３０】図３に示した回路を実際に構成し、ＥＭＩ
輻射の測定を行った実験結果を図１１に示す。実験は４
ビットのパラレル・データを伝送したものである。縦軸
がＥＭＩ輻射の発生量、横軸が周波数を表している。デ
ータは F,F,0,0,0,F,F,0を繰返し伝送した。この図１１
から、本発明により周波数全域においてＥＭＩ輻射が所
定の規格値（太線）以下に大きく減少していることが分
かる。
輻射の測定を行った実験結果を図１１に示す。実験は４
ビットのパラレル・データを伝送したものである。縦軸
がＥＭＩ輻射の発生量、横軸が周波数を表している。デ
ータは F,F,0,0,0,F,F,0を繰返し伝送した。この図１１
から、本発明により周波数全域においてＥＭＩ輻射が所
定の規格値（太線）以下に大きく減少していることが分
かる。
【００３１】当業者には明らかであるが、本願発明は以
上の実施例にのみ限定されるものではない。例えば、本
明細書においては本願発明をコンピュータ・システムに
適用したが、他の電子装置にも適用しうる。また、信号
変換回路１００と信号復調回路２００は同一構成とした
が、同一でなくともよい。本実施例においてはカウンタ
の出力をデータに加えることによりデータ変換を行った
が、カウンタ以外の特定のパターンを繰り返し出力する
ような回路の出力を加えることとしてもよい。データ信
号の一部についてのみデータ変換をすることとしてもよ
い。
上の実施例にのみ限定されるものではない。例えば、本
明細書においては本願発明をコンピュータ・システムに
適用したが、他の電子装置にも適用しうる。また、信号
変換回路１００と信号復調回路２００は同一構成とした
が、同一でなくともよい。本実施例においてはカウンタ
の出力をデータに加えることによりデータ変換を行った
が、カウンタ以外の特定のパターンを繰り返し出力する
ような回路の出力を加えることとしてもよい。データ信
号の一部についてのみデータ変換をすることとしてもよ
い。
【００３２】
【発明の効果】本発明によれば、データを変換し（ラン
ダム化）、多数本のバスの信号線が同信号でインターフ
ェイスするのを避けることで、ＥＭＩ輻射を低減するこ
とが可能となる。さらに、フィルターを入れることによ
る波形のクオリティの低下を考慮することなくＥＭＩ輻
射の低減が可能である。また、この回路をＬＣＤインタ
ーフェイス回路に組み込むことや、専用チップを開発す
ることにより、部品点数の削減とコストの低減を図るこ
とができる。
ダム化）、多数本のバスの信号線が同信号でインターフ
ェイスするのを避けることで、ＥＭＩ輻射を低減するこ
とが可能となる。さらに、フィルターを入れることによ
る波形のクオリティの低下を考慮することなくＥＭＩ輻
射の低減が可能である。また、この回路をＬＣＤインタ
ーフェイス回路に組み込むことや、専用チップを開発す
ることにより、部品点数の削減とコストの低減を図るこ
とができる。
【図１】本発明にかかるデータ変換回路及びデータ復調
回路を有するコンピュータ・システムを示す図である。
回路を有するコンピュータ・システムを示す図である。
【図２】本発明の伝送システムの構成を示す図である。
【図３】４ビットのインターフェイス信号に対する本発
明の回路の構成例を示す図である。
明の回路の構成例を示す図である。
【図４】４ビットのインターフェイス信号を示す図であ
る。
る。
【図５】本発明の信号変換回路により変換された４ビッ
トのインターフェイス信号を示す図である。
トのインターフェイス信号を示す図である。
【図６】カウンタと入力信号を加算器に通した出力のタ
イミングを示す図である。
イミングを示す図である。
【図７】タイミング調整回路を経てインターフェイスケ
ーブルに出力される信号のタイミングを図４に示した入
力信号と共に示す図である。
ーブルに出力される信号のタイミングを図４に示した入
力信号と共に示す図である。
【図８】復調回路のカウンタの動作タイミングを示す図
である。
である。
【図９】復調回路の加算器の出力タイミングを示す図で
ある。
ある。
【図１０】復調回路によって復調されたデータがタイミ
ング調整回路を経て、もとの転送タイミングとまったく
同等なデータとクロック、同期信号が再現されている事
を示す図である。
ング調整回路を経て、もとの転送タイミングとまったく
同等なデータとクロック、同期信号が再現されている事
を示す図である。
【図１１】図３に示した回路を実際に構成し、ＥＭＩ輻
射の測定を行った実験結果を示す図である。
射の測定を行った実験結果を示す図である。
【図１２】インターフェイス信号の例を示す図である。
１０ コンピュータ・システム １５ データ伝送システム ２０ データ信号発生源 ３０ インターフェイスケーブル ４０ 表示装置 １００ 信号変換回路 ２００ 信号復調回路 １１０ ｎビットカウンタ １２０ 加算器 １３０ タイミング調整回路 ２１０ ｎビットカウンタ ２２０ 加算器 ２３０ タイミング調整回路
フロントページの続き (72)発明者 浅野 武 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開 平４−303234（ＪＰ，Ａ) 特開 平４−219082（ＪＰ，Ａ) 特開 平６−303502（ＪＰ，Ａ) 特開 平７−297691（ＪＰ，Ａ)
Claims (3)
- 【請求項１】ｎビット・データを送るためのｎ本のデー
タ線と、 クロック信号の入力回数に応じたｎビット値を出力する
第１のｎビット・カウンタと、 前記データ線に乗せるべきｎビット・データに前記第１
のｎビット・カウンタのｎビット出力値を加算又は減算
し、得られたｎビット出力値を前記データ線の送信側に
出力する第１の加算器と、 前記データ線の受信側に設けられ、前記第１のｎビット
・カウンタの出力するｎビット値に対応するｎビット値
を前記第１のカウンタに同期して出力する第２のｎビッ
ト・カウンタと、 前記データ線の受信側に設けられ、前記データ線から伝
送されてきた前記ｎビット・データに、前記第２のビッ
ト・カウンタの出力するｎビット値を算術演算して、前
記データ線上のデータを、前記第１のｎビット・カウン
タのｎビット出力値が加算又は減算される前の状態に戻
すための算術演算回路と、 を有するデータ伝送システム。 - 【請求項２】データを伝送するための方法であって、 複数のデータ線のデータに、前記データのビット数と等
しいビット数の出力信号値であって、所定のビット・パ
ターンを繰り返す出力信号値を加算又は減算してデータ
を変換するステップと、 前記出力データから、前記出力信号に対応する値を減算
又は加算してデータを復調するステップとを有する前記
方法。 - 【請求項３】データを伝送するためのシステムであっ
て、 複数のデータ線のデータに、前記データのビット数と等
しいビット数の出力信号値であって、所定のビット・パ
ターンを繰り返す出力信号値を加算又は減算してデータ
を変換する手段と、 前記出力データから、前記出力信号に対応する値を減算
又は加算してデータを復調する手段とを有する前記シス
テム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6205093A JP2691138B2 (ja) | 1994-08-30 | 1994-08-30 | データ伝送システム及び方法 |
| US08/522,205 US5781742A (en) | 1994-08-30 | 1995-08-30 | Data transfer system interconnecting a computer and a display device |
| US08/887,376 US5793988A (en) | 1994-08-30 | 1997-07-02 | Parallel data transfer system and method utilizing different modulating waveforms |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6205093A JP2691138B2 (ja) | 1994-08-30 | 1994-08-30 | データ伝送システム及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879312A JPH0879312A (ja) | 1996-03-22 |
| JP2691138B2 true JP2691138B2 (ja) | 1997-12-17 |
Family
ID=16501315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6205093A Expired - Fee Related JP2691138B2 (ja) | 1994-08-30 | 1994-08-30 | データ伝送システム及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5781742A (ja) |
| JP (1) | JP2691138B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3684685B2 (ja) * | 1996-07-01 | 2005-08-17 | ブラザー工業株式会社 | 双方向通信認識方法、双方向通信認識装置および記憶媒体 |
| DE69937749T2 (de) * | 1998-10-27 | 2008-11-27 | Intel Corporation, Santa Clara | Verfahren zur verringerung von elektromagnetisch störenden strahlungen |
| KR100619687B1 (ko) * | 2000-01-19 | 2006-09-08 | 엘지전자 주식회사 | 이엠아이 노이즈 저감 장치 및 방법 |
| US6417521B2 (en) | 2000-01-19 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Transmission circuit and semiconductor device |
| JP2002108522A (ja) * | 2000-09-26 | 2002-04-12 | Internatl Business Mach Corp <Ibm> | データ転送装置、表示装置、データ送出装置、データ受取装置、データの転送方法 |
| AU2002213444A1 (en) * | 2000-10-06 | 2002-04-15 | Flextronics Semiconductor Design, Inc. | Coherent expandable high speed interface |
| US7515646B2 (en) | 2004-02-05 | 2009-04-07 | Lexmark International, Inc. | Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway |
| US7167059B2 (en) * | 2004-04-08 | 2007-01-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Circuit for generating spread spectrum clock |
| US7738002B2 (en) * | 2004-10-12 | 2010-06-15 | Koninklijke Philips Electronics N.V. | Control apparatus and method for use with digitally controlled light sources |
| WO2006039789A1 (en) * | 2004-10-12 | 2006-04-20 | Tir Systems Ltd. | Method and system for feedback and control of a luminaire |
| JP5446935B2 (ja) * | 2010-01-28 | 2014-03-19 | 富士ゼロックス株式会社 | 送信装置、通信システム、画像形成システム、及びプログラム |
| JP5397254B2 (ja) | 2010-02-12 | 2014-01-22 | 富士ゼロックス株式会社 | 擬似ランダム信号発生装置、通信システム、及び画像形成システム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6263327A (ja) * | 1985-09-13 | 1987-03-20 | Fujitsu Ten Ltd | マイクロコンピユ−タの発振回路 |
| US5105444A (en) * | 1989-09-13 | 1992-04-14 | Atlantic Richfield Company | System for high speed data tranmission |
| JPH03297238A (ja) * | 1990-04-16 | 1991-12-27 | Canon Inc | クロツク伝送方法 |
| JP2500868B2 (ja) * | 1990-05-09 | 1996-05-29 | 松下電器産業株式会社 | 撮像装置およびそれに用いるカウンタ回路 |
| JPH04303234A (ja) * | 1991-03-29 | 1992-10-27 | Mitsubishi Electric Corp | データ転送方式 |
| JPH05152908A (ja) * | 1991-11-25 | 1993-06-18 | Nec Corp | クロツク信号生成回路 |
| US5479445A (en) * | 1992-09-02 | 1995-12-26 | Motorola, Inc. | Mode dependent serial transmission of digital audio information |
| JPH06303502A (ja) * | 1993-04-16 | 1994-10-28 | Nikon Corp | 撮像装置 |
| US5488627A (en) * | 1993-11-29 | 1996-01-30 | Lexmark International, Inc. | Spread spectrum clock generator and associated method |
-
1994
- 1994-08-30 JP JP6205093A patent/JP2691138B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-30 US US08/522,205 patent/US5781742A/en not_active Expired - Fee Related
-
1997
- 1997-07-02 US US08/887,376 patent/US5793988A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5781742A (en) | 1998-07-14 |
| JPH0879312A (ja) | 1996-03-22 |
| US5793988A (en) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2691138B2 (ja) | データ伝送システム及び方法 | |
| KR100572218B1 (ko) | 평판디스플레이시스템의화상신호인터페이스장치및그방법 | |
| JP3352600B2 (ja) | 表示装置 | |
| US8259838B2 (en) | Signal transmission system for transmitting transmission signals via a transmission line including transmission conductors | |
| US20030072378A1 (en) | Spacial derivative bus encoder and decoder | |
| JP2889113B2 (ja) | 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム | |
| JP2004208303A (ja) | タイミングコントローラ用リセット回路 | |
| EP0192815B1 (en) | Tone control device in monochromatic tone display apparatus | |
| EP0162499A2 (en) | Fading circuit for video signals | |
| KR100423135B1 (ko) | 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템 | |
| KR100840673B1 (ko) | 평판디스플레이장치 및 구동방법 | |
| JPH057230A (ja) | 同期データ・インターフエース回路 | |
| JPH07154447A (ja) | 高速データ伝送回路 | |
| CN111402823B (zh) | 显示系统 | |
| JPS60171531A (ja) | デ−タ処理装置のインタ−フエ−ス回路 | |
| US5619277A (en) | Video special effect generator | |
| JP3330488B2 (ja) | 画像データ伝送方法 | |
| JPH07221612A (ja) | インタフェース回路 | |
| JP2002158839A (ja) | 画像読取装置 | |
| US5319458A (en) | Method and circuit for generating an adaptive constant for band compression of video signals | |
| US5703645A (en) | Video signal transmitting apparatus | |
| JP3189873B2 (ja) | 色変換装置 | |
| JPH0744473A (ja) | 信号授受回路 | |
| JP2842210B2 (ja) | 画像データ転送装置 | |
| JP3448508B2 (ja) | データ伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |