JP4302915B2

JP4302915B2 - 伝送装置

Info

Publication number: JP4302915B2
Application number: JP2001248555A
Authority: JP
Inventors: 哲也伊藤
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2001-08-20
Filing date: 2001-08-20
Publication date: 2009-07-29
Anticipated expiration: 2021-08-20
Also published as: JP2003061081A

Description

【０００１】
【発明の属する技術分野】
本発明は、監視用、産業用、医療用等に広く使用されている外部トリガによるシャッタ機能を有する固体撮像装置を用いた伝送装置に関するものである。
【０００２】
【従来の技術】
従来の外部トリガによるシャッタ機能を有する固体撮像装置を、図２によって説明する。
従来、外部トリガを持つ固体撮像装置は、装置内部の同期信号発生部(ＳＧ部)３１で、水平方向の同期を取るためのタイミングパルスＨＤと垂直方向の同期を取るためのタイミングパルスＶＤを生成する。
このＨＤ、ＶＤ、ＣＬＫ(クロック)を、タイミングパルス発生部(ＴＧ部)３０に入力することで、ＣＣＤ２１の水平方向、垂直方向、クロックのタイミングとプロセス処理部２２用のタイミングパルスを生成する。ＴＧ部３０で生成されたタイミングパルスは、ＣＣＤ２１の垂直ドライバであるＶＤｒｖ２９、水平ドライバであるＨＤｒｖ２８、クロックドライバであるＣｌｋＤｒｖ２７に入力され、ＣＣＤ２１を駆動する。
ＨＤｒｖ２８からは水平方向の電荷転送パルス、ＶＤｒｖ２９からは垂直方向の電荷転送パルス、そしてＣｌｋＤｒｖ２７からはリセットパルスが生成され、ＣＣＤ２１から映像信号が出力される。外部トリガは、ＳＧ部３１で生成されたＨＤ、ＶＤのタイミングを直接使用するのではなく、外部トリガの立ち上がりまたは立下りのタイミングでＨＤやＶＤに同期を取り、ＣＣＤ２１から映像信号を発生させる方式である。
ＣＣＤ２１から出力された映像信号は、プロセス処理部２２でノイズ除去後、信号増幅される。これらの信号はＡ／Ｄ部２３によって、ディジタル化され、ＤＳＰ部２４で信号処理され、バッファ２５に蓄積される。そして、パッファ２５が空になるまで、蓄積データが送受信用ＬＳ１２６により伝送される。
【０００３】
バッファ２５にデータを蓄積するタイミングは、バッファ制御回路３８により制御される。バッファ制御回路部３８は、映像データの水平方向の蓄積画素数をカウントするＨカウンタ３３、蓄積されたライン数をカウントするＶカウンタ３５、蓄積されたフレーム数をカウントするフレームカウンタ３６からの各カウンタの値によって、蓄積するデータの制御を行っている。
Ｈカウンタ３８はＨリセット部３２により、Ｖカウンタ３５はＶリセット部３４により、リセット信号を生成しリセットを行う。フレームカウンタ３６は、バッファ制御回路３８からフレームリセット部３７によってリセットされる。
フレームカウンタ３６のカウンタ値は、バッファ容量監視回路３９によって、バッファ２５の蓄積容量を監視するために使用される。バッファ容量監視回路３９はバッファ２５が空になったら、データを伝送しないように送受信用ＬＳＩ部２６によるデータ伝送を停止させる。
外部トリガは、イネーブル付きのスイッチ４１を経由してＴＧ部３０に入力される。ＴＧ部３０は、入力された外部トリガのタイミングとＨＤまたはＶＤとの同期をとることにより、映像データの出力タイミングを合わせる。送受信用ＬＳ１２６は、１フレーム分の伝送が完了した時に、伝送完了を示す信号を伝送完了判定部４０に出力する。伝送完了判定部４０はイネーブル付きのスイッチ４１に制御信号を入力することで、外部トリガの入力を制御している。
【０００４】
【発明が解決しようとする課題】
従来の固体撮像装置を用いた伝送装置は、１つのパルスが外部トリガとして入力されると、そのパルスの立ち上がりか、立ち下りに同期したタイミングで１フレーム以上の映像信号を出力させていた。
ＩＥＥＥ１３９４等のディジタルインターフェースで高画質、高解像度の大量の映像データを伝送する場合、ディジタルインターフェースの伝送帯域を占有しないように、映像データをなるべく小さなパケットサイズにして、１サイクルに１パケット伝送することになり、実質的に伝送速度を低下させていた。
外部トリガは、送受信用ＬＳＩ２６が１フレーム分の伝送を完了するまで入力できないため、外部トリガの入力が可能な間隔は、１フレーム分の伝送を完了する時間と言うことになる。そのため、外部トリガの入力間隔は送受信用ＬＳＩ２６が、どれだけ大きなパケットサイズで、映像データを伝送することができるかに依存しており、それ以下の間隔で外部トリガを入力することができない。
本発明はこれらの欠点を除去し、高速ディジタルインターフェースを持つ固体撮像装置の外部トリガ入力を、バッファの容量によって制御することで、伝送用ＬＳＩによる外部トリガの入力間隔の制限をなくすことを目的とする。
【０００５】
【課題を解決するための手段】
本発明は上記目的を達成するため、外部トリガの入力タイミングに基づき撮像素子から取り出した映像信号を信号処理後、バッファに蓄積し、当該蓄積データを送受信用ＬＳＩを介して読み出し伝送する伝送装置において、バッファの蓄積容量に基づき外部トリガの入力を制御する手段を有する伝送装置である。
また、撮像素子の蓄積時間を外部トリガ入力に基づき制御するようにしたものである。
その結果、映像データはバッファの容量が許す限り、映像データのクロック周波数と同速度でバッファに書き込むことができる。また、送受信用ＬＳＩによる外部トリガの入力間隔の制限をなくすことができる。
外部トリガは、主に不定期に発生するタイミングパルスであるために、時にはバースト的に発生することもありうる。しかし、本発明の固体撮像装置を用いることで、ＣＣＤからの映像信号の伝送レートを超えないトリガ間隔であれば、バッファの容量が許す限り、バッファに映像データを蓄積することができる。
【０００６】
【発明の実施の形態】
本発明の固体撮像装置を用いた伝送装置の一実施例を図１に示し、以下、詳細に説明する。なお、図１の符号１から１８は、図２の符号２１から３８と同様構成で説明が重複するため、説明を割愛する。
バッファ容量監視回路１９は、バッファ５が空になったらデータを伝送しないよう、送受信用ＬＳＩ部６によるデータ伝送を停止させる。本発明では、更にバッファ容量監視回路１９から、バッファ５が一杯でなければイネーブルになる信号をスイッチ２０のイネーブル信号として入力する。
外部トリガはスイッチ２０を経由してＴＧ部１０に供給される。ＴＧ部１０は、入力された外部トリガのタイミングとＨＤまたはＶＤと同期をとることで、映像データを出力させる。
本発明のように、バッファ容量監視回路１９から、スイッチ２０のイネーブル信号を供給することによって、外部トリガの入力をバッファ５の容量で制御することができる。
そのため、バッファ５が一杯でなくて、外部トリガの入力間隔がこの固体撮像装置のフレーム速度を超えなければ、バースト的に発生した外部トリガをバッファ５に蓄積できる分だけ受け付けることができる。
【０００７】
【発明の効果】
以上説明したように、従来の技術を使用すると、長い伝送時間が必要な伝送、例えば、伝送するデータ量が多かったり、データを小さいパケットで伝送する等の伝送装置では、入力可能な外部トリガの間隔を著しく長くしなければならないが、本発明を適用すれば、バッファの容量が許す限り、最短でフレームレートと同レートの外部トリガ間隔を連続して受け付けることが可能になる。従って、バースト的にある短い期間の間に集中的に発生した外部トリガの入力も受け付けることができる。
【図面の簡単な説明】
【図１】本発明の伝送装置の一実施例を示すブロック図
【図２】従来技術の伝送装置の一例を示すブロック図
【符号の説明】
１：ＣＣＤ、２：プロセス処理部、３：Ａ／Ｄ部、４：ＤＳＰ部、５：パッファ部、６：送受信用ＬＳＩ、７：ＣｌｋＤｒｖ、８：ＨＤｒｖ、９：ＶＤｒｖ、１０：ＴＧ部、１１：ＳＧ部、１２：Ｈリセット部、１３：Ｈカウンタ、１４：Ｖリセット部、１５：Ｖカウンタ、１６：フレームカウンタ、１７：フレームリセット部、１８：バッファ制御回路、１９：バッファ容量監視回路、２０：イネーブル付きスイッチ。

Claims

外部トリガの入力タイミングに基づき撮像素子から取り出した映像信号を信号処理後、バッファに蓄積し、当該蓄積データを送受信用ＬＳＩを介して読み出し伝送する伝送装置において、上記バッファの蓄積容量に基づき上記外部トリガの入力を制御する手段を有することを特徴とする伝送装置。