JP5581906B2 - 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体 - Google Patents

画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体 Download PDF

Info

Publication number
JP5581906B2
JP5581906B2 JP2010195774A JP2010195774A JP5581906B2 JP 5581906 B2 JP5581906 B2 JP 5581906B2 JP 2010195774 A JP2010195774 A JP 2010195774A JP 2010195774 A JP2010195774 A JP 2010195774A JP 5581906 B2 JP5581906 B2 JP 5581906B2
Authority
JP
Japan
Prior art keywords
control unit
initialization
signal
control board
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010195774A
Other languages
English (en)
Other versions
JP2012051246A (ja
Inventor
明彦 保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2010195774A priority Critical patent/JP5581906B2/ja
Publication of JP2012051246A publication Critical patent/JP2012051246A/ja
Application granted granted Critical
Publication of JP5581906B2 publication Critical patent/JP5581906B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体に関し、特に、画像処理装置の電源のオン/オフの切り替えに伴う制御に関する。
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ及び書類の電子化に用いるスキャナ等の画像処理装置は欠かせない機器となっている。このような画像処理装置は、撮像機能、画像形成機能及び通信機能等を備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能な複合機として構成されることが多い。
このような画像処理装置においては、電子デバイスが搭載された制御基板や機構部品が多数存在し、負荷容量が大きいことから、画像形成装置内のPSU(Power Supply Unit)から各制御基板や機構部品に供給される電源は電源OFF時の立下り時間、即ち、各部の電荷が放電されるまでの時間が長くなる。また、画像形成装置内の複数の制御基板において、それぞれ異なる電源系が使用されている場合、制御基板毎に電源OFF時の立下り時間が異なってくる。
この状態で、画像形成装置本体のロッカースイッチ(メインスイッチ)のOFF/ON切り替え動作が早い場合、具体的には、電源ON状態からOFFに切り替えた後、即座にONに切り替えた場合には、PSUから各制御基板や機構部品に供給される電源が完全に落ちきれていない(0Vになっていない状態)で再度電源供給が投入されることも考えられる。
電源起動時は各電源系が完全に落ちきった(0V状態)から電源投入されることが理想ではある。しかしながら、エンドユーザーによっては誤ったロッカースイッチの操作をして、ロッカースイッチのON→OFF→ONの切り替え操作を素早くおこなってしまう場合があり得る。その結果、各制御基板に供給する電源系が完全に落ちきれていない(0Vになっていない状態)で再度電源投入の開始されることが想定される。尚、このようなロッカースイッチの素早いON→OFF→ONの切り替え操作を、以降、瞬間的な電源再投入と称する。
このように、各制御基板に供給する電源系が完全に落ちきれていない(0Vになっていない状態)で再度電源供給が開始された場合、複数の制御基板において初期化されるものと初期化されないものとが生じる。その結果、初期化されない制御基板はロッカースイッチOFFの動作以前の状態を維持した形となり、初期化された制御基板と初期化されない制御基板間で動作状態の不一致が発生し、初期化処理における通信が正常に行われないという問題があった。
画像形成装置における電源起動時の監視機能を有する画像形成装置としては、主制御手段が、周辺デバイスの初期化手段として、周辺デバイスから到来する出力信号のレベルと、予め設定された正規レベルとを比較することにより、周辺デバイスの異常を判断する方法が提案されている(例えば、特許文献1参照)。
特許文献1に開示された技術は、主制御手段が正常に動作している前提において成立している。しかしながら、上述したように、瞬間的な電源再投入が行われた場合、主制御手段の動作状態が正常であるとの保証がない。また、特許文献1でいうところの主制御手段が初期化動作を実行し、周辺デバイスが初期化されない場合においては、特許文献1が対象としている課題とは異なる課題が生じる。
本発明は、このような課題を解決するためになされたものであり、画像形成装置に対して瞬間的な電源再投入が行われた場合において、異なる制御系での動作状態の不一致を解消することを目的とする。
上記課題を解決するために、本発明の一態様は、第1の制御部によって第1の機能を実現する第1の制御基板と第2の制御部によって第2の機能を実現する第2の制御基板とを含む画像処理装置であって、前記第1の制御部及び第2の制御部は、供給される電力に基づいて実行する初期化処理において、自身が含まれる前記制御基板に実装された部品の初期化処理を開始させる部品初期化手段と、自身の動作状態に応じた信号を他方の前記制御部に出力する動作状態信号出力手段と、前記他方の制御部から入力された前記信号に基づき、前記他方の制御部の動作状態を判断する動作状態判断手段と、前記判断した動作状態に基づき、前記他方の制御部に初期化処理を開始させるための信号を出力する初期化信号出力手段と、前記第1の制御基板及び第2の制御基板に実装された部品の初期化処理が完了した後、前記他方の制御部との間で初期化処理のための通信を実行する初期化通信手段とを含み、前記動作状態判断手段は、前記他方の制御部の動作状態が、前記初期化信号出力手段が前記他方の制御部に初期化処理を開始させるための信号を出力する状態であった場合、その判断タイミングの情報を記憶媒体に格納することを特徴とする。
本発明によれば、画像形成装置に対して瞬間的な電源再投入が行われた場合において、異なる制御系での動作状態の不一致を解消することができる。
本発明の実施形態に係る画像処理装置の機能構成を示すブロック図である。 本発明の実施形態に係る課題を説明するための図である。 本発明の実施形態に係る画像処理装置の動作を示すフローチャートである。 本発明の実施形態に係る画像処理装置に含まれる制御基板の制御部を構成するハードウェアを示すブロック図である。
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、画像形成装置の例として、複数の制御基板を含み、それぞれの制御基板のコントローラは、初期化シーケンスにおいて、他の制御基板の動作状態を検知し、動作状態が不一致である場合、他の制御基板を初期化させる信号を出力する。これにより、ロッカースイッチのON→OFF→ONの切り替え操作が素早く行われる瞬間的な電源再投入が発生しても、初期化される制御基板と初期化されない制御基板とが発生することを防ぎ、装置の不具合発生を回避することができる。
図1は、本実施形態に係る画像形成装置の一部の機能構成を示すブロック図である。図1に示すように、本実施形態に係る画像形成装置は、少なくともメインSW10、PSU(Power Supply Unit)20、エンジン制御基板30、コントローラ制御基板40及びディスプレイパネル50を含む。
メインSW10は、ユーザが画像形成装置の電源ON/OFFを切り替えるためのスイッチである。PSU20は、商用電源等から入力される電力に基づいて電源を生成し、画像形成装置各部へ供給する。図1においては、PSU20からエンジン制御基板30、コントローラ制御基板40及びディスプレイパネル50に電源が供給されている例が示されている。
図1に示すように、エンジン制御基板30は、電源生成部31、電源供給部31a、31b、エンジン制御部32、RTC(Real Time Clock)33及びデータ格納部34を含む。また、コントローラ制御基板40は、電源生成部41、電源供給部41a、41b、コントローラ制御部42、RTC43及びデータ格納部44を含む。
エンジン制御基板30においては、電源生成部31、電源供給部31a、31bによって電源系Aが構成されており、コントローラ制御基板40においては、電源生成部41、電源供給部41a、41bによって電源系Aが構成されている。このように、本実施形態に係る画像形成装置においては、エンジン制御基板30とコントローラ制御基板40とにおいて、それぞれ独立した電源系により電源が供給されている。このような構成により、エンジン制御基板30及びコントローラ制御基板40の両方の電源がOFFされた状態や、エンジン制御基板30のみの電源がOFFされた状態のように、複数の省電力状態が実現可能となる。
更に、電源供給部31a、31bは、それぞれ独立した電源系A´、A´´を構成しており、電源供給部41a、41bは、それぞれ独立した電源系B´、B´´を構成している。このように、各制御基板内において更に独立した電源系が構成されることにより、更に精細な省電力制御が可能となる。また、電源供給部31a、31b及び電源供給部41a、41bは、複数の異なる電源電圧を生成し、夫々の制御基板に実装された電子デバイスに供給する。尚、本実施形態においては、電源系A、Bそれぞれにおいて、電源系A´、A´´、電源系B´、B´´のように、2系統の電源系が構成される場合を例とするが、3系統以上でも可能である。
エンジン制御基板30は、画像形成装置において、実際に画像形成出力を実行するプリントエンジンや、原稿を読み取るスキャナ等のエンジンを制御するためのモジュールを含む。即ち、エンジン制御部32、RTC23及びデータ格納部34は、上述したエンジンを制御するためのモジュールである。また、コントローラ制御基板40は、画像形成装置のコントローラとして機能するためのモジュールを含む。即ち、コントローラ制御部42、RTC43及びデータ格納部44は、上述したコントローラとして機能するためのモジュールである。そして、エンジン制御部32とコントローラ制御部42とは、エンジン・コントローラI/Fを介して通信を行い、コマンドやデータ送受信により、画像データやステータスデータの送受信を行う。
また、エンジン制御部32は動作状態信号A、コントローラ制御部42は動作状態信号Bとして、自身の動作状態に応じた信号を他方の制御部に出力している。これにより、エンジン制御部32及びコントローラ制御部42は、他方の制御部の動作状態を認識することができる。本実施形態に係る動作状態信号A、Bは、夫々の制御部が初期化処理時か否かを示す信号である。即ち、エンジン制御部32及びコントローラ制御部42が、動作状態信号出力手段及び動作状態手段として機能する。
更に、エンジン制御部32は書き込みステータス信号A、コントローラ制御部42は書き込みステータス信号Bとして、データ格納部34、44への書き込み処理の実行状態に応じた信号を他方の制御部に出力している。即ち、書き込みステータス信号A、Bは、書き込み処理信号として用いられ、エンジン制御部32及びコントローラ制御部42は、書き込み処理信号出力手段として機能する。これにより、エンジン制御部32及びコントローラ制御部42は、他方の制御部におけるデータ格納部34、44への書き込み処理の実行状態を認識することができる。本実施形態に係る書き込みステータス信号A、Bは、夫々の制御部がメデータ格納部34、44に対する書き込み処理の実行中か否かを示す信号である。
メインSW10によって本体の電源が投入され、PSU20によって電源系A及び電源系Bに夫々電源が供給されると、エンジン制御部32及びコントローラ制御部42は、各制御基板に搭載された電子デバイスを初期化するべく初期化シーケンスを実行する。この際、エンジン制御部32及びコントローラ制御部42は、電源が供給されることにより上昇する電圧値が、所定の電圧値に到達することにより、初期化シーケンスの開始を判断する。この所定の電圧は、エンジン制御部32及びコントローラ制御部42においてリセットを判断する電源降下検知電圧である。
エンジン制御部32及びコントローラ制御部42は、初期化シーケンスにおいて、エンジン・コントローラI/Fを介して通信を行う。ここで、図2は、本実施形態が解決するべき課題として、瞬間的な電源再投入が行われた場合における電源電圧の推移を示す図である。メインSW10のOFFからONへの動作が早い場合には、メインSW10のOFFの状態、即ち、基板上に実装された電子デバイスに蓄積された電荷が放電される時間が短い。その結果、電子デバイスによっては、図2に示すように、リセットが検知される電源降下検知電圧値まで電圧が降下せずに再度電源供給が開始され、初期化シーケンスが実行されない。
例えば、エンジン制御基板30の電源系Aでは電源降下電圧値まで下がり、エンジン制御基板30に搭載されている電子デバイスはリセットされるが、コントローラ制御基板40の電源系Bでは電源降下電圧値まで下がらず、コントローラ制御基板40に搭載されている電子デバイスがリセットされないケースが考えられる。この場合、エンジン制御部32は初期化されるが、コントローラ制御部42は、メインSW10がOFFされる直前の状態を維持する。
その結果、エンジン制御部32の初期化シーケンスにおいて、エンジン・コントローラI/Fを介してコントローラ制御部42と通信を行い、互いの動作状態が異なるため、エンジン・コントローラI/Fでの通信が正常に行われないことが考えられる。例えば、メインSWのOFF直前におけるコントローラ制御部42の状態が例えば省電力状態である場合、エンジン制御部32が初期化シーケンスにおいてコントローラ制御部42と通信を行おうとしても、コントローラ制御部42には電源が供給されていないため、通信を行う事ができない。即ち、エンジン制御部32とコントローラ制御部42とで動作状態の不一致が発生しているため、初期化シーケンスが完了されない。
本実施形態に係る画像形成装置においては、上述したように瞬間的な電源再投入が行われた場合であっても正常に初期化シーケンスが実行されるように、エンジン制御部32とコントローラ制御部42とのように異なる制御基板間において動作状態の不一致を検知し、リセットされていない制御基板に強制的な再起動処理、即ちリブートを発生させることが要旨の1つである。
図3は、本実施形態に係るエンジン制御基板30の初期化シーケンスにおけるエンジン制御部32の動作を示すフローチャートである。メインSW10がユーザによってONされ、PSU20によって電源が供給開始されると、エンジン制御基板30において初期化シーケンスがスタートし、エンジン制御部32がリセットを検知する(S301)。
エンジン制御部32は、リセットを検知、即ち、供給される電圧が図2に示す電源降下電圧に到達したことを検知すると、動作状態信号Aの信号状態を、初期化シーケンス中であることを示す論理レベルに設定する(S302)。換言すると、S302において、エンジン制御部32は、初期化シーケンス中であることを示す論理レベルの信号を、動作状態信号Aとして出力開始する。
動作状態信号Aの信号状態を設定すると、エンジン制御部32は、エンジン制御基板30に含まれる各電子デバイスの初期化処理を開始する(S303)。即ち、エンジン制御部32が、部品初期化手段として機能する。そして、エンジン制御部32は、コントローラ制御部32から出力される動作状態信号Bの信号状態を確認する(S304)。S304の確認の結果、動作状態信号Bの信号状態が、初期化シーケンス中を示す信号状態、即ち、自身の動作状態と同一であることを示す信号状態であれば(S304/YES)、エンジン制御部32は、コントローラ制御部42との状態が一致していると判定する(S305)。
その後、エンジン制御部32は、エンジン・コントローラI/F間の通信により、コントローラ制御基板40における電子デバイスの初期化処理が完了したことを検知し(S306/YES)、更に、エンジン制御基板30に含まれる各電子デバイスの初期化が完了したら(S307/YES)、コントローラ制御部42と初期化シーケンスにおける通信を実行し(S308)、初期化シーケンスを終了する。S308においては、エンジン制御部32が、初期化通信手段として機能する。
他方、動作状態信号Bの信号状態が初期化シーケンス中ではないことを示す状態が一定期間続いた場合(S304/NO、S309/YES)、エンジン制御部32は、コントローラ制御部42との状態が一致していないと判定する(S310)。ここで、本実施形態において、エンジン制御部32は、コントローラ制御部42が初期化シーケンス中ではないことを1回のみ検知しただけでは状態不一致の判断をせず、S309の処理を実行することにより、所定期間においてコントローラ制御部42が初期化シーケンス中ではないことを検知した場合に、S310に進む。これは、夫々の制御基板において、初期化シーケンスの開始タイミングが異なる場合があり、双方の制御基板において正常に初期化シーケンスが開始される場合であっても、1回の検知では正常に検知できない可能性があるからである。
S310において、双方の制御基板の動作状態の不一致を判断すると、エンジン制御部32は、リブート中であることをユーザに通知するための制御を行う(S311)。S311において、エンジン制御部32は、ディスプレイパネル50に設けられているLED表示部51やLCD表示部52を制御し、リブート中であることをユーザに通知する。即ち、ディスプレイパネル50が通知部として機能する。
また、エンジン制御部32は、状態不一致を判定すると、RTC33から現在日時に関する情報御取得し、データ格納部34に記憶する(S312)。これにより、ユーザは、ディスプレイパネル50を操作して、データ格納部34に記憶された情報を参照することにより、リブートの履歴を確認することができる。即ち、ディスプレイパネル50が表示部として機能し、エンジン制御部32が情報表示手段として機能する。尚、S311及びS312の処理は、どちらが先でも良いし、並列して実行しても良い。
次に、エンジン制御部32は、コントローラ制御部42から入力されている書込みステータス信号Bの信号状態を参照し、コントローラ制御部42がデータ格納部44への書き込み中か否かを確認する(S313)。S313の確認の結果、コントローラ制御部42が書込み中であれば(S313/NO)、エンジン制御部32は、書込みステータス信号Bの信号状態が変化して、書込み中ではないことを示す状態になるまで待機する。
そして、S313の確認の結果、コントローラ制御部42が書込み中でなければ(S313/YES)、エンジン制御部32は、コントローラ制御部42に対してリブート信号を出力する(S314)。このリブート信号は、コントローラ制御部42において、電源降下電圧の検知に関わらず、強制的に初期化シーケンスを実行させるコマンドである。これにより、コントローラ制御部42が、コントローラ制御基板40に実装されている各電子デバイスの初期化処理を開始する。即ち、エンジン制御部32が、初期化信号出力手段として機能する。
エンジン・コントローラI/F間の通信によりコントローラ制御基板40における電子デバイスの初期化処理が完了したことを検知すると(S315)、エンジン制御部32は、S311において開始したリブート通知を終了し(S316)、上述したS307からの処理を実行して処理を終了する。このような処理により、本実施形態に係る画像形成装置における初期化シーケンスが完了する。尚、図3においては、エンジン制御部32の動作を例として説明したが、コントローラ制御部42も同様の処理を実行する。
以上説明したように、本実施形態に係る画像形成装置においては、異なる制御基板によって実現されるエンジン制御部32及びコントローラ制御部42が、初期化シーケンスにおいて、互いに入出力されている動作状態信号の信号状態を確認することにより、動作状態の不一致を検知する。そして、不一致であることが検知された場合には、リブート信号を生成して強制的に初期化シーケンスを実行させる。これにより、画像形成装置に対して瞬間的な電源再投入が行われた場合においても、異なる制御系での動作状態の不一致を解消し、初期化シーケンスを適正に完了することができる。
尚、図1に示すエンジン制御部32及びコントローラ制御部42は、ハードウェアとソフトウェアとの組み合わせによって実現される。ここで、本実施形態に係るエンジン制御部32及びコントローラ制御部42のハードウェア構成について、図4を参照して説明する。
図4は、本実施形態に係るエンジン制御部32及びコントローラ制御部42のハードウェア構成を示すブロック図である。図4に示すように、本実施形態に係るエンジン制御部32及びコントローラ制御部42(以降、制御部とする)は、一般的なサーバやPC等と同様の構成を含む。即ち、本実施形態に係る画像形成装置は、CPU(Central Processing Unit)1、RAM(Random Access Memory)2、ROM(Read Only Memory)3、EEPROM(Electricaly Erasable,Programmable ROM)4及びI/F5がバス6を介して接続されている。
CPU1は演算手段であり、制御部全体の動作を制御する。RAM2は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、CPU1が情報を処理する際の作業領域として用いられる。ROM3は、読み出し専用の不揮発性記憶媒体であり、ファームウェア等のプログラムが格納されている。EEPROM4は、情報の読み書きが可能な不揮発性の記憶媒体であり、各種の制御プログラム、アプリケーション・プログラムや蓄積データ等が格納される。I/F5は、バス6と各種のハードウェアやネットワーク等を接続し制御する。
このようなハードウェア構成において、ROM3やEEPROM4等の記憶媒体に格納されたプログラムがRAM2に読み出され、CPU1がそのプログラムに従って演算を行うことにより、ソフトウェア制御部が構成される。このようにして構成されたソフトウェア制御部と、制御基板上に実装されたハードウェアとの組み合わせによって、本実施形態に係るエンジン制御部32及びコントローラ制御部42が構成される。
また、上記実施形態においては、エンジン制御基板30とコントローラ制御基板40とを例として説明したが、他の制御基板であっても同様の機能を実装可能であるし、3つ以上の制御基板で同様の効果を実現することも可能である。即ち、本実施形態に係る効果は、夫々異なる機能を実現するために設けられた複数の基板において、夫々の機能を実現する制御部により実現可能である。
1 CPU
2 RAM
3 ROM
4 EEPROM
5 I/F
6 バス
10 メインSW
20 PSU
30 エンジン制御基板
40 コントローラ制御基板
31、41 電源生成部
31a、31b、41a、41b 電源供給部
32 エンジン制御部
42 コントローラ制御部
33、43 RTC
34、44 データ格納部
50 ディスプレイパネル
51 LED表示部
52 LCD表示部
特開2003−66791号公報

Claims (9)

  1. 第1の制御部によって第1の機能を実現する第1の制御基板と第2の制御部によって第2の機能を実現する第2の制御基板とを含む画像処理装置であって、
    前記第1の制御部及び第2の制御部は、供給される電力に基づいて実行する初期化処理において、
    自身が含まれる前記制御基板に実装された部品の初期化処理を開始させる部品初期化手段と、
    自身の動作状態に応じた信号を他方の前記制御部に出力する動作状態信号出力手段と、
    前記他方の制御部から入力された前記信号に基づき、前記他方の制御部の動作状態を判断する動作状態判断手段と、
    前記判断した動作状態に基づき、前記他方の制御部に初期化処理を開始させるための信号を出力する初期化信号出力手段と、
    前記第1の制御基板及び第2の制御基板に実装された部品の初期化処理が完了した後、前記他方の制御部との間で初期化処理のための通信を実行する初期化通信手段とを含み、
    前記動作状態判断手段は、前記他方の制御部の動作状態が、前記初期化信号出力手段が前記他方の制御部に初期化処理を開始させるための信号を出力する状態であった場合、その判断タイミングの情報を記憶媒体に格納することを特徴とする画像処理装置。
  2. 前記初期化信号出力手段は、前記他方の制御部の動作状態が自身の動作状態と異なることが前記動作状態判断手段によって判断された場合に、前記他方の制御部に初期化処理を開始させるための信号を出力することを特徴とする請求項1に記載の画像処理装置。
  3. 前記動作状態判断手段は、前記他方の制御部から入力された前記信号の所定期間における信号状態に基づき、前記他方の制御部の動作状態を判断することを特徴とする請求項1または2に記載の画像処理装置。
  4. 前記第1の制御部及び第2の制御部は、記憶媒体への情報の書き込み処理の実行状態を示す書き込み処理信号を出力する書き込み処理信号出力手段を更に含み、
    前記初期化信号出力手段は、前記書き込み処理信号に基づき、前記記憶媒体への情報の書き込み処理中以外のタイミングで前記他方の制御部に初期化処理を開始させるための信号を出力することを特徴とする請求項1乃至3いずれか1項に記載の画像処理装置。
  5. 前記第1の制御部及び第2の制御部は、前記記憶媒体に格納されたタイミングの情報を、表示部に表示する情報表示手段を更に含むことを特徴とする請求項1乃至4いずれか1項に記載の画像処理総理。
  6. 前記画像処理装置の状態をユーザに通知するための通知部を更に含み、
    前記初期化信号出力手段は、前記他方の制御部に初期化処理を開始させるための信号を出力する場合、前記他方の制御部に初期化処理を開始させることをユーザに通知するために前記通知部を制御することを特徴とする請求項1乃至5いずれか1項に記載の画像処理装置。
  7. 第1の制御部によって第1の機能を実現する第1の制御基板と第2の制御部によって第2の機能を実現する第2の制御基板とを含む画像処理装置の制御方法であって、
    前記第1の制御部及び第2の制御部が、供給される電力に基づいて実行する初期化処理において、
    自身が含まれる前記制御基板に実装された部品の初期化処理を開始させ、
    自身の動作状態に応じた信号を他方の前記制御部に出力し、
    前記他方の制御部から入力された前記信号に基づき、前記他方の制御部の動作状態を判断し、
    前記他方の制御部の動作状態が、前記初期化信号出力手段が前記他方の制御部に初期化処理を開始させるための信号を出力する状態であった場合、その判断タイミングの情報を記憶媒体に格納し、
    前記判断した動作状態に基づき、前記他方の制御部に初期化処理を開始させるための信号を出力し、
    前記第1の制御基板及び第2の制御基板に実装された部品の初期化処理が完了した後、前記他方の制御部との間で初期化処理のための通信を実行することを特徴とする画像処理装置の制御方法。
  8. 第1の制御部によって第1の機能を実現する第1の制御基板と第2の制御部によって第2の機能を実現する第2の制御基板とを含む画像処理装置の制御プログラムであって、
    前記第1の制御基板及び第2の制御基板に供給される電力に基づいて初期化処理を開始するステップと、
    前記制御基板に実装された部品の初期化処理を開始させるステップと、
    前記制御基板の動作状態に応じた信号を他方の前記制御部に出力するステップと、
    前記他方の制御部から入力された前記信号に基づき、前記他方の制御部の動作状態を判断するステップと、
    前記他方の制御部の動作状態が、前記初期化信号出力手段が前記他方の制御部に初期化処理を開始させるための信号を出力する状態であった場合、その判断タイミングの情報を記憶媒体に格納するステップと、
    前記判断した動作状態に基づき、前記他方の制御部に初期化処理を開始させるための信号を出力するステップと、
    前記第1の制御基板及び第2の制御基板に実装された部品の初期化処理が完了した後、前記他方の制御部との間で初期化処理のための通信を実行するステップとを情報処理装置に実行させることを特徴とする画像処理装置の制御プログラム。
  9. 請求項8に記載の制御プログラムが情報処理装置が読み取り可能な形式で記録されたことを特徴とする記録媒体。
JP2010195774A 2010-09-01 2010-09-01 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体 Expired - Fee Related JP5581906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010195774A JP5581906B2 (ja) 2010-09-01 2010-09-01 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010195774A JP5581906B2 (ja) 2010-09-01 2010-09-01 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体

Publications (2)

Publication Number Publication Date
JP2012051246A JP2012051246A (ja) 2012-03-15
JP5581906B2 true JP5581906B2 (ja) 2014-09-03

Family

ID=45905172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010195774A Expired - Fee Related JP5581906B2 (ja) 2010-09-01 2010-09-01 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体

Country Status (1)

Country Link
JP (1) JP5581906B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11327522B2 (en) 2018-03-19 2022-05-10 Fujifilm Business Innovation Corp. Information processing apparatus and circuit device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5982329B2 (ja) * 2013-06-17 2016-08-31 京セラドキュメントソリューションズ株式会社 電源装置、電子機器及び画像形成装置
WO2016084379A1 (en) * 2014-11-28 2016-06-02 Ricoh Company, Limited Information processing apparatus and restart executing method
JP6739192B2 (ja) * 2016-03-03 2020-08-12 キヤノン株式会社 印刷装置及びその制御方法、並びにプログラム
JP6977393B2 (ja) 2017-08-22 2021-12-08 富士フイルムビジネスイノベーション株式会社 情報処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202105A (ja) * 2004-01-15 2005-07-28 Ricoh Co Ltd 電子装置
JP2006174307A (ja) * 2004-12-17 2006-06-29 Ricoh Co Ltd 情報機器
JP2007201605A (ja) * 2006-01-24 2007-08-09 Konica Minolta Business Technologies Inc 画像形成システム及びこのシステムの起動方法
JP2009119690A (ja) * 2007-11-14 2009-06-04 Fuji Xerox Co Ltd 画像形成装置、情報処理装置、及びプログラム
JP4870098B2 (ja) * 2008-01-17 2012-02-08 株式会社リコー 電子装置及び該電子装置の制御方法
JP2009223384A (ja) * 2008-03-13 2009-10-01 Canon Inc 情報処理装置
JP2010038998A (ja) * 2008-07-31 2010-02-18 Ricoh Co Ltd 画像形成装置,立ち上げ制御方法,プログラム,および記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11327522B2 (en) 2018-03-19 2022-05-10 Fujifilm Business Innovation Corp. Information processing apparatus and circuit device

Also Published As

Publication number Publication date
JP2012051246A (ja) 2012-03-15

Similar Documents

Publication Publication Date Title
NL2007975C2 (en) Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium.
US9349084B2 (en) Image forming apparatus, non-transitory computer-readable storage medium and method for monitoring error in central processing unit and performs resetting process
JP6029350B2 (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JP5581906B2 (ja) 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体
US9563444B2 (en) Image forming apparatus having hibernation function according to device connection states, control method therefor, and storage medium
JP4820271B2 (ja) 画像処理装置及び画像処理方法
JP2012155533A (ja) 情報処理装置、その制御方法、および制御プログラム
US20190289154A1 (en) Information processing apparatus and information processing method
US20130111244A1 (en) Electric apparatus and electric power supply control method of the same
JP6597417B2 (ja) 電子機器、復旧方法およびプログラム
US9503601B2 (en) Printing apparatus having plurality of power states and control method therefor
JP6253433B2 (ja) 制御装置
US9348295B2 (en) Printing apparatus, method for controlling printing apparatus, and storage medium
US10732702B2 (en) Data processing apparatus, method of controlling data processing apparatus, and recording medium
JP6590722B2 (ja) 電子機器、その制御方法及びプログラム
US20130191623A1 (en) Information processing apparatus, control method therefor, and storage medium
JP5011780B2 (ja) 情報処理装置、及びその起動方法
JP2009223384A (ja) 情報処理装置
US11330132B2 (en) Information processing apparatus capable of resetting system, method of controlling same, and storage medium
JP2011008568A (ja) 電子機器、電源の制御方法および制御プログラム
JP7298355B2 (ja) 情報処理装置
JP2019008423A (ja) 情報処理装置、画像処理装置、情報処理装置の制御方法
US20240015256A1 (en) Image forming apparatus, method for controlling image forming apparatus
US11451684B2 (en) Processor having a plurality of cores and a controller that switches power states based on cores state
US11754953B2 (en) Image forming apparatus, control method for the image forming apparatus, and a storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R151 Written notification of patent or utility model registration

Ref document number: 5581906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees